JPH09258851A - リセット機能付き電気装置 - Google Patents
リセット機能付き電気装置Info
- Publication number
- JPH09258851A JPH09258851A JP8062240A JP6224096A JPH09258851A JP H09258851 A JPH09258851 A JP H09258851A JP 8062240 A JP8062240 A JP 8062240A JP 6224096 A JP6224096 A JP 6224096A JP H09258851 A JPH09258851 A JP H09258851A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- reset signal
- generation
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 １つの回路基板からのリセット信号で他の回
路基板もリセットさせる複数の回路基板構成では、リセ
ット原因となる回路基板を特定できない。 【解決手段】 回路基板１1のリセット信号生成回路１
３がリセット信号を発生し、これをバスドライバ１４を
通してバスラインに乗せると同時にバッファ１５で内部
のリセット信号として取り込むことで外部の回路基板か
らのリセットも取り込み、内部からのリセット信号の発
生を記憶するフリップフロップ１６と、その状態を表示
する発光ダイオード１９を設け、内部からのリセット信
号発生にはオンディレー回路１７による遅延でナンドゲ
ート１８にはフリップフロップ１６のリセット出力が発
生しないようにし、外部からのリセット信号にはリセッ
トができるようにする。これにより、内部と外部の回路
基板からのリセット信号の発生を区別できるようにす
る。
路基板もリセットさせる複数の回路基板構成では、リセ
ット原因となる回路基板を特定できない。 【解決手段】 回路基板１1のリセット信号生成回路１
３がリセット信号を発生し、これをバスドライバ１４を
通してバスラインに乗せると同時にバッファ１５で内部
のリセット信号として取り込むことで外部の回路基板か
らのリセットも取り込み、内部からのリセット信号の発
生を記憶するフリップフロップ１６と、その状態を表示
する発光ダイオード１９を設け、内部からのリセット信
号発生にはオンディレー回路１７による遅延でナンドゲ
ート１８にはフリップフロップ１６のリセット出力が発
生しないようにし、外部からのリセット信号にはリセッ
トができるようにする。これにより、内部と外部の回路
基板からのリセット信号の発生を区別できるようにす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、個々にリセット機
能回路を持つ複数の回路基板で構成されるリセット機能
付き電気装置に係り、特にリセット動作のチェック回路
に関する。
能回路を持つ複数の回路基板で構成されるリセット機能
付き電気装置に係り、特にリセット動作のチェック回路
に関する。
【０００２】
【従来の技術】監視制御装置など、複雑な処理を行うシ
ステムでは、ＣＰＵなどを搭載した回路基板（プリント
板モジュール）を複数枚組み合わせて種々の機能を実現
している。また、回路基板は、回路基板内部の一過性障
害による継続的停止状態を防ぐため、障害発生時に内部
回路及び他の回路基板内の回路を強制的にリスタートさ
せるためのリセット機能回路を設けている。また、電気
装置の電源投入時における初期化リセットのためのリセ
ット機能回路を設けている。
ステムでは、ＣＰＵなどを搭載した回路基板（プリント
板モジュール）を複数枚組み合わせて種々の機能を実現
している。また、回路基板は、回路基板内部の一過性障
害による継続的停止状態を防ぐため、障害発生時に内部
回路及び他の回路基板内の回路を強制的にリスタートさ
せるためのリセット機能回路を設けている。また、電気
装置の電源投入時における初期化リセットのためのリセ
ット機能回路を設けている。
【０００３】図４は、電気装置におけるリセット機能回
路の構成を示す。複数の回路基板１1〜１Nにそれぞれマ
イクロコンピュータや各種のハードウェアが搭載されて
各種の機能処理を実現し、これらの入出力信号はバス２
で他の入出力回路基板３、４等に結合される。電源５
は、各回路基板に必要な電源を供給する。
路の構成を示す。複数の回路基板１1〜１Nにそれぞれマ
イクロコンピュータや各種のハードウェアが搭載されて
各種の機能処理を実現し、これらの入出力信号はバス２
で他の入出力回路基板３、４等に結合される。電源５
は、各回路基板に必要な電源を供給する。
【０００４】ここで、回路基板１1〜１N、３、４には回
路基板１1に代表して示すようなリセット機能回路を設
ける。このリセット機能回路は、ＣＰＵ１１（又は基板
内の他のハードウェア）における一過性障害の検出信号
をバッファ１２を通してリセット信号生成回路１３に取
り込み、この回路１３から一定幅のパルスになるリセッ
ト信号を発生する。
路基板１1に代表して示すようなリセット機能回路を設
ける。このリセット機能回路は、ＣＰＵ１１（又は基板
内の他のハードウェア）における一過性障害の検出信号
をバッファ１２を通してリセット信号生成回路１３に取
り込み、この回路１３から一定幅のパルスになるリセッ
ト信号を発生する。
【０００５】この信号は、オープンコレクタ構成のバス
ドライバ１４を通してバス２の１つのバスラインに乗せ
られ、他の回路基板１2〜１Nのリセット信号入力にされ
る。同時に、バスドライバ１４の出力にもなるバスライ
ンの信号はバッファ１５を通して回路基板内部のリセッ
ト信号入力にされる。
ドライバ１４を通してバス２の１つのバスラインに乗せ
られ、他の回路基板１2〜１Nのリセット信号入力にされ
る。同時に、バスドライバ１４の出力にもなるバスライ
ンの信号はバッファ１５を通して回路基板内部のリセッ
ト信号入力にされる。
【０００６】この構成により、１つの回路基板で一過性
障害が発生したとき、そのリセット信号の生成で他の回
路基板内及び自己基板内の回路を一括してリセットさ
せ、各回路間の同期を得る。
障害が発生したとき、そのリセット信号の生成で他の回
路基板内及び自己基板内の回路を一括してリセットさ
せ、各回路間の同期を得る。
【０００７】電源５は、電源投入時のスイッチ信号でリ
セット信号を生成し、その出力をバス２のリセット用バ
スラインに乗せ、各回路基板１1〜１N、３、４のバッフ
ァ１５を通してそれぞれリセット信号を与え、装置全体
を初期化を行う。
セット信号を生成し、その出力をバス２のリセット用バ
スラインに乗せ、各回路基板１1〜１N、３、４のバッフ
ァ１５を通してそれぞれリセット信号を与え、装置全体
を初期化を行う。
【０００８】
【発明が解決しようとする課題】従来のリセット機能回
路は、一過性障害が発生した場合、該当する回路基板か
らのリセット信号発生で自己及び他の回路基板のリセッ
トを行うことで回路基板間の同期を取ることができる。
路は、一過性障害が発生した場合、該当する回路基板か
らのリセット信号発生で自己及び他の回路基板のリセッ
トを行うことで回路基板間の同期を取ることができる。
【０００９】しかしながら、リセット時には自己回路基
板もリセットされることから、各回路基板は、瞬間的な
停止になり、停止状態が継続しないことになる。
板もリセットされることから、各回路基板は、瞬間的な
停止になり、停止状態が継続しないことになる。
【００１０】このため、各回路基板が瞬間的に停止した
ことが判るにすぎないもので、どの回路基板に一過性障
害が発生したのかが判らず、障害発生の原因を見つける
ためのトラブルシュートが困難となる。
ことが判るにすぎないもので、どの回路基板に一過性障
害が発生したのかが判らず、障害発生の原因を見つける
ためのトラブルシュートが困難となる。
【００１１】本発明の目的は、個々にリセット機能回路
を持つ複数の回路基板で構成される電気装置におけるリ
セット動作が何れの回路基板が原因で行われたかを容易
にチェックできるリセット機能付き電気装置を提供する
ことにある。
を持つ複数の回路基板で構成される電気装置におけるリ
セット動作が何れの回路基板が原因で行われたかを容易
にチェックできるリセット機能付き電気装置を提供する
ことにある。
【００１２】
【課題を解決するための手段】本発明は、回路基板内部
からのリセット信号の発生と、外部の回路基板からのリ
セット信号の発生を区別できるようにするため、内部か
らのリセット信号を記憶するフリップフロップなどの記
憶手段と、その状態を表示する発光ダイオードなどの表
示器とを備えるもので、個々にリセット機能回路を持
ち、１つのリセット機能回路からのリセット信号発生で
他の回路基板の回路もリセットさせる複数の回路基板構
成の電気装置において、前記各回路基板は、内部からの
リセット信号発生時のみリセット信号発生を記憶及び表
示する回路を備えたことを特徴とする。
からのリセット信号の発生と、外部の回路基板からのリ
セット信号の発生を区別できるようにするため、内部か
らのリセット信号を記憶するフリップフロップなどの記
憶手段と、その状態を表示する発光ダイオードなどの表
示器とを備えるもので、個々にリセット機能回路を持
ち、１つのリセット機能回路からのリセット信号発生で
他の回路基板の回路もリセットさせる複数の回路基板構
成の電気装置において、前記各回路基板は、内部からの
リセット信号発生時のみリセット信号発生を記憶及び表
示する回路を備えたことを特徴とする。
【００１３】
【発明の実施の形態】図１は、本発明の実施形態を示す
要部回路図である。同図が図４の回路基板１1に示すリ
セット機能回路と異なる部分は、フリップフロップ１６
とオンディレー回路１７とナンドゲート１８及び発光ダ
イオード１９を設けた点にある。
要部回路図である。同図が図４の回路基板１1に示すリ
セット機能回路と異なる部分は、フリップフロップ１６
とオンディレー回路１７とナンドゲート１８及び発光ダ
イオード１９を設けた点にある。
【００１４】フリップフロップ１６は、リセット信号生
成回路１３がリセット信号を発生したときにセットさ
れ、そのセット出力で発光ダイオード１９をドライブし
続ける。この発光ダイオード１９は、当該回路基板１1
で障害が発生したことを点灯表示する。
成回路１３がリセット信号を発生したときにセットさ
れ、そのセット出力で発光ダイオード１９をドライブし
続ける。この発光ダイオード１９は、当該回路基板１1
で障害が発生したことを点灯表示する。
【００１５】オンディレー回路１７は、リセット信号生
成回路１３からのリセット信号を一定時間遅れて復帰す
る信号を得る。ナンドゲート１８は、オンディレー回路
１７の出力とバッファ１５の出力との論理積が得られた
ときにフリップフロップ１６をリセットする。
成回路１３からのリセット信号を一定時間遅れて復帰す
る信号を得る。ナンドゲート１８は、オンディレー回路
１７の出力とバッファ１５の出力との論理積が得られた
ときにフリップフロップ１６をリセットする。
【００１６】このような構成のリセット機能回路は、他
の回路基板１2〜１Nにも設けられ、さらには入出力回路
基板３、４がインテリジェントインタフェース構成など
複雑な処理を行う場合にはこれら回路基板にも必要に応
じて設けられる。
の回路基板１2〜１Nにも設けられ、さらには入出力回路
基板３、４がインテリジェントインタフェース構成など
複雑な処理を行う場合にはこれら回路基板にも必要に応
じて設けられる。
【００１７】図２及び図３は、本実施形態の回路動作説
明のためのタイムチャートを示す。図２は、回路基板内
部のリセット信号生成回路１３からリセット信号を発生
した場合を示し、このリセット信号発生によりバスドラ
イバ１４が外部のバスラインにリセット信号を発生する
と同時に、バッファ１５の出力が反転してハイレベルＨ
になる。また、リセット信号により、フリップフロップ
１６がセットされて発光ダイオード１９を点灯させる。
そして、オンディレー回路１７が起動されてローレベル
Ｌになる。このオンディレー回路１７のローレベルＬの
状態は、リセット信号が断たれた後も一定時間ＴDだけ
遅れた時刻まで保持され、その後にハイレベルＨに復帰
する。
明のためのタイムチャートを示す。図２は、回路基板内
部のリセット信号生成回路１３からリセット信号を発生
した場合を示し、このリセット信号発生によりバスドラ
イバ１４が外部のバスラインにリセット信号を発生する
と同時に、バッファ１５の出力が反転してハイレベルＨ
になる。また、リセット信号により、フリップフロップ
１６がセットされて発光ダイオード１９を点灯させる。
そして、オンディレー回路１７が起動されてローレベル
Ｌになる。このオンディレー回路１７のローレベルＬの
状態は、リセット信号が断たれた後も一定時間ＴDだけ
遅れた時刻まで保持され、その後にハイレベルＨに復帰
する。
【００１８】したがって、ナンドゲート１８は、その出
力がハイレベルに保持されたままとなり、フリップフロ
ップ１６のリセットがなされない。これにより、回路基
板の内部に障害が発生してリセット信号を発生するとき
には、他の回路基板をリセットするがフリップフロップ
１６がセット状態に保持され、当該回路基板で障害が発
生したことを発光ダイオード１９の点灯で知ることがで
きる。
力がハイレベルに保持されたままとなり、フリップフロ
ップ１６のリセットがなされない。これにより、回路基
板の内部に障害が発生してリセット信号を発生するとき
には、他の回路基板をリセットするがフリップフロップ
１６がセット状態に保持され、当該回路基板で障害が発
生したことを発光ダイオード１９の点灯で知ることがで
きる。
【００１９】次に、図３は、外部の回路基板からリセッ
ト信号が発生した場合を示し、バスドライバ１４の出力
はローレベルに強制され、これによりバッファ１５の出
力はハイレベルになる。このとき、外部からのリセット
信号の発生のため、フリップフロップ１６のセットがな
されず、またオンディレー回路１７の出力もハイレベル
Ｈに保持されたままになることから、ナンドゲート１８
にはリセット信号と同じ期間のローレベル信号が発生
し、リセット状態のフリップフロップ１６にリセット信
号が印加される。このリセット信号の再印加は、内部で
障害が発生した後、電源による初期化時にフリップフロ
ップ１６をリセット状態に復帰させるのに利用される。
ト信号が発生した場合を示し、バスドライバ１４の出力
はローレベルに強制され、これによりバッファ１５の出
力はハイレベルになる。このとき、外部からのリセット
信号の発生のため、フリップフロップ１６のセットがな
されず、またオンディレー回路１７の出力もハイレベル
Ｈに保持されたままになることから、ナンドゲート１８
にはリセット信号と同じ期間のローレベル信号が発生
し、リセット状態のフリップフロップ１６にリセット信
号が印加される。このリセット信号の再印加は、内部で
障害が発生した後、電源による初期化時にフリップフロ
ップ１６をリセット状態に復帰させるのに利用される。
【００２０】したがって、外部の回路基板によるリセッ
ト信号の発生には、フリップフロップ１６がリセット状
態のままに保持され、発光ダイオード１９が消灯したま
まになり、この消灯状態から外部の回路基板によるリセ
ット、すなわち外部の回路基板に障害が発生したことを
知ることができる。
ト信号の発生には、フリップフロップ１６がリセット状
態のままに保持され、発光ダイオード１９が消灯したま
まになり、この消灯状態から外部の回路基板によるリセ
ット、すなわち外部の回路基板に障害が発生したことを
知ることができる。
【００２１】なお、内部及び外部の回路基板からのリセ
ット信号発生又は電源からのリセット信号発生により、
各回路基板のＣＰＵやハードウェアのリセットがなされ
るのは従来と同じ動作になる。
ット信号発生又は電源からのリセット信号発生により、
各回路基板のＣＰＵやハードウェアのリセットがなされ
るのは従来と同じ動作になる。
【００２２】なお、実施形態では、フリップフロップと
発光ダイオードを使用してリセット状態を記憶表示する
場合を示したが、カウンタと数字表示器により内部のリ
セット動作回数を表示する構成など、他の回路及び表示
器を利用できる。
発光ダイオードを使用してリセット状態を記憶表示する
場合を示したが、カウンタと数字表示器により内部のリ
セット動作回数を表示する構成など、他の回路及び表示
器を利用できる。
【００２３】
【発明の効果】以上のとおり、本発明によれば、電気装
置を構成する各回路基板は、内部からのリセット信号発
生時のみリセット信号発生を記憶及び表示するようにし
たため、内部の障害発生と外部の障害発生を区別し、リ
セット動作が何れの回路基板が原因で行われたかを容易
にチェックできる効果がある。
置を構成する各回路基板は、内部からのリセット信号発
生時のみリセット信号発生を記憶及び表示するようにし
たため、内部の障害発生と外部の障害発生を区別し、リ
セット動作が何れの回路基板が原因で行われたかを容易
にチェックできる効果がある。
【図１】本発明の実施形態を示すリセット機能回路図。
【図２】実施形態における内部リセットのタイムチャー
ト。
ト。
【図３】実施形態における外部リセットのタイムチャー
ト。
ト。
【図４】リセット機能回路を持つ装置例。
１1、１N…回路基板 ２…バス ３、４…入出力回路 ５…電源 １３…リセット信号生成回路 １４…バスドライバ １６…フリップフロップ １７…オンディレー回路 １９…発光ダイオード
Claims (1)
- 【請求項１】 個々にリセット機能回路を持ち、１つの
リセット機能回路からのリセット信号発生で他の回路基
板の回路もリセットさせる複数の回路基板構成の電気装
置において、 前記各回路基板は、内部からのリセット信号発生時のみ
リセット信号発生を記憶及び表示する回路を備えたこと
を特徴とするリセット機能付き電気装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8062240A JPH09258851A (ja) | 1996-03-19 | 1996-03-19 | リセット機能付き電気装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8062240A JPH09258851A (ja) | 1996-03-19 | 1996-03-19 | リセット機能付き電気装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09258851A true JPH09258851A (ja) | 1997-10-03 |
Family
ID=13194433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8062240A Pending JPH09258851A (ja) | 1996-03-19 | 1996-03-19 | リセット機能付き電気装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09258851A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011053811A (ja) * | 2009-08-31 | 2011-03-17 | Fujitsu Ltd | マルチ基板ユニット及びリセット方法 |
| JP2012174000A (ja) * | 2011-02-22 | 2012-09-10 | Kyocera Corp | 通信モジュールおよび車載機器 |
-
1996
- 1996-03-19 JP JP8062240A patent/JPH09258851A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011053811A (ja) * | 2009-08-31 | 2011-03-17 | Fujitsu Ltd | マルチ基板ユニット及びリセット方法 |
| JP2012174000A (ja) * | 2011-02-22 | 2012-09-10 | Kyocera Corp | 通信モジュールおよび車載機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965550A (en) | Automatic wake-up circuit arrangement for a single wire multiplex switch monitoring system | |
| US4691126A (en) | Redundant synchronous clock system | |
| GB2395302A (en) | State saving and restoring in data processing system using scan chain cells | |
| EP0430219A2 (en) | Method and system for controlling a resume process in a computer unit capable of connecting an expansion unit | |
| JPH09258851A (ja) | リセット機能付き電気装置 | |
| JPH09179669A (ja) | インタフェース回路及びそれを用いた情報処理装置 | |
| JPH0916280A (ja) | 低消費電力型遷移検出器を備えた自己タイミング方式のデータ処理システム | |
| GB2308469A (en) | Power conserving clocking system | |
| KR910001307Y1 (ko) | 개인용 콤퓨터의 하드디스크 사용상태 표시장치 | |
| JP2603778B2 (ja) | 多重伝送システムの端末器 | |
| KR200359921Y1 (ko) | 슬레이브 장치 | |
| JPH10256488A (ja) | 動作モード設定回路 | |
| KR970071645A (ko) | 씨디-롬 드라이브의 데크 어셈블리 테스트 시스템 | |
| KR950004460Y1 (ko) | 전자장비에서의 부분적 리셋트 회로 | |
| JP4411055B2 (ja) | 電源制御回路および制御装置 | |
| KR19990051846A (ko) | 액정표시소자의 모드 자동 검출회로 | |
| KR0175057B1 (ko) | 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치 | |
| JPS59147248U (ja) | マイクロプロセツサのリセツト回路 | |
| JPS6318800B2 (ja) | ||
| JPH0118446B2 (ja) | ||
| KR940008321A (ko) | 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로 | |
| KR970022675A (ko) | 슬립모드 제어회로 | |
| JPH05158841A (ja) | 通信制御装置 | |
| SU1702418A1 (ru) | Устройство дл индикации | |
| JPH01228040A (ja) | メモリのバックアップ状態表示装置 |