KR19990051846A - 액정표시소자의 모드 자동 검출회로 - Google Patents

액정표시소자의 모드 자동 검출회로 Download PDF

Info

Publication number
KR19990051846A
KR19990051846A KR1019970071259A KR19970071259A KR19990051846A KR 19990051846 A KR19990051846 A KR 19990051846A KR 1019970071259 A KR1019970071259 A KR 1019970071259A KR 19970071259 A KR19970071259 A KR 19970071259A KR 19990051846 A KR19990051846 A KR 19990051846A
Authority
KR
South Korea
Prior art keywords
signal
mode
input
output
liquid crystal
Prior art date
Application number
KR1019970071259A
Other languages
English (en)
Other versions
KR100446389B1 (ko
Inventor
최영균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970071259A priority Critical patent/KR100446389B1/ko
Publication of KR19990051846A publication Critical patent/KR19990051846A/ko
Application granted granted Critical
Publication of KR100446389B1 publication Critical patent/KR100446389B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시소자에 관한 것으로서, 데이터 인에이블 오운리모드와 데이터 인에블/동기모드중 하나를 수직동기신호의 입력유무에 따라 자동으로 선택할 수 있는 모드자동 검출회로에 관한 것이다. 데이터 오운리모드와 듀얼모드중 하나를 선택하기 위한 액정표시소자용 모드자동선택회로에 있어서, 정적으로 입력되는 입력신호를 카운팅하는 입력신호 카운팅부; 상기 입력신호 카운팅부의 출력신호를 입력하여 입력신호가 정상적으로 입력되었는가를 판별하는 신호 체크부; 상기 신호 체크부에서 발생된 신호를 입력으로 하여 모드선택신호를 발생하는 선택신호 발생부; 및 상기 선택신호 발생부에서 출력되는 모드선택신호에 따라서 상기 데이터 인에블 오운리 모드 또는 듀얼모드중 하나를 출력하는 모드 선택부를 포함하는 것을 특징으로 한다.

Description

액정표시소자의 모드 자동 검출회로
본 발명은 액정표시소자에 관한 것으로서, 데이터 인에블 오운리모드와 데이터 인에블/동기모드중 하나를 수직동기신호의 입력유무에 따라 자동으로 선택할 수 있는 모드자동 검출회로에 관한 것이다.
현재 노트북 퍼스컴업체에서 LCD용 모듈에 입력되는 신호에는 데이터 인에블 오운리 모드(data enable only mode)와 데이터 인에블/ 동기 모드가 있다.
그러나, 종래의 LCD용 모듈은 이들 입력신호의 종류에 따라서, 수동으로 그 입력신호의 모드를 선택하여야 하는 불편한 점이 있었다. 즉, 종래에는 LCD용 모듈은 한 가지 입력모드에서만 동작하도록 설계되어 다른 모드를 지원하는 노트북 퍼스컴에서는 회로를 수정하여야만 적용이 가능한 단점이 있었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여, 자동검출회로를 사용하여 여러 입력 모드를 식별하여 자동으로 알맞은 모드를 선택할 수 있는 모드 자동 검출 및 시동 노이즈 제거 회로를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 초기 시동후 정상동작까지 몇 주기를 제외시킬 수 있도록 설계함으로써, 초기 시동의 노이즈를 제거할 수 있는 모드 자동 검출 및 시동 노이즈 제거 회로를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 일 실시예에 따른 모드 자동 검출회로의 블록도.
도 2는 본 발명의 일실시예에 따른 모드 자동 검출 및 시동 노이즈 제거 회로의 상세 회로도.
도 3a 내지 도 3b는 본 발명의 일 실시예에 따른 입력 신호를 나타내는 파형도.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 검출회로에 관련된 신호파형도.
(도면의 주요 부분에 대한 부호의 설명)
12 : 입력 신호 카운팅부 14 : 신호 체크부
16 : 선택 신호 발생부 18 : 모드 선택부
222,224,226,228 및 262 : D-플립플롭
242 : 엔드 게이트 282 : 멀티플렉서
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 데이터 오운리모드와 듀얼모드중 하나를 선택하기 위한 액정표시소자용 모드자동선택회로는, 정상적으로 입력되는 입력신호를 카운팅하는 입력신호 카운팅부; 상기 입력신호 카운팅부의 출력신호를 입력하여 입력신호가 정상적으로 입력되었는가를 판별하는 신호 체크부; 상기 신호 체크부에서 발생된 신호를 입력으로 하여 모드선택신호를 발생하는 선택신호 발생부; 및 상기 선택신호 발생부에서 출력되는 모드선택신호에 따라서 상기 데이터 인에블 오운리 모드 또는 듀얼모드중 하나를 출력하는 모드 선택부를 포함하는 것을 특징으로 한다.
상기 입력신호는 상기 입력신호 카운팅부에서, 데이터 인에블/동기 신호 모드를 우선순위로 하여 동작하는 경우에는 수직동기신호이며, 데이터 인에블 오온리 모드를 우선순위로 하여 동작하는 경우에는 수직동기신호성분을 갖는 데이터 인에블 신호이고, 상기 입력신호 카운팅부는 비동기식 카운터 회로이며, 상기 신호 체크부는 상기 입력신호 카운팅부의 출력신호를 논리조합하는 논리 게이트로 구성되고, 또한, 상기 선택신호 발생부는 초기리세트신호가 클리어신호로 하고, 상기 신호 체크부의 출력신호를 클럭신호로 하며, 하이상태의 공급전압이 입력신호로 인가되며, 상기 모드 선택부는 데이터 오운리 모드신호와 듀얼모드신호를 두 입력으로 하고 두 입력중 하나를 선택하여 출력하는 데이터 선택기인 것이 바람직하다.
본 발명에 의하면, 4 개의 D-플립플롭과 각 플립플롭의 출력신호를 조합하는 엔드 게이트를 사용하여, 입력 출발점으로부터 Vsync의 6 주기후에 회로에서 인식할 수 있도록 구성되어 있다. 이렇게 처음 출발 후 몇 주기를 거치면서 시동 노이즈가 무시되고 신호가 안정된 이후부터 신호를 인식하도록 구성함으로써, 회로의 초기 노이즈를 제거할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 모드 자동 검출회로의 블록도이다.
모드 자동 검출회로는 도 1에 도시된 바와 같이, 일정시간동안 정상적으로 인가되는 입력신호인 수직 동기 신호(Vsync)를 카운팅하는 역할을 하는 입력신호 카운팅부(12)와, 입력신호 카운팅부(12)로부터의 출력신호를 받아 입력신호가 정상적으로 인가되었는가를 판별하고, 판별결과에 따른 신호(P1)를 출력하는 신호 체크부(14)와, 신호체크부(14)에 발생된 신호(P1)를 입력으로 하여 수직 동기 신호(Vsync)가 입력신호로 입력된 것으로 판별되었을 때에는 하이상태의 모드선택신호(sop_v)를 출력하고, 수직 동기 신호(Vsync)가 입력신호로서 입력되지 않은 것으로 판별되었을 때에는 로우 신호상태의 모드선택신호(sop_v)를 발생하는 선택신호 발생부(16)와, 선택신호 발생부(16)에서 발생된 모드선택신호에 따라서 두 모드 중 하나를 선택하는 예를 들면, 신호(sop_v)가 하이이면, 데이터 인에블/동기 모드를 선택하고, 선택신호 발생부(16)에서 발생된 신호(sop_v)가 로우이면 데이터 인에블 오온리 모드를 선택하도록 하는 모드선택부(18)로 이루어진다.
도 2는 본 발명의 일실시예에 따른 모드 자동 검출 및 시동 노이즈 제거 회로의 상세 회로도이다. 이하, 본 발명의 일 실시예에 따른 모드 자동 검출 및 시동 노이즈 제거 회로의 구성 및 작동에 대하여 도 2 내지 도 4g를 참고하여 상세히 설명한다.
도 2에 도시된 바와 같이, 모드 자동 검출회로는 입력 신호 카운터부(12), 신호 체크부(14), 선택신호 발생부(16) 및 모드선택부(18)로 이루어진다.
여기서, 입력 신호 카운터부(12)는 4개의 D-플립플롭이 직렬로 연결되어 있으며, 각 D-플립플롭(222, 224, 226, 228)의 출력(Q3, Q2, Q1, Q0)은 각각의 인버터(223, 225, 227, 229)를 거쳐서 그 자체의 플립플롭의 입력(D3, D2, D1, D0)으로 인가되도록 구성되어 카운터로서의 역할을 한다.
D-플립플롭(222)에는 수직 동기 신호(Vsync)가 클럭 펄스로서 인가되어 수직동기신호(Vsync)가 2분주된 신호(Q3)를 출력하며, 수직동기신호(Vsync)가 2분주된 D-플립플롭(222)의 출력(Q3)은 D-플립플롭(224)의 클럭펄스로서 인가되어 동일하게 2분주된 출력(Q2)을 내보낸다. D-플립플롭(226) 및 D-플립플롭(228)에서도 전단의 플립플롭(224)와 동일한 방식으로 각각 클럭펄스로 입력되는 전단의 플립플롭의 출력을 2분주하여 출력(Q1, Q0)을 내보낸다.
본 실시예에서는 D-플립플롭을 4개 이용하여 카운터를 구성하였으나, 필요에 따라서, 얼마든지 플립플롭의 수를 조절할 수 있다. 또한 D-플립플롭을 사용하였으나, 이와 동일한 기능할 할 수 있는 어떠한 플립플롭 또는 다른 로직소자를 사용하여도 무방하다.
위에서는 입력신호가 수직동기신호 Vsync인 경우를 예를 들어 설명하였지만, 이 입력신호는 수직동기신호 Vsync이외에, 수직동기신호로 인식되는 블랭크 구간을 갖는 신호데이터 인에블 오온리 신호일 수도 있다.
또한, 신호 체크부(14)는 입력신호 카운팅부(12)로부터의 출력신호를 받아 일정시간후에 입력신호로서 수직동기신호 Vsync가 입력되었는가를 판별하기 위한 것으로서, 입력신호 카운팅부(12)의 4개의 D-플립플롭의 출력(Q3, Q2, Q1 및 Q0)을 4입력신호로 하는 엔드게이트(242)로 이루진다.
여기서는, 엔드 게이트(242)는, 4개의 입력신호중 2 입력신호는 플립플롭(224, 228)의 출력(Q2, Q0)이 그대로 입력신호로 인가되고, 나머지 2 입력신호는 플립플롭(222, 226)으로부터의 출력(Q3,Q1)이 반전되어 인가되도록, 구성된다. 따라서, 플립플립(222 - 228)의 출력(Q3, Q2, Q1, Q0)이 0101인 경우에 신호체크부(14)의 엔드 게이트(242)는 하이상태의 출력신호(P1)를 출력하며, 그 이외 경우에는 로우상태의 신호(P1)를 출력하게 된다.
선택신호 발생부(16)는 신호 체크부(14)로부터의 신호(P1)를 입력받아 모드를 선택하기 위한 선택신호를 발생하는 역할을 하는 것으로서, D-플립플롭(262)으로 구성된다. 이 D-플립플롭(262)은 신호체크부(14)에서 발생된 신호(P1)을 클럭펄스로 입력하고, 클리어단자(CLEAR)에는 초기 리세트신호(frst)가 인가되며, 입력단자(D)에는 하이상태의 공급전압(Vcc)이 인가된다.
D-플립플롭(262)은 입력단자(D)에 항상 하이상태의 공급전압(Vcc)이 입력되므로, D-플립플롭(262)은 초기 리세트신호(frst)에 의해 초기 리세트된 후, 클럭펄스로 인가되는 신호 체크부(14)의 출력(P1)이 로우상태에서 하이상태로 전이될 때그의 출력(sop_v)이 하이상태로 된다. 그 다음, 클럭펄스로 인가되는 신호체크부(14)의 출력(P1)이 하이상태에서 로우상태 또는 로우상태에서 하이상태로 전이되더라도 D-플립플롭(262)의 출력(sop-v)은 항상 하이상태로 유지된다.
마지막으로, 모드 선택부(18)는 선택신호 발생부(16)에서 발생된 신호(sop-v)를 선택신호로 하여, 2개의 데이터 입력, 즉, 데이터 인에이블 신호(data enable only signal;DE_ONLY_SIGNAL) 와 데이터 인에이블/동기신호(data enable/synchronizing signal;DE_SYNC_SIGNAL)중의 하나만을 선택 출력하는 2x1 멀티플렉서(282)로 구성되어 있다.
모드선택부(18)는 선택신호 발생부(16)로부터 인가되는 선택신호(sop-v)가 하이상태이면 데이터 인에블/동기 모드, 즉 듀얼모드로 동작하도록 DE_SYNC_SIGNAL을 선택하여 출력구동신호(OUTPUT_DRIVING_SIGNAL)를 액정모듈로 출력하고, 선택신호(sop_v)가 로우상태이면 데이터 인에블 오운리모드로 동작하도록 DE_ONLY_SIGNAL을 선택하여 출력구동신호(OUTPUT_DRIVING_SIGNAL)을 액정모듈로 출력한다.
이하, 입력신호 선택부(28)의 2×1MUX(282)에 입력되는 2 입력 모드와 검출의 원리에 대하여 설명하고자 한다.
외부로부터 예를 들면 노트북 퍼스컴에서 입력되는 신호가 각각의 경우에 따라 다르게 인가됨에 따라, 광범위하게 적용될 수 있는 LCD용 모듈이 필요하다. 그러나 노트북 퍼스컴에서 입력되는 신호가 데이터 인에블 신호 DE와 수직동기 신호 Vsync라는 2가지의 경우라는 점을 착안하여 각각의 모드에 사용되는 신호의 필요조건만을 판별하여 이용할 수 있다.
(1) 데이터 인에블 오온리 모드(data enable only mode)의 경우
데이터 인에블 오온리 모드의 경우, 데이터 인에블 신호에는 도 3a에 도시된 바와 같이, 그 신호자체내에 수직동기 신호(Vsync)로 인식되는 구간에 해당되는 블랭크 구간이 있어, 그 자체만으로 수직동기 신호(Vsync)의 펄스를 대신할 수 있다. 그러므로, 도 3a와 같은 수직동기 신호(Vsync1)가 동시에 들어오지 않아도 데이터 인에블 신호(DE1)만으로 완전한 신호가 되므로 LCD용 모듈을 동작시킬 수 있다. 여기서는 수직동기 신호(Vsync1)는 고려되지 않아도 되며 정확한 데이터 인에블 신호(DE1)만이 고려의 대상이 된다.
(2) 듀얼 모드(dual mode; 데이터 인에이블/수직 동기 신호모드)
듀얼 모드시에는, 도 3b에 보여진 바와 같이, 도 3a의 데이터 인에블신호(DE1)와는 달리 수직동기신호를 인식할 수 있는 블랭크 구간이 없는 데이터 인에블 신호(DE2)가 입력되기 때문에, 데이터 인에블 신호(DE2) 및 수직동기신호(Vsync2)가 모두 필요하게 된다.
검출의 원리
1. 우선순위를 듀얼모드로 하여 검출하는 경우
데이터 인에블 신호(DE)가 수직동기신호(Vsync)의 성분을 가지고 있는 지의 여부는 상관없이 회로는 정상동작을 한다. 즉 데이터 인에블 신호가 가지고 있지 않는 수직동기 신호 Vsync의 성분을 따로 별개의 신호로 입력을 받기 때문이다. 그러므로 이 때는 수직동기 신호Vsync의 입력여부만 검출하면된다.
2. 우선순위를 데이터 인에블 오운리 모드로 하여 검출하는 경우
이 때는 Vsync의 유무는 고려의 대상이 되지 않고, 데이터 인에블 신호가 수직동기신호 Vsync의 성분을 가지고 있는가만이 고려의 대상이 된다.
본 발명의 실시예에 따른 도 2의 모드 자동 검출회로는 우선순위를 듀얼모드로 설정하여 모드를 자동으로 검출하는 회로이다.
도 2에 도시된 회로에 있어서, 우선순위를 듀얼모드로 하여 모드를 검출하는 동작에 대하여 도 4의 파형도를 참고하여 설명한다.
우선 초기에는 리세트신호(frst)가 인가되어 모든 플립플롭(222, 224, 226, 228, 및 262)을 클리어시킨다. 이어서, 입력신호 카운팅부(12)는 수직동기 신호(Vsync)를 클럭펄스로 하여 카운팅을 시작한다. 도 4a와 같은 수직동기신호(Vsync)가 플립플롭(222)의 클럭펄스로 인가되면, 플립플롭(222)은 수직동기 신호(Vsync)가 2분주된 도 4b와 같은 신호(Q3)를 출력한다.
또 이렇게 수직동기신호(Vsync)가 2분주된 신호(Q3)가 다음 플립플롭(224)의 클럭단자에 인가되어 또 2분주된 도 4c의 신호(Q2)가 출력된다. 이렇게 각 플립플롭을 거치게 되면 전단의 신호가 2분주된다. 따라서, 플립플롭(226) 및 플립플롭(228)을 거치면서 각각 도 4d 도 4e와 같은 신호(Q1, Q0)가 출력된다.
이렇게 각단의 2분주된 신호(Q3- Q0)를 입력신호로 하는 신호체크부(14)의 엔드 게이트(242)에서 입력신호가 정상신호인지를 판별한다. 예를 들면, 도 4의 본 발명의 실시예에 따른 파형도에서 알 수 있듯이, 수직 동기 신호(Vsync)가 들어오면, 입력신호 카운팅부(12)를 구성하는 각 플립플롭(222, 224, 226 및 228)의 출력 Q3, Q2, Q1및 Q0이 각각 0, 1, 0, 1이 되기 직전까지, 즉 수직 동기 신호 Vsync의 6 주기까지 엔드 게이트(242)의 출력(P1)은 로우상태를 유지한다. 일단 각 플립플롭의 출력이 각각 0, 1, 0, 1이 되면, 신호체크 신호부(14)의 엔드게이트(242)의 출력(P1)은 하이상태로 된다.
일단 엔드 게이트(242)의 출력(P1)이 하이상태로 되면, 선택신호 발생부(16)의 플립플롭(262)는 하이상태의 출력(sov_p)을 내보낸다. 모드 선택부(18)는 선택신호 발생부(16)로부터 출력된 하이상태의 선택신호(sov_p)에 의해 두 입력신호 중 듀얼 모드 동작을 위한 DE_SYNC_SIGNAL을 출력구동신호(OUTPUT_DRIVING_SIGNAL)을 출력한다.
한편, 수직 동기 신호(Vsync)가 인가되지 않으면, 입력신호 카운팅부(12)의 플립플롭(222)에는 클럭신호가 인가되지 않으므로 그의 출력은 변하지 않고 로우상태를 유지한다. 이에 따라 그 다음단의 플립플롭(224 - 228)의 출력도 로우상태를 유지하여 입력신호 카운팅부(12)는 모두 로우상태의 출력신호(Q3- Q0)를 출력한다.
입력신호 카운팅부(12)의 출력신호를 입력으로 하는 신호 판별부(14)는 엔드 게이트(242)를 통해 로우상태의 신호(P1)를 출력한다. 로우상태의 신호(P1)는 선택신호 발생부(16)의 플립플롭(262)의 클럭신호로 인가되므로 그의 출력(sov_p)는 로우상태로 유지한다.
따라서, 모드 선택부(18)의 MUX(282)는 로우상태의 선택신호를 입력받아, 두 입력중 데이터 인에블 오운리 신호(DE_ONLY_SIGNAL)를 선택하여 출력구동신호(OUTPUT_DRIVING_SIGNAL)로 내보낸다.
이상에서 자세히 설명된 바와 같이, 본 발명의 실시예에서는 4개의 D-플립플롭과 각 플립플롭의 출력신호를 조합하는 엔드 게이트를 사용하여, 입력 출발점으로부터 Vsync의 6 주기후에 회로에서 인식할 수 있도록 구성되어 있다. 이렇게 처음 출발 후 몇 주기를 거치면서 시동 노이즈가 무시되고 신호가 안정된 이후부터 신호를 인식하도록 구성함으로써, 회로의 초기 노이즈를 제거할 수 있다.
한편, 본 실시예에서는 입력신호 카운터부에 D-플립플롭을 사용하였으나, 동일한 역할을 하는 다양한 종류의 플립플롭을 사용할 수 있다.
또한 본 실시예에서는 4개의 플립플롭을 사용하였으나, 플립플롭의 수와 각 플립플롭의 출력신호를 조합하는 엔드 게이트를 사용하여 처음 입력되는 입력신호, 예를 들면 Vsync신호로부터 몇 개의 신호다음부터 회로에서 인식할 수 있도록 설계할 수 있다.
게다가, 본 실시예에서는 Vsync신호를 입력신호로 사용한 경우에 대하여 설명하였지만, 데이터 인에블신호를 입력신호하여 우선순위를 데이터 오운리모드의 경우에도 사용할 수 있음은 물론이다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (9)

  1. 데이터 오운리모드와 듀얼모드 중 하나를 선택하기 위한 액정표시소자용 모드자동선택회로에 있어서,
    정상적으로 입력되는 입력신호를 카운팅하는 입력신호 카운팅부;
    상기 입력신호 카운팅부의 출력신호를 입력하여 입력신호가 정상적으로 입력되었는가를 판별하는 신호 체크부;
    상기 신호 체크부에서 발생된 신호를 입력으로 하여 모드선택신호를 발생하는 선택신호 발생부; 및
    상기 선택신호 발생부에서 출력되는 모드선택신호에 따라서 상기 데이터 인에블 오운리 모드 또는 듀얼모드 중 하나를 출력하는 모드 선택부를 포함하는 것을 특징으로 하는 액정표시소자의 모드 자동검출회로.
  2. 제 1 항에 있어서, 상기 입력신호는 상기 입력신호 카운팅부에서, 데이터 인에블/동기 신호 모드를 우선순위로 하여 동작하는 경우에는 수직동기신호이며, 데이터 인에블 오온리 모드를 우선순위로 하여 동작하는 경우에는 수직동기신호성분을 갖는 데이터 인에블 신호인 것을 특징으로 하는 액정표시소자의 모드 자동 검출회로.
  3. 제 2 항에 있어서, 상기 입력신호 카운팅부는 비동기식 카운터 회로인 것을 특징으로 하는 액정표시소자의 모드 자동 검출회로.
  4. 제 2 항에 있어서, 상기 신호 체크부는 상기 입력신호 카운팅부의 출력신호를 논리조합하는 논리 게이트로 구성되는 것을 특징으로 하는 액정표시소자의 모드 자동 검출회로.
  5. 제 2 항에 있어서, 상기 선택신호 발생부는 초기리세트신호가 클리어신호로 하고, 상기 신호 체크부의 출력신호를 클럭신호로 하며, 하이상태의 공급전압이 입력신호로 인가되는 것을 특징으로 하는 액정표시소자의 모드 자동 검출회로.
  6. 제 2 항에 있어서, 상기 모드 선택부는 데이터 오운리 모드신호와 듀얼모드신호를 두 입력으로 하고 두 입력중 하나를 선택하여 출력하는 데이터 선택기인 것을 특징으로 하는 액정표시소자의 모드 자동 검출회로.
  7. 제 3 항에 있어서, 상기 비동기식 카운터 회로는 다수개의 플립플롭이 직렬로 연결되어 있으며, 각 플립플롭의 출력는 각각의 인버터를 거쳐서 그 자체의 플립플롭의 입력으로 인가되도록 구성되어 있으며, 최전단의 플리플롭에는 상기 입력신호가 클럭 펄스로서 인가되는 것을 특징으로 하는 액정표시소자의 모드 자동 검출회로.
  8. 제 4 항에 있어서, 상기 논리 게이트는 상기 다수개의 플리플롭의 출력을 입력신호로 입력하고, 입력신호를 논리곱한 신호를 상기 선택신호 발생부로 발생하는 엔드 게이트인 것을 특징으로 하는 액정표시소자의 모드 자동 검출 회로.
  9. 제 6 항에 있어서, 상기 데이터 신택기는 데이터 오운리 모드신호와 듀얼모드신호를 두 입력으로 하고 두 입력중 하나를 선택하여 출력하는 2×1 멀티플렉서인 것을 특징으로 하는 액정표시소자의 모드 자동 검출 회로.
KR1019970071259A 1997-12-20 1997-12-20 액정표시소자의모드자동검출회로 KR100446389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071259A KR100446389B1 (ko) 1997-12-20 1997-12-20 액정표시소자의모드자동검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071259A KR100446389B1 (ko) 1997-12-20 1997-12-20 액정표시소자의모드자동검출회로

Publications (2)

Publication Number Publication Date
KR19990051846A true KR19990051846A (ko) 1999-07-05
KR100446389B1 KR100446389B1 (ko) 2004-12-08

Family

ID=37362370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071259A KR100446389B1 (ko) 1997-12-20 1997-12-20 액정표시소자의모드자동검출회로

Country Status (1)

Country Link
KR (1) KR100446389B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100429394B1 (ko) * 1997-12-29 2004-06-16 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 자동 모드 검출 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259040A (ja) * 1993-03-08 1994-09-16 Matsushita Electric Ind Co Ltd 液晶表示制御装置
JP2699846B2 (ja) * 1993-12-22 1998-01-19 日本電気株式会社 同期タイミング回路
KR0158646B1 (ko) * 1995-11-28 1999-03-20 김광호 액정표시장치의 모드 자동 검출회로
KR19980060010A (ko) * 1996-12-31 1998-10-07 김광호 디이 신호를 동기로 한 제어 신호 생성 회로
KR100262413B1 (ko) * 1997-12-29 2000-08-01 김영환 액정표시소자의 자동 모드 검출 회로
KR100429394B1 (ko) * 1997-12-29 2004-06-16 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 자동 모드 검출 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429394B1 (ko) * 1997-12-29 2004-06-16 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 자동 모드 검출 회로
KR100365497B1 (ko) * 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR100446389B1 (ko) 2004-12-08

Similar Documents

Publication Publication Date Title
US5764710A (en) Meta-stable-resistant front-end to a synchronizer with asynchronous clear and asynchronous second-stage clock selector
KR960703289A (ko) 이중 래치 클럭 레벨-민감성 스캔 디자인 및 그 제어방법 (dual latch clocked lssd and method)
KR930020279A (ko) 클럭 동기형 반도체 기억장치 및 그 액세스 방법
US7992063B2 (en) Control circuit for releasing residual charges
US5777611A (en) Apparatus for controlling power sequence of an LCD module
EP0701240B1 (en) Cascaded drive units, for example for a liquid crystal display device
US6362805B1 (en) Mode detection circuit of liquid crystal display
KR100446389B1 (ko) 액정표시소자의모드자동검출회로
CN114664365B (zh) 存储器数据读取电路、芯片及硬件测试方法
US20100109720A1 (en) Semiconductor integrated circuit and control method of the same
US5615390A (en) System for determining and controlling the input/output mode of input/output terminal of microcomputer using reset signal change point detection circuit
KR100262413B1 (ko) 액정표시소자의 자동 모드 검출 회로
KR100429394B1 (ko) 액정표시소자의 자동 모드 검출 회로
KR100365406B1 (ko) 액정 디스플레이 컨트롤러의 자동 리셋 회로
KR0158645B1 (ko) 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로
KR100642853B1 (ko) 액정 표시 소자의 전원 제어 회로
US20030089916A1 (en) Active matrix semiconductor device
JPS58207648A (ja) 集積回路のテストモ−ド設定回路
JP3368572B2 (ja) 周期発生装置
KR0158646B1 (ko) 액정표시장치의 모드 자동 검출회로
US6201422B1 (en) State machine, semiconductor device and electronic equipment
US6288713B1 (en) Auto mode detection circuit in liquid crystal display
US5911064A (en) Clock multiplexer with selection and deselection of clock modules
US5617310A (en) Multiple operation mode microcontroller
KR100328849B1 (ko) 액정표시소자의모드선택회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 14

EXPY Expiration of term