KR0158645B1 - 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 - Google Patents

액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 Download PDF

Info

Publication number
KR0158645B1
KR0158645B1 KR1019950044302A KR19950044302A KR0158645B1 KR 0158645 B1 KR0158645 B1 KR 0158645B1 KR 1019950044302 A KR1019950044302 A KR 1019950044302A KR 19950044302 A KR19950044302 A KR 19950044302A KR 0158645 B1 KR0158645 B1 KR 0158645B1
Authority
KR
South Korea
Prior art keywords
data enable
signal
output
mode
receives
Prior art date
Application number
KR1019950044302A
Other languages
English (en)
Other versions
KR970029279A (ko
Inventor
허정민
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044302A priority Critical patent/KR0158645B1/ko
Publication of KR970029279A publication Critical patent/KR970029279A/ko
Application granted granted Critical
Publication of KR0158645B1 publication Critical patent/KR0158645B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Abstract

이 발명은 액정표시장치(LCD;Liquid Crystal Display)의 데이터 인에이블(DE Mode) 우선 순위 검출회로(Detect Circuit)에 관한 것으로서, 초기에는 선택 신호를 로우로 유지하며, 데이터 인에이블(DE) 신호를 입력으로 받고, 데이터 인에이블 모드임을 확인하면, 선택 신호를 하이로 출력하는 데이터 인에이블 모드 검출기(21)와; 데이터 인에이블(DE) 신호와 수평 동기(HSYNC) 신호를 입력받고, 상기한 데이터 인에이블 모드 검출기(21)의 선택 신호에 따라, 데이터 인에이블(DE) 신호와 수평 동기(HSYNC) 신호를 선택적으로 출력하는 멀티플렉서(22)를 포함하여 이루어져서, 동기 모드(SYNC Mode) 신호와 데이터 인에이블(DE Mode) 신호가 동시에 입력되었을 때, 데이터 인에이블(DE Mode) 신호만 우선적으로 선택하여, 액정표시장치 모듈(Module) 내의 인터페이스 집적회로(Interface IC)가 데이터 인에이블(DE Mode)로 동작하게 하므로써, 화면을 안정화시키는 효과를 가진, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로에 관한 것이다.

Description

액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로
제1도는 종래에 사용한 액정표시장치의 모드 자동 검출회로를 나타낸 도면이다.
제2도는 이 발명의 실시예에 따른, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로를 나타낸 블럭도이다.
제3도는 이 발명의 실시예에 따른, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로의 데이터 모드 검출기를 나타낸 회로도이다.
제4도는 제2도와 제3도의 입출력 파형을 나타낸 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 데이터 인에이블 모드 검출기 22 : 멀티플렉서
200 : 카운터부 221,231,241 : 앤드 게이트
210,220,230,240 : 티플립플롭 250 : 디플립플롭
이 발명은 액정표시장치(LCD;Liquid Crystal Display)의 데이터 인에이블 모드(DE Mode) 우선 순위 검출회로(Detect Circuit)에 관한 것으로서, 더욱 상세하게 말하자면, 액정표시장치에 동기 모드(SYNC Mode) 신호와 데이터 인에이블 모드 신호가 동시에 들어 왔을 때 데이터 인에이블 모드 신호가 우선적으로 선택되도록 하는, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로에 관한 것이다.
액정표시장치는 컴퓨터의 그래픽 카드에서 출력되는 신호를 입력으로 받아서, 입력되는 각 모드 신호에 따라, 액정표시장치 모듈(Module) 내의 인터페이스 집적회로(Interface IC)가 타이밍 제어 신호를 만들어 액정표시장치 내의 드라이브 집적회로(Drive IC)를 구동시켜, 액정표시장치의 패널(Panel)에 데이터를 디스플레이한다. 이때 인터페이스 집적회로에 입력되는 신호는 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 데이터 인에이블 신호(DE), 주 클럭 신호(MCLK), 데이터 신호(R, G, B)이다.
그래픽 카드로부터 출력되는 신호중에서 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 주 클럭 신호(MCLK), 데이터 신호(R, G, B)가 출력되는 경우를 동기 모드(SYNC Mode)라고 하고, 데이터 인에이블신호(DE), 주 클럭 신호(MCLK), 데이터 신호(R, G, B)가 출력되는 경우를 데이터 인에이블 모드(DE Mode)라고 하며, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 데이터 인에이블 신호(DE), 주 클럭 신호(MCLK), 데이터 신호(R, G, B)가 출력되는 경우를 동기 데이터 인에이블 모드(SYNC DE Mode)라고 한다.
이하, 첨부된 도면을 참조로 하여 종래의 기술에 대하여 설명한다.
제1도는 종래에 사용한 액정표시장치의 모드 자동 검출회로를 나타낸 도면이다.
제1도에 도시되어 있듯이, 액정표시장치의 모드 자동 검출회로는, 풀-업(Pull-Up) 저항이 연결된 클럭 단자(CLK)에 데이터 인에이블 신호(DE)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제1디-플립플롭(D-FilpFlop)(11)과;
풀-업 저항이 연결된 클럭 단자(CLK)에 수직 동기 신호(VSYNC)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제2디-플립플롭(12)과;
풀-업 저항이 연결된 클럭 단자(CLK)에 수평 동기 신호(HSYNC)가 입력되고, 리셋 단자(R)에 리셋 신호(RESET)가 입력되며, 데이터 단자(D)에 전원전압(Vdd)이 입력되는 제3디-플립플롭(13)과;
상기한 세 디-플립플롭(11, 12, 13)의 출력 단자(Q)로부터 출력을 입력받아, 논리곱하여 출력하는 제1앤드 게이트(AND Gate)(14)와;
상기한 제1디-플립플롭(11)의 반전 출력 단자(QB)의 출력과 상기한 제1앤드 게이트(14)의 출력을 입력으로 받아, 논리합하여 출력하는 오아(OR) 게이트(15)와;
상기한 오아 게이트(15)의 출력과 풀-업 저항이 연결된 제1모드 선택 신호(M_S1)를 입력받아, 논리곱하여 출력(MS1_0)하는 제2앤드 게이트(16)와;
상기한 제1앤드 게이트(14)의 출력과 풀-업 저항이 연결된 제2모드 선택 신호(M_S0)를 입력받아, 논리곱하여 출력(MS0_0)하는 제3앤드 게이트(17)를 포함하여 이루어진다.
또한, 제1모드 선택 신호(M_S1)와 제2모드 선택 신호(M_S0)는 풀-업 저항이 연결되어 있다.
상기한 구성에 의한, 액정표시장치의 모드 자동 검출회로는, 상기한 디-플립플롭(11, 12, 13)에 데이터 인에이블 신호(DE)만 입력되면 데이터 인에이블 모드(DE Mode)로, 상기한 디-플립플롭(11, 12, 13)에 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)만 입력되면 동기 모드(SYNC Mode)로, 상기한 디-플립플롭(11, 12, 13)에 데이터 인에이블 신호(DE)와 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)가 모두 입력되면 동기 데이터 인에이블 모드(SYNC DE Mode)로 각각 자동으로 인식하여, 이에 따른 결과를 다음과 같이 출력한다.
동기 데이터 인에이블 모드(SYNC DE Mode)
: MS1_0 = 하이(High), MS0_0 = 하이(High)
동기 모드(SYNC Mode)
: MS1_0 = 하이(High), MS0_0 = 로우(Low)
데이터 인에이블 모드(DE Mode)
: MS1_0 = 로우(Low), MS0_0 = 로우(Low)
여기에서, 상기한 디-플립플롭(11, 12, 13)의 초기상태는 로우이다.
그러나, 상기한 종래의 기술은, 동기 모드(SYNC Mode)나 데이터 인에이블 모드(DE Mode)가 입력되었을때는 문제가 없지만, 동기 데이터 인에이블 모드(SYNC DE Mode)가 입력되었을 때, 즉, 데이터 인에이블 신호(DE와 수직 동기 신호(VSYNC)와 수평 동기 신호(HSYNC)가 모두 입력되어 동기 데이터 인에이블 모드(SYNC DE Mode)로 동작하도록 출력이 되면, 바이어스(Bias)의 안정화가 되지 않았을 경우, 화면의 수직 변화(Vertical Shift)가 발생하기 쉽다는 문제점이 있다.
따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 동기 모드(SYNC Mode) 신호와 데이터 인에이블 모드(DE Mode) 신호가 동시에 입력되었을 때, 데이터 인에이블 모드(DE Mode)신호만 우선적으로 선택하여, 액정표시장치 모듈(Module) 내의 인터페이스 집적회로(Indterface IC)가 데이터 인에이블 모드(DE Mode)로 동작하게 하기 위한, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 수단으로써, 이 발명의 구성은, 데이터 인에이블 신호를 입력으로 받고, 데이터 인에이블 모드임을 확인하면, 특정 선택 신호를 출력하는 데이터 인에이블 모드 검출기와; 데이터 인에이블 신호와 수평 동기 신호를 입력받고, 상기한 데이터 인에이블 모드 검출기의 선택 신호에 따라, 데이터 인에이블 신호와 수평 동기 신호를 선택하되, 데이터 인에이블 신호에 우선 순위를 두어 출력하는 멀티플랙서를 포함하여 이루어진다.
상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
제2도는 이 발명의 실시예에 따른, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로를 나타낸 블록도이다.
제2도에 도시되어 있듯이, 이 발명의 실시예에 따른, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로는, 초기에는 선택 신호를 로우로 유지하며, 데이터 인에이블(DE) 신호를 입력으로 받고, 데이터 인에이블 모드임을 확인하면, 데이터 인에이블 모드를 선택하기 위해, 선택 신호를 하이로 출력하는 데이터 인에이블 모드 검출기(21)와; 데이터 인에이블(DE) 신호와 수평 동기(HSYNC) 신호를 입력받고, 상기한 데이터 인에이블 모드 검출기(21)의 선택 신호에 따라, 데이터 인에이블(DE) 신호와 수평 동기(HSYNC) 신호를 선택적으로 출력하는 멀티플랙서(22)를 포함하여 이루어진다.
그리고, 데이터 인에이블 모드 검출기(21)는, 데이터 인에이블(DE) 신호를 입력으로 받아, 데이터 인에이블(DE) 신호를 카운트(count)하여 출력하는 카운터부(200)와; 상기한 카운터부(200)의 출력(Q1, Q2, Q3, Q4)을 입력으로 받아, 논리곱하여 출력(Q5)하는 제3 앤드 게이트(AND Gate)(241)와; 데이터 단자(D)가 전원전압(Vdd)에 연결되어 있고, 상기한 제3앤드 게이트(241)의 출력(Q5)을 클럭 단자로 입력받아, 선택 신호(Q6)를 출력하는 디-플립플롭(250)을 포함하여 이루어진다.
또한, 상기한 카운터부(200)는, 티 단자(T)가 전원전압(Vdd)에 연결되어 있고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력(Q1)하는 제1티플립플롭(210)과; 상기한 제1티플립플롭(210)의 출력을 티 단자(T)로 입력받고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력하는 제2티플립플롭(220)과; 상기한 제1티플립플롭(210)의 출력과 상기한 제2티플립플롭(220)의 출력을 입력받아, 논리곱하여 출력(Q2)하는 제1앤드 게이트(221)와; 상기한 제1앤드 게이트(221)의 출력을 티 단자(T)로 입력받고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력하는 제3티플립플롭(230)과; 상기한 제3티플립플롭(230)의 출력과 상기한 제1앤드 게이트(221)의 출력을 입력받아, 논리곱하여 출력(Q3)하는 제2앤드 게이트(231)와; 상기한 제2앤드 게이트(231)의 출력을 티 단자(T)로 입력받고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력(Q4)하는 제4티플립플롭(240)으로 이루어진다.
상기한 구성에 의한, 이 발명의 실시예에 따른 작용은 다음과 같다.
제2도는 이 발명의 실시예에 따른, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로를 나타낸 블럭도이고, 제3도는 이 발명의 실시예에 따른, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로의 데이터 모드 검출기를 나타낸 회로도이고, 제4도는 제2도와 제3도의 입출력 파형을 나타낸 타이밍도이다.
제2도, 제3도, 제4도에 도시되어 있듯이, 회로에 전원이 인가되면, 데이터 인에이블 모드 검출기(21)는, 초기에는 선택 신호를 로우로 유지하여, 멀티플렉서(22)가 수평 동기(HSYNC) 신호를 출력(OUT2)하도록 한다. 또, 데이터 인에이블(DE) 신호가 입력되지 않고 수평 동기(HSYNC) 신호가 입력될때에도 멀티플렉서(22)가 수평 동기(HSYNC) 신호를 출력(OUT2)하도록 한다. 그러나, 데이터 인에이블 모드 검출기(21)는 데이터 인에이블(DE) 신호가 입력되면, 데이터 인에이블 모드 검출기(21) 내의 카운터부(200)에서 일정 수를 카운트하여 데이터 인에이블(DE) 신호가 규칙적으로 들어오는 것으로 확인되면, 멀티플렉서(22)에 하이의 선택 신호(Q6)를 출력하므로써, 멀티플렉서(22)가 데이터 인에이블(DE) 신호를 출력(OUT1)하도록 한다. 즉, 데이터 인에이블(DE) 신호에 우선 순위를 두어, 언제든지 데이터 인에이블(DE) 신호가 입력되고 있는 것이 확인되면, 멀티플렉서(22)는 데이터 인에이블(DE) 신호를 출력(OUT1)한다.
여기에서, 카운터부(200)는 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 카운팅한다.
좀 더 상세하게 설명하면, 제3앤드 게이트(241)는 카운터부(200)의 출력(Q1, Q2, Q3, Q4)을 입력받아, 모두 하이가 될 때, 즉, 데이터 인에이블(DE) 신호가 규칙적으로 16번 입력되었다고 확인될 때 하이 출력을 디플립플롭(250)의 클럭 단자에 전달한다. 이에 따라, 디플립플롭(250)은 멀티플렉서(22)에 하이의 선택 신호를 출력하고, 멀티플렉서(22)는 수평 동기(HSYNC) 신호 대신에 데이터 인에이블(DE) 신호를 출력(OUT1)한다.
한편, 카운터부(200)가 일정 수의 데이터 인에이블(DE) 신호를 세는 것은, 데이터 인에이블(DE) 신호에 노이즈(Noise)에 의한 임펄스(Impulse)가 들어와 회로가 오동작하는 방지하기 위해서이다.
그리고, 이 실시예에서는 4개의 티플립플롭(210, 220, 230, 240)과 두개의 앤드 게이트(221, 231)를 사용하여 16번의 데이터 인에이블(DE) 신호를 확인했는데, 이 수치는 필요에 따라 카운터부를 조절하여 변동될 수 있다. 즉, 데이터 인에이블(DE) 신호가 입력될 때 카운터부(200)의 카운트 수를 증가 또는 감소시켜 사용자가 원하는 시간에 동기시킬 수 있다.
이상에서와 같이 이 발명의 실시예에서, 동기 모드(SYNC Mode) 신호와 데이터 인에이블 모드(DE Mode) 신호가 동시에 입력되었을 때, 데이터 인에이블 모드(DE Mode) 신호만 우선적으로 선택하여, 액정표시장치 모듈(Module) 내의 인터페이스 집적회로(Interface IC)가 데이터 인에이블 모드(DE Mode)로 동작하게 하므로써, 화면을 안정화시키는 효과를 가진, 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로를 제공할 수 있다.
이 발명의 이러한 효과는 액정표시장치 분야에 이용될 수 있다.

Claims (4)

  1. 데이터 인에이블 신호를 입력으로 받고, 데이터 인에이블 모드임을 확인하면, 특정 선택 신호를 출력하는 데이터 인에이블 모드 검출기와; 데이터 인에이블 신호와 수평 동기 신호를 입력받고, 상기한 데이터 인에이블 모드 검출기의 선택 신호에 따라, 데이터 인에이블 신호와 수평 동기 신호를 선택하되, 데이터 인에이블 신호에 우선 순위를 두어 출력하는 멀티플렉서를 포함하며, 상기한 데이터 인에이블 모드 검출기(21)는, 데이터 인에이블(DE) 신호를 입력으로 받아, 데이터 인에이블(DE) 신호를 카운트(count)하여 출력하는 카운터부(200)와; 상기한 카운터부(200)의 출력을 입력으로 받아, 논리곱하여 출력하는 제1앤드 게이트(AND Gate)(241)와; 데이터 단자(D)가 전원전압(Vdd)에 연결되어 있고, 상기한 제1앤드 게이트(241)의 출력을 클럭 단자로 입력받아, 선택 신호를 출력하는 디플립플롭(250)을 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로.
  2. 제1항에 있어서, 상기한 카운터부(200)는, 티 단자(T)가 전원전압(Vdd)에 연결되어 있고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력(Q1)하는 제1티플립플롭(210)과; 상기한 제1티플립플롭(210)의 출력을 티 단자(T)로 입력받고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력하는 제2티플립플롭(220)과; 상기한 제1티플립플롭(210)의 출력과 상기한 제2티플립플롭(220)의 출력을 입력받아, 논리곱하여 출력(Q2)하는 제2앤드 게이트(221)와; 상기한 제1앤드 게이트(221)의 출력을 티 단자(T)로 입력받고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력하는 제3티플립플롭(230)과; 상기한 제3티플립플롭(230)의 출력과 상기한 제2앤드 게이트(221)의 출력을 입력받아, 논리곱하여 출력(Q3)하는 제3앤드 게이트(231)와; 상기한 제2앤드 게이트(231)의 출력을 티 단자(T)로 입력받고, 데이터 인에이블(DE) 신호를 클럭 단자로 입력받아 출력(Q4)하는 제4티플립플롭(240)으로 이루어지는 것을 특징으로 하는 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로.
  3. 제1항에 있어서, 상기한 특정 선택 신호는, 데이터 인에이블(DE) 신호를 우선 선택하기 위한 하이 신호인 것을 특징으로 하는 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로.
  4. 제3항에 있어서, 상기한 카운터부(200)는, 일정 수의 데이터 인에이블(DE) 신호를 카운트하여 데이터 인에이블(DE) 신호임을 확인하므로써, 데이터 인에이블(DE) 신호에 노이즈에 의한 임펄스가 들어와 회로가 오동작하는 방지하는 것을 특징으로 하는 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로.
KR1019950044302A 1995-11-28 1995-11-28 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 KR0158645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044302A KR0158645B1 (ko) 1995-11-28 1995-11-28 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044302A KR0158645B1 (ko) 1995-11-28 1995-11-28 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로

Publications (2)

Publication Number Publication Date
KR970029279A KR970029279A (ko) 1997-06-26
KR0158645B1 true KR0158645B1 (ko) 1999-03-20

Family

ID=19436091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044302A KR0158645B1 (ko) 1995-11-28 1995-11-28 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로

Country Status (1)

Country Link
KR (1) KR0158645B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160047678A (ko) * 2014-10-22 2016-05-03 엘지디스플레이 주식회사 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
US10114236B2 (en) 2016-08-11 2018-10-30 Samsung Display Co., Ltd. Display device and driving method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577776B1 (ko) * 1998-09-29 2006-09-18 비오이 하이디스 테크놀로지 주식회사 액정 표시 소자
JP2006171125A (ja) * 2004-12-13 2006-06-29 Nec Lcd Technologies Ltd 表示装置及び自動同期判定回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160047678A (ko) * 2014-10-22 2016-05-03 엘지디스플레이 주식회사 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
US10114236B2 (en) 2016-08-11 2018-10-30 Samsung Display Co., Ltd. Display device and driving method thereof
US10386658B2 (en) 2016-08-11 2019-08-20 Samsung Display Co., Ltd. Display device and driving method thereof
US10802299B2 (en) 2016-08-11 2020-10-13 Samsung Display Co., Ltd. Display devices corresponding to the shape of a non-square or non-rectangular effective display area and a driving method thereof

Also Published As

Publication number Publication date
KR970029279A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR970003439B1 (ko) 모니터의 전원 제어회로
US5781185A (en) Display device capable of mode detection and automatic centering
KR20080049397A (ko) 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
KR970005937B1 (ko) 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
KR20030066362A (ko) 액정 표시 장치
US7992063B2 (en) Control circuit for releasing residual charges
US6653867B1 (en) Apparatus and method for providing a smooth transition between two clock signals
KR0158645B1 (ko) 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로
US6362805B1 (en) Mode detection circuit of liquid crystal display
US4562402A (en) Method and apparatus for generating phase locked digital clock signals
KR0158646B1 (ko) 액정표시장치의 모드 자동 검출회로
KR0155915B1 (ko) 액정표시장치의 제어신호 발생회로
JPS63224480A (ja) 同期信号発生装置
JP2002162928A (ja) 走査回路
KR100201291B1 (ko) 액정표시장치 구동을 위한 수평라인클럭 및 수평시작신호 발생회로
KR100206583B1 (ko) 액정 표시 장치용 동기신호의 극성 감지회로
KR100446389B1 (ko) 액정표시소자의모드자동검출회로
KR100262413B1 (ko) 액정표시소자의 자동 모드 검출 회로
KR100365406B1 (ko) 액정 디스플레이 컨트롤러의 자동 리셋 회로
KR100429394B1 (ko) 액정표시소자의 자동 모드 검출 회로
KR100599951B1 (ko) 액정 표시 장치의 자주모드회로
KR910007193Y1 (ko) 자화면의 디스플레이 스타트 포인트 가변회로
JPH01243783A (ja) 入力データ同期を備えたデジタルチップ
KR100200345B1 (ko) 수직 동기 신호의 극성 판별 및 정극성 신호 발생 장치
JPH0370314A (ja) クロック断検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee