JP2006171125A

JP2006171125A - 表示装置及び自動同期判定回路

Info

Publication number: JP2006171125A
Application number: JP2004360601A
Authority: JP
Inventors: Hiroshi Takeda; 広武田; Yoji Hirano; 要二平野
Original assignee: NEC LCD Technologies Ltd
Current assignee: Tianma Japan Ltd
Priority date: 2004-12-13
Filing date: 2004-12-13
Publication date: 2006-06-29
Also published as: KR100772268B1; US20060125747A1; KR20060066651A; CN100433124C; TWI270034B; TW200620203A; CN1790476A

Abstract

【課題】液晶表示装置等において、入力同期信号の組み合わせがどんな場合でも、正しく表示動作の基準となる同期信号を判定する機能を、小さい回路規模で実現する。
【解決手段】液晶表示装置に、ＤＥカウンタ１０、判定器２０から構成される自動同期判定回路を備える。ＤＥカウンタ１０は、１以上の所定数ｎのデータイネーブル（ＤＥ）信号をカウントすると、ＤＣ−ＲＣ信号をハイ（Ｈ）にしてストップする。判定器２０は、電源投入時にＨとし、ＤＥカウンタ１０から出力されるＤＣ−ＲＣ信号の立ち上がりでロー（Ｌ）とし、変化がなければＨのままとする判定信号ＤＥＳを生成する。これにより、判定信号ＤＥＳがＨなら垂直同期（ＶＳＣ）信号、水平同期（ＨＳＣ）信号を基準信号とする「固定モード」と、ＬならＤＥ信号を基準信号とする「ＤＥモード」と判定する。
【選択図】図１

Description

この発明は、液晶表示装置等の表示装置及びその表示装置に用いる自動同期判定回路に係り、詳しくは、入力される同期信号の組み合わせがどのような場合においても、正しく表示動作の基準となる同期信号を判定する機能を、小さい回路規模で実現する表示装置及び自動同期判定回路に関する。

液晶表示パネルを用いた液晶表示装置が、テレビ受像機やパソコン、携帯情報端末、携帯電話端末、ゲーム機等の表示手段として、幅広く使用されている。従来の一般的な液晶表示装置の構成を、図９に示す。液晶表示装置は、表示データとして入力された映像や情報を表示する液晶表示パネル１と、この液晶表示パネル１を駆動するソース・ドライバ（液晶表示パネルの構成によっては、ドレイン・ドライバの場合もある）２及びゲート・ドライバ３と、これらの各ドライバを制御する表示制御部４とを具備する。表示制御部４に対して、パソコン等の外部回路（図示せず）から供給される信号には、垂直同期（ＶＳＣ）信号、水平同期（ＨＳＣ）信号、データイネーブル（ＤＥ）信号、ドットクロック（ＤＣＬＫ）信号及びデータ信号等がある。表示制御部４は、これらの外部信号を元に、データ信号の取り込みを行い、ソース・ドライバ２及びゲート・ドライバ３の各ドライバを制御する制御信号を生成して出力し、液晶表示パネル１に表示データを表示する。

表示制御部４からソース・ドライバ２へは、駆動するライン毎に該当するソース・データを出力する。通常、このソース・データは、シリアル形式でＤＥ信号に同期させてＤＣＬＫ信号により取り込んだデータ信号が、同様にシリアル形式で出力される。表示パネル１の駆動方式によっては、入力表示データの並べ替えが必要な場合がある。この場合には、入力表示データを、一旦、メモリ部に記憶して並べ替えた後に、表示制御部４に入力する。このデータの並べ替えは、表示制御部４内で行われる場合もある。また、現在の液晶表示パネルでは、駆動電圧に極性制御が必要であるため、電圧極性制御信号（ＰＣ）を、駆動ラインに合わせてソース・ドライバ２へ出力している。

表示制御部４からゲート・ドライバ３へは、フレームの先頭にスタートパルス（ＶＳＰ）を出力するとともに、連続するシフトクロック（ＶＣＫ）を出力する。このＶＣＫによってＶＳＰをシフトさせ、駆動するライン（０１，０２，０３…）にソース・データが出力されるように制御する。その際、駆動ラインのシフト中にソース・データが出力されないようにマスクを行い、シフトが終了して所定のラインを駆動する際にソース・データを出力させるために、出力イネーブル信号（ＶＯＥ）を出力する。

以上のように、データ信号の取り込みや、各ドライバへの制御信号の作成等は、表示制御部４のタイミングコントロール機能により、外部から入力されるＶＳＣ信号、ＨＳＣ信号を基準信号として、タイミングが制御されて行われる。ところが、ＤＥ信号を使用すれば、ＶＳＣ信号、ＨＳＣ信号は必要ないと考える技術が提案され、ＶＳＣ信号、ＨＳＣ信号を使用せずに、ＤＥ信号を基準信号として表示制御するケースも出てきた。即ち、垂直ブランキング期間は、水平ブランキング期間に比べて非常に長いので、ＤＥ信号のロー（Ｌ）期間をモニタし、この期間がある時間より長い場合は、垂直同期と判断できるからである。この後、ＤＥ信号のハイ（Ｈ）期間への立ち上がりから１ライン目のデータを取り込む仕様にしておけば、ＶＳＣ信号、ＨＳＣ信号を入力する必要は無くなる。

ここで、液晶表示装置のインターフェイスに汎用性を持たせる観点からは、どのような同期信号が入力された場合でも、同じ表示制御部で対応できるのが望ましい。そこで、液晶表示装置の表示制御部に、ＶＳＣ信号、ＨＳＣ信号とＤＥ信号のどちらの入力同期信号を基準として液晶表示パネルに表示データを表示させるかを、自動的に判別する機能を持たせる技術が、例えば、特許文献１で提案されている。この従来の技術では、ＶＳＣ信号、ＨＳＣ信号が入力された場合では、たとえＤＥ信号が入力されていても、同期検出をＶＳＣ信号、ＨＳＣ信号から行う構成となっている。また、この従来の技術では、ＶＳＣ信号、ＨＳＣ信号、ＤＥ信号が入力されているかどうかを判定する方法として、ＶＳＣ信号のＨ期間及びＬ期間におけるＤＣＬＫ信号の所定数をカウントし、この期間が予め定められたカウント数より大きい場合は、同期信号が入力されないと判断する。同様に、ＨＳＣ信号、ＤＥ信号のＨ期間及びＬ期間が一定期間より大きい場合は、ＨＳＣ信号、ＤＥ信号は入力されないと判断する方法を採用している。

なお、液晶表示装置のインターフェイスに汎用性を持たせる従来の技術としては、ＤＥ信号が示す有効データ区間ではない区間であって、ＤＥ信号が示す有効データ区間内のＤＣＬＫ信号をカウントしてデータ信号の解像度を判定し、使用している液晶表示パネルに適した解像度に変換するもの（特許文献２参照）や、ＨＳＣ信号が示す同期区間内のＤＣＬＫ信号の有無を判別して両者の場合に対応するもの（特許文献３参照）等がある。
特開平１０−１４８８１２号公報特開２００１−１４２４５２号公報特開２００１−２８２１９１号公報

しかしながら、上記従来の技術には、以下のような問題点があった。まず第１に、ＶＳＣ信号、ＨＳＣ信号が入力された場合、たとえＤＥ信号が入力されていても、同期検出をＶＳＣ信号、ＨＳＣ信号から行う構成となっているため、ＤＥ信号が入力され、且つ、ＶＳＣ信号、ＨＳＣ信号のどちらか一方の信号しか入力されない場合では、同期検出に失敗するという問題である。

また第２に、ＶＳＣ信号、ＨＳＣ信号、ＤＥ信号が入力されているかどうかを判定する方法として、これらのＶＳＣ信号、ＨＳＣ信号、ＤＥ信号のＨ期間及びＬ期間におけるＤＣＬＫ信号のドットクロック数をカウントし、この期間が予め定められたカウント数より大きい場合は、これらのＶＳＣ信号、ＨＳＣ信号、ＤＥ信号が入力されないと判断する方法では、ＶＳＣ信号が入力されているかの判定のためには、１フレーム分に相当する全画素分の膨大なドットクロックをカウントする回路規模の大きいＶＳＣ信号用のカウンタに加えて、ＨＳＣ信号用のカウンタと、ＤＥ信号用のカウンタが必要となり、回路規模が大きくなるという問題である。

この発明は、上述の事情に鑑みてなされたものであって、この発明の目的は、上記従来の技術で問題となっている点、即ち、入力される同期信号がＶＳＣ信号、ＤＥ信号のみ（ＨＳＣ信号が入力されない）の場合、或いは、入力される同期信号がＨＳＣ信号、ＤＥ信号のみ（ＶＳＣ信号が入力されない）の場合を含む、入力される同期信号の組み合わせが、どのような場合においても、正しく基準となる同期信号を判定する機能を、小さい回路規模で実現する表示装置及び自動同期判定回路を提供することにある。

上述の課題を解決するため、請求項１記載の発明は、表示装置に係り、同期信号として、垂直同期信号、水平同期信号が入力、データイネーブル信号が未入力の状態では、垂直同期信号、水平同期信号を表示動作の基準信号と判定し、同期信号として、データイネーブル信号が入力、垂直同期信号、水平同期信号の一方又は双方が入力若しくは未入力の状態では、データイネーブル信号を表示動作の基準信号と判定する判定信号を出力する自動同期判定回路を有することを特徴としている。

また、請求項２記載の発明は、請求項１記載の表示装置に係り、前記自動同期判定回路が、データイネーブル信号のカウント結果に基づいて、１以上の所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力するものであることを特徴としている。

また、請求項３記載の発明は、請求項２記載の表示装置に係り、前記自動同期判定回路が、１以上の所定数のデータイネーブル信号をカウントして停止するカウンタと、前記カウンタが前記所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記カウンタが前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力する判定手段とを、有することを特徴としている。

また、上述の課題を解決するため、請求項４記載の発明は、自動同期判定回路に係り、同期信号として、垂直同期信号、水平同期信号が入力、データイネーブル信号が未入力の状態では、垂直同期信号、水平同期信号を表示動作の基準信号と判定し、同期信号として、データイネーブル信号が入力、垂直同期信号、水平同期信号の一方又は双方が入力若しくは未入力の状態では、データイネーブル信号を表示動作の基準信号と判定する判定信号を出力するものであることを特徴としている。

また、請求項５記載の発明は、請求項４記載の自動同期判定回路に係り、前記データイネーブル信号のカウント結果に基づいて、１以上の所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力するものであることを特徴としている。

また、請求項６記載の発明は、請求項５記載の自動同期判定回路に係り、前記１以上の所定数のデータイネーブル信号をカウントして停止するカウンタと、前記カウンタが前記所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記カウンタが前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力する判定手段とを、有することを特徴としている。

以上で説明したこの発明の構成による第１の効果としては、１以上のＤＥ信号をカウントすることによりＤＥ信号の有無を判定して、ＶＳＣ信号、ＨＳＣ信号を基準信号とする「固定モード」か、ＤＥ信号を基準信号とする「ＤＥモード」かを判定するようにしたので、ＶＳＣ信号、ＨＳＣ信号、ＤＥ信号の入力／未入力の全ての組み合わせにおいて、正しく、「固定モード」か、「ＤＥモード」かを判定することができることである。

また、この発明の構成による第２の効果としては、１以上のＤＥ信号をカウントするカウンタを用いてＤＥ信号の有無を判定し、「固定モード」か、「ＤＥモード」かを判定するようにしたので、１フレームの膨大なドットクロックをカウントする回路規模の大きいカウンタを含む複数のカウンタを用いてモード判定を行う従来の技術に比較して、回路を簡単化できるとともに、回路規模を格段に小さくできることである。

この発明は、入力される同期信号の組み合わせがどのような場合においても、正しく表示動作の基準となる同期信号を判定するという機能を、小さい回路規模で実現する表示装置及び自動同期判定回路を提供するという目的を、１以上のＤＥ信号をカウントすることにより、ＤＥ信号の有無を判定して行うことで実現した。この発明は、ＶＳＣ信号、ＨＳＣ信号とＤＥ信号のどちらの入力同期信号を基準に液晶表示装置に表示データを表示させるかを自動的に正しく判別する機能を、簡単な回路で、且つ小さい回路規模で実現することを特徴としている。この発明では、ＶＳＣ信号、ＨＳＣ信号を基準信号として、液晶表示装置に表示データを表示させる駆動方法を「固定モード」と呼称し、ＤＥ信号を基準信号として、液晶表示装置に表示データを表示させる駆動方法を「ＤＥモード」と呼称する。
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。

まず、この発明の実施例を説明する。図１は、この実施例である液晶表示装置に用いる自動同期判定回路の電気的構成を示す回路構成図である。この自動同期判定回路は、ＤＥカウンタ１０、ＡＮＤ回路１１、判定器２０から構成されている。ＤＥカウンタ１０は、データイネーブル（ＤＥ）信号をカウントするためのカウンタである。判定器２０は、ＤＥカウンタ１０のカウント値により判定信号ＤＥＳを生成するものである。この判定信号ＤＥＳにより、「固定モード」か、「ＤＥモード」かの判別を行う。ＡＮＤ回路１１は、ＤＥカウンタ１０、判定器２０のリセット信号を出力するものである。

ＤＥカウンタ１０のリセット端子には、ＡＮＤ回路１１の出力がリセット信号として入力され、そのカウント入力端子には、カウント信号としてＤＥ信号が入力されている。ＤＥカウンタ１０は、ＡＮＤ回路１１からのリセット信号の立ち上がりでリセットされる。このＡＮＤ回路１１の入力側には、ＰＯＣ信号、ＲＥＳＥＴ信号が入力されており、ＤＥカウンタ１０は、ＰＯＣ信号、又はＲＥＳＥＴ信号の立ち上がりでリセットされることになる。なお、ＰＯＣ信号は電源投入時に１度だけ入力されるリセット信号である。また、ＲＥＳＥＴ信号は、任意に入力されるリセット信号である。一方、ＤＥカウンタ１０は、ＤＥ信号の入力によりカウントアップをスタートし、ｎまでカウントアップしたときにストップし、ＤＥカウンタ１０のカウント値がｎとなったとき“Ｈ”となるＤＣ−ＲＣ信号を生成する。ここで、ｎは１以上の整数値である。

判定器２０は、フリップフロップ等で構成される。この判定器２０のリセット端子には、前述のＡＮＤ回路１１の出力がリセット信号として入力され、そのセット端子には、ＤＥカウンタ１０からのＤＣ−ＲＣ信号が入力され、判定信号であるＤＥＳ信号を生成する。これにより、判定器２０のＤＥＳ信号は、ＰＯＣ信号又はＲＥＳＥＴ信号の立ち上がり時に“Ｈ”にセットされ、ＤＣ−ＲＣ信号の立ち上がり時に“Ｌ”にセットされる。このＤＥＳ信号により、「固定モード」か、「ＤＥモード」かを自動的に判別する。即ち、ＤＥＳ信号が“Ｈ”であれば、「固定モード」と判定し、“Ｌ”であれば、「ＤＥモード」と判定する。「固定モード」と判定された場合には、表示制御部等（図示せず）は、ＶＳＣ信号、ＨＳＣ信号を基準信号として、液晶表示パネル（図示せず）に表示データを表示させる駆動を行い、「ＤＥモード」と判定された場合には、ＤＥ信号を基準信号として、液晶表示パネルに表示データを表示させる駆動を行う。

続いて、この実施例の同期判定の動作例について説明する。図２乃至図８に、この実施例による同期判定の動作例のタイミングチャートを示す。図２乃至図６は、電源投入時から同期信号の入力／未入力の組み合わせが確定している場合の同期判定の動作例（第１例〜第５例）を示し、図７乃至図８は、同期信号の入力／未入力の組み合わせが、動作の途中で変更された場合の同期判定の動作例（第６例、第７例）を示している。

まず、ＶＳＣ信号、ＨＳＣ信号が入力、ＤＥ信号が未入力状態（論理不定状態）における同期判定動作（第１例）について、図２のタイミングチャートを用いて説明する。電源が投入されるとＰＯＣ信号により、ＤＥカウンタ１０はリセットされ、ＤＥＳ信号は“Ｈ”にセットされる。ＤＥカウンタ１０は、ＤＥ信号が未入力なので、カウントアップはせず、カウント値は“０”のままである。よって、ＤＣ−ＲＣ信号は“Ｌ”のままである。このＤＣ−ＲＣ信号“Ｌ”のままであることから、判定器２０の出力信号である判定信号ＤＥＳは“Ｈ”のまま変化することが無いため、判定器２０は「固定モード」と判定する。

次に、ＶＳＣ信号、ＨＳＣ信号が未入力（論理不定状態）、ＤＥ信号が入力状態における同期判定動作（第２例）について、図３のタイミングチャートを用いて説明する。電源が投入されるとＰＯＣ信号により、ＤＥカウンタ１０はリセットされ、ＤＥＳ信号は“Ｈ”にセットされる。ＤＥカウンタ１０は、ＤＥ信号の入力によりカウントアップをスタートし、ＤＥカウンタ１０のカウント値がｎとなったとき“Ｈ”となるＤＣ−ＲＣ信号を生成してストップする。判定器２０は、ＤＣ−ＲＣ信号の立ち上がり時にＤＥＳ信号を“Ｌ”にセットし、「ＤＥモード」と判定する。

次に、ＶＳＣ信号、ＨＳＣ信号が入力、ＤＥ信号が入力状態における同期判定動作（第３例）について、図４のタイミングチャートを用いて説明する。電源が投入されるとＰＯＣ信号により、ＤＥカウンタ１０はリセットされ、ＤＥＳ信号は“Ｈ”にセットされる。ＤＥカウンタ１０は、ＤＥ信号の入力によりカウントアップをスタートし、ＤＥカウンタ１０のカウント値がｎとなったとき“Ｈ”となるＤＣ−ＲＣ信号を生成してストップする。判定器２０は、ＤＣ−ＲＣ信号の立ち上がり時にＤＥＳ信号を“Ｌ”にセットし、「ＤＥモード」と判定する。

次に、ＶＳＣ信号が未入力（論理不定状態）、ＨＳＣ信号が入力、ＤＥ信号が入力状態における同期判定動作（第４例）について、図５のタイミングチャートを用いて説明する。電源が投入されるとＰＯＣ信号により、ＤＥカウンタ１０はリセットされ、ＤＥＳ信号は“Ｈ”にセットされる。ＤＥカウンタ１０は、ＤＥ信号の入力によりカウントアップをスタートし、ＤＥカウンタ１０のカウント値がｎとなったとき“Ｈ”となるＤＣ−ＲＣ信号を生成してストップする。判定器２０は、ＤＣ−ＲＣ信号の立ち上がり時にＤＥＳ信号を“Ｌ”にセットし、「ＤＥモード」と判定する。

次に、ＶＳＣ信号入力、ＨＳＣ信号が未入力（論理不定状態）、ＤＥ信号が入力状態における同期判定動作（第５例）について、図６のタイミングチャートを用いて説明する。電源が投入されるとＰＯＣ信号により、ＤＥカウンタ１０はリセットされ、ＤＥＳ信号は“Ｈ”にセットされる。ＤＥカウンタ１０は、ＤＥ信号の入力によりカウントアップをスタートし、ＤＥカウンタ１０のカウント値がｎとなったとき“Ｈ”となるＤＣ−ＲＣ信号を生成してストップする。判定器２０は、ＤＣ−ＲＣ信号の立ち上がり時にＤＥＳ信号を“Ｌ”にセットし、「ＤＥモード」と判定する。

次に、ＶＳＣ信号、ＨＳＣ信号が入力、ＤＥ信号が未入力状態から、ＶＳＣ信号、ＨＳＣ信号が未入力、ＤＥ信号が入力状態に入力同期信号が変更された場合の同期判定動作（第６例）について、図７のタイミングチャートを用いて説明する。ＶＳＣ信号、ＨＳＣ信号が入力、ＤＥ信号が未入力状態の時は、図２により説明したように、「固定モード」と判定されている。この状態から、ＶＳＣ信号、ＨＳＣ信号が未入力、ＤＥ信号が入力状態に入力同期信号が変更された場合、ＤＥカウンタ１０は、ＤＥ信号の入力によりカウントアップをスタートし、ＤＥカウンタ１０のカウント値がｎとなったとき“Ｈ”となるＤＣ−ＲＣ信号を生成してストップする。判定器２０は、ＤＣ−ＲＣ信号の立ち上がり時にＤＥＳ信号を“Ｌ”にセットし、「ＤＥモード」と判定する。

最後に、ＶＳＣ信号、ＨＳＣ信号が未入力、ＤＥ信号が入力状態から、ＶＳＣ信号、ＨＳＣ信号が入力、ＤＥ信号が未入力状態に入力同期信号が変更された場合の同期判定動作（第７例）について、図８のタイミングチャートを用いて説明する。ＶＳＣ信号、ＨＳＣ信号が未入力、ＤＥ信号が入力状態の時は、図３により説明したように、「ＤＥモード」と判定されている。この状態から、ＶＳＣ信号、ＨＳＣ信号が入力、ＤＥ信号が未入力状態に入力同期信号が変更された場合は、ＲＥＳＥＴ信号によりＤＥカウンタ１０、判定器２０の初期化を行う。ＤＥカウンタ１０は、ＤＥ信号が未入力なので、カウントアップはせず、カウント値は“０”のままである。よって、ＤＣ−ＲＣ信号は“Ｌ”のままである。このＤＣ−ＲＣ信号“Ｌ”のままであることから、判定器２０から出力される判定信号ＤＥＳは“Ｈ”まま変化することが無いため、「固定モード」と判定される。

なお、このような同期同期モードの変更の例は少ないと想定されるが、例えば、１台の液晶表示装置に対して、同期モードの異なる複数のパソコン等の外部回路の表示を切り替える場合等が考えられる。この場合、上記ＲＥＳＥＴ信号は、この表示の切り替えを行う手段において、切り替えを行う際に容易に作成することができるので、変更される同期信号とともに外部から入力すれば良い。

以上のように、ＶＳＣ信号、ＨＳＣ信号、及びＤＥ信号の入力／未入力の全ての組み合わせにおいて、正しく「固定モード」か「ＤＥモード」かを判定することができる。また、ＤＥ信号の１以上をカウントする１個のカウンタを用いて、「固定モード」か「ＤＥモード」かを判定するので、１フレームの膨大なドットクロックをカウントする回路規模の大きいカウンタを含む複数のカウンタを用いてモード判定を行う従来の技術に比較して、簡単な回路構成にすることができるとともに、回路規模を格段に小さくすることができる。

以上、この発明の実施例を図面により詳述してきたが、具体的な構成は、この実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上述の実施例では、液晶表示装置に適用した場合について説明したが、ＣＲＴ表示装置や、有機ＥＬ表示装置、プラズマ表示装置等の表示装置にも同様に適用することが可能である。また、図８のタイミングチャートを用いた説明は、図３により説明した「ＤＥモード」から、「固定モード」に変更する例であるが、図４乃至図６により説明した「ＤＥモード」から、「固定モード」に変更する場合も、同様に同期判定動作を行うことができる。

この発明は、液晶表示装置に限らず、ＣＲＴ表示装置や、有機ＥＬ表示装置、プラズマ表示装置等の表示装置に幅広く適用可能である。

この発明の実施例である液晶表示装置に用いる自動同期判定回路の電気的構成を示す回路構成図である。同自動同期判定回路における同期判定動作の第１例を示すタイミングチャートである。同自動同期判定回路における同期判定動作の第２例を示すタイミングチャートである。同自動同期判定回路における同期判定動作の第３例を示すタイミングチャートである。同自動同期判定回路における同期判定動作の第４例を示すタイミングチャートである。同自動同期判定回路における同期判定動作の第５例を示すタイミングチャートである。同自動同期判定回路における同期判定動作の第６例を示すタイミングチャートである。同自動同期判定回路における同期判定動作の第７例を示すタイミングチャートである。従来の液晶表示装置の電気的構成の一例を示すブロック図である。

符号の説明

１０ＤＥカウンタ（カウンタ）
２０判定器（判定手段）

Claims

同期信号として、垂直同期信号、水平同期信号が入力、データイネーブル信号が未入力の状態では、垂直同期信号、水平同期信号を表示動作の基準信号と判定し、同期信号として、データイネーブル信号が入力、垂直同期信号、水平同期信号の一方又は双方が入力若しくは未入力の状態では、データイネーブル信号を表示動作の基準信号と判定する判定信号を出力する自動同期判定回路を有することを特徴とする表示装置。
前記自動同期判定回路が、データイネーブル信号のカウント結果に基づいて、１以上の所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力するものであることを特徴とする請求項１記載の表示装置。
前記自動同期判定回路が、１以上の所定数のデータイネーブル信号をカウントして停止するカウンタと、前記カウンタが前記所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記カウンタが前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力する判定手段とを、有することを特徴とする請求項２記載の表示装置。
同期信号として、垂直同期信号、水平同期信号が入力、データイネーブル信号が未入力の状態では、垂直同期信号、水平同期信号を表示動作の基準信号と判定し、同期信号として、データイネーブル信号が入力、垂直同期信号、水平同期信号の一方又は双方が入力若しくは未入力の状態では、データイネーブル信号を表示動作の基準信号と判定する判定信号を出力するものであることを特徴とする自動同期判定回路。
前記データイネーブル信号のカウント結果に基づいて、１以上の所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力するものであることを特徴とする請求項４記載の自動同期判定回路。
前記１以上の所定数のデータイネーブル信号をカウントして停止するカウンタと、前記カウンタが前記所定数をカウントした場合には、データイネーブル信号を表示動作の基準信号と判定し、前記カウンタが前記所定数をカウントしていない状態の場合には、垂直同期信号、水平同期信号を表示動作の基準信号と判定する判定信号を出力する判定手段とを、有することを特徴とする請求項５記載の自動同期判定回路。