KR930020279A - 클럭 동기형 반도체 기억장치 및 그 액세스 방법 - Google Patents

클럭 동기형 반도체 기억장치 및 그 액세스 방법 Download PDF

Info

Publication number
KR930020279A
KR930020279A KR1019930004252A KR930004252A KR930020279A KR 930020279 A KR930020279 A KR 930020279A KR 1019930004252 A KR1019930004252 A KR 1019930004252A KR 930004252 A KR930004252 A KR 930004252A KR 930020279 A KR930020279 A KR 930020279A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
clock
memory device
control
start address
Prior art date
Application number
KR1019930004252A
Other languages
English (en)
Other versions
KR960009248B1 (en
Inventor
하루키 토다
히토시 쿠야마
Original Assignee
사또오 후미오
가부시기 가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기 가이샤 도시바 filed Critical 사또오 후미오
Publication of KR930020279A publication Critical patent/KR930020279A/ko
Application granted granted Critical
Publication of KR960009248B1 publication Critical patent/KR960009248B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

정확히 어드레스 설정을 할 수 있는 클럭 동기형 반도체 장치 및 그 액세스 방법을 제공한다.
메모리셀군과 외부로부터 연속적으로 공급되는 기본 클럭 신호의 시이클수를 실질적으로 카운트하는 계수부와 기본 클럭 신호 이외의 외부로부터 공급되는 적어도 1종류 이상의 제어신호를 입력하여, 그 제어신호의 레벨이 소정의 레벨 상태가 되고, 또한 기본 클럭 신호에 동기해서 메모리셀군에 대한 데이타 출력을 위한 개시 어드레스설정을 실시하는 제어부와 제어부에 의하여 설정되는 어드레스에 대한 데이타 출력동작을 실행하는 데이타 입출력부를 구비하고 데이타 입출력부에 의한 메모리셀군에 대한 데이타 출력은 제어부에 의하여 개시 어드레스가 설정된 후부터 계수부에 의하여 기본 클럭 신호를 소정수 카운트한 후에 개시되는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.

Description

클럭 동기형 빈도체 기억장치 및 그 액세스 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예인 액세스 방법에 관한 클럭 동기형 반도체 장치의 어드레스 취입 비동기형의 클럭 동기 방식의 외부 신호 파형도.
제3도는 정상 DRAM모드와 본제안의 클럭 동기 모드를 전환하기 위한 외부 신호파형의 예시도.
제4도는 정상DRAM 모드와 종래의 클럭 동기 모드를 전환하기 위한 외부 신호 파형의 예시도.

Claims (18)

  1. 외부러부터 연속적으로 공급되는 클럭신호에 동기하여 데이타 액세스를 실시하는 클럭 동기형 반도체 기억 장치의 액세스 방법에 있어서, 상기 반도체 기억장치에 대한 데이타 액세스를 위한 개시 어드레스의 설정은 상기 반도체 기억장치에 공급되는 상기 클럭 신호 이외의 적어도 1종류 이상으로 구성되는 제어신호의 레벨이 소정레벨로 유지되는 상기 클럭 신호의 사이클에 의하여 설정되고, 상기 설정된 개시 어드레스로 부터의 데이타 출력은 상기 개시 어드레스가 설정 된 후부터 카운트해서 상기 클럭 신호의 특정번째의 사이클로부터 개시되는 것을 특징으로 하는 클럭 동기형 반도체 기억장치의 액세스 방법.
  2. 외부로부터 연속적으로 공급되는 클럭 신호에 동기하여 데이타 액세스를 실행하는 클럭 동기형 반도체 기억장치의 액세스 방법이 있어서, 상기 반도체 기억장치에 대한 데이타 액세스를 위한 개시 어드레스의 설정은 상기 반도체 기억장치에 공급되는 상기 클럭 신호 이외의 적어도 1종류 이상으로 구성되는 제1제어신호의 레벨이 소정레벨로 유지되는 상태에 의하여 설정되고, 상기 설정된 개시 어드레스로 부터의 데이타 출력은 상기 반도체 기억장치에 공급되는 제2제어신호가 소정 레벨로 유지된 후부터 카운트해서 상기 클럭신호의 특정번째의 사이클로부터 개시되는 것을 특징으로 하는 클럭 동기형 반도체 기억장치의 액세스 방법.
  3. 외부로부터 연속적으로 공급되는 클럭 신호에 동기하여 데이타 액세스가 가능한 클럭 동기형 반도체 기억장치의 엑세스 방법이 있어서, 상기 반도체 기억장치에 대한 데이타 엑세스를 위한 개시 어드레스의 설정은 상기 반도체 기억장치에 공급되는 상기 클럭 신호 이외의 적어도 1종류 이상으로 구성되는 제1제어신호의 레벨이 소정 레벨로 유지되는 상태에 의하여 설정되고, 상기 설정된 개시 어드레스로부터의 데이타 출력은 상기 제1제어신호에 의하여 상기 데이타 액세스를 위한 개시 어드레스가 설정되기 이전에 상기 반도체 기억장치에 공급되는 외부로부터의 제어에 의하여 (A)상기 설정된 개시 어드레스로 부터의 데이타의 출력이 상기 어드레스가 설정된 직후부터 개시되는 액세스 방법.
    (B)상기 설정된 개시 어드레스로 부터의 출력이 클럭 신호 동기의 데이타 출력이고, 상기 반도체 기억장치에 공급되는 제2제어신호가 소정 레벨로 유지된 후부터 카운트하여 그 클럭 신호의 소정번째의 사이클로부터 개시되는 액세스 방법 중 어느하나의 방법이 선택되고 개시되는 것을 특징으로 하는 클럭 동기형 반도체 기억장치의 액세스 방법.
  4. 외부로부터 연속적으로 공급되는 클럭 신호에 동기하여 데이타 액세스가 가 가능한 클럭동기 반도체 기억장치의 액세스 방법에 있어서, 상기 반도체 기억장치에 대한 데이타 액세를 위한 개시 어드레스 설정은 상기 반도체 기억장치에 공급되는 상기 클럭 신호 이외의 적어도 1종류 이상으로 구성되는 제1의 제어신호의 레벨이 소정 레벨로 유지되는 상태에 의하여 설정되고, 상기 설정된 개시 어드레스로 부터의 데이타 출력은 상기 제1제어 신호에 의하여 상기 데이타 액세스를 위한 개시 어드레스가 설정되기 이전에 상기 반도체 기억장치에 공급되는 외부로부터의 제어에 의하여 (A)상기 설정된 개시 어드레스로 부터의 데이타 출력의 상기 개시 어드레스가 설정된 직후로부터 개시되는 액세스 방법.
    (B)상기 설정된 개시 어드레스로 부터의 데이타 출력이 클럭 신호동기의 데이타 출력으로서,상기 개시 어드레스가 설정된 후부터 카운터해서 상기 클럭 신호의 소정번째의 사이클로부터 개시되는 액세스 방법중 어느 하나의 방법이 선택되고 개시되는 것을 특징으로 하는 클럭동기형 반도체 기억장치의 액세스 방법.
  5. 복수의 메모리셀이 행렬상을 배열되어 구성되는 기억수단과, 외부로부터 연속적으로 공급되는 기본 클럭신호의 사이클 수를 실질적으로 카운트하는 계수수단과, 상기 기본 클록 신호 이외의 외부로 부터 공급되는 적어도 1종류 이상의 제어신호를 입력하고, 그 제어 신호의 레벨이 소정 레벨의 상태가 되고, 또 상기 기본 클럭 신호에 동기하여 상기 기억수단에 대한 데이타 액세스를 위한 개시 어드레스 설정을 행하는 제어수단과, 상기 제어수단에 의하여 설정되는 어드레스에 대한 데이타 액세스 동작을 실행하는 데이타 입출력 수단을 구비하고, 상기 데이타 입출력 수단에 의한 상기 기억수단에 대한 데이타 출력은 상기 제어수단에 의하여 개시 어드레스가 설정된 후부터 상기 계수수단에 의하여 상기 기본 클럭 신호를 소정수 카운트한 후에 개시되는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  6. 복수의 메모리셀이 행렬상으로 배열되어 구성되는 기억수단과, 외부로부터 연속적으로 공급되는 기본 클럭신호의 사이클수를 실질적으로 카운트하는 계수수단과, 상기 기본 클럭 신호 이외의 외부로부터 공급되는 적어도 1종류 이상의 제어신호를 입력하고, 제1제어신호의 레벨이 소정레벨의 상태로 되면 상기 기억수단에 대한 액세스를 위한 개시 어드레스 설정을 실시하는 제어수단과, 상기 제어수단에 의하여 설정되는 어드레스에 대한 데이타 액세스 동작을 실행하는 데이타 입출력 수단을 구비하고, 상기 데이타 입출력 수단에 의한 상기 기억수단에 대한 데이타 출력은 외부로부터 공급되는 상기 제어신호 중의 제2제어신호가 소정 레벨로 된 후부터 상기 계수 수단에 의하여 상기 기본 클럭 신호를 소정수 카운트 한 후에 개시되는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  7. 복수의 메모리셀이 행렬상으로 배열되어 구성되는 기억수단과, 외부로부터 연속적으로 공급되는 기본 클럭 신호의 사이클 수를 실질적으로 카운트하는 계수 수단과, 상기 기본 클럭 신호 이외의 외부로쿠터 공급되는 적어도 1종류 이상의 제어 신호를 입력하여, 상기 제어신호 중의 제1제어신호의 레벨이 소정레벨의 상태로 되면 상기 기억수단에 대한 데이타 액세스를 위한 개시 어드레스 설정을 실행하는 제어수단과, 상기 제어수단에 의하여 설정되는 어드레스에 대한 데이타 액세스 동작을 실행하는 데이타 입출력 수단과, 상기 제어신호 중 제2제어신호의 레베에 의하여 (A)상기 데이타의 입출력 수단에 의한 상기 기억수단에 대한 데이타 출력이 상기 제어수단에 의하여 개시 어드레스가 설정된 직후부터 개시되는 동작.
    (B)상기 데이타 입출력 수단에 의한 상기 기억수단에 대한 데이타 출력이 상기 제어수단에 의하여 개시 어드레스가 설정된 후, 상기 계수 수단에 의하여 상기 기본 클럭 신호를 소정수 카운트한 후에 개시되는 동작중 어느 하나의 동작을 선택하는 선택수단을 가지는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  8. 복수의 메모리셀이 행렬상으로 배역되어 구성되는 기억수단과, 외부로부터 연속적으로 공급 되는 기본 클럭 신호의 사이클수를 실질적으로 카운트하는 계수 수단과, 상기 기본 클럭신호 이외의 외부로부터 공급되는 적어도 1종류 이상의 제어신호를 입력하여 상기 제어신호 중 제1제어신호의 레벨이 소정 레벨의 상태로 되면 상기 기억수단에 대한 데이타 액세스를 위한 개시 어드레스 설정을 행하는 제어수단과, 상기 제어수단에 의하여 설정되는 어드레스에 대한 데이타 액세스를 동작을 실행하는 데이타 입출력 수단과, 상기 제어신호 중 제2제어신호의 레벨에 의하여 (A)상기 데이타의 입출력 수단에 의한 상기 기억수단에 대한 데이타 출력이 상기 제어수단에 의하여 개시 어드레스가 설정된 후부터 개시되는 동작.
    (B) 상기 데이타 입출력 수단에 의한 상기 기억수단에 대한 데이타 출력이 상기 제어수단에 의하여 개시 어드레스가 설정된 후에 상기 제2제어신호의 레벨이 소정 레벨로 된 후부터 상기 계수수단에 의하여 상기기본 클록 신호를 소정수 카운트한 후에 개시되는 동작중 어느하나의 도착을 선택하는 선택수단을 구비하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  9. 제5항에 있어서, 상기 계수 수단은 복수로 접속된 클럭된 인버터로 구성되고, 상기 클럭된 인버터 공급되는 상기 제어신호의 조합으로 상기 소정의 클럭수를 카운트하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  10. 제5항에 있어서, 상기 계수 수단은 퓨즈를 구비하고, 상기 퓨즈를 용단함으로써 상기 소정의 카운트수를 결정하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  11. 제5항에 있어서, 상기 계수수단은 복수개의 논리회로의 조합으로 구성되고, 각 논리 회로는 반도체 장치의 외부로부터 공급되는 전원선을 구비하고, 상기 전원선은 반도체 장치의 본딩 패드에 접속되고, 이 본딩 패드에 소정의 전위를 공급하느냐 않냐의 여부에 따라 상기 소정의 카운트 수를 결정하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  12. 제5항에 있어서, 상기 계수 수단은 상기 기본클럭 신호를 구동 사이클로서, 상기 제어신호를 1클럭마다 지연시킴으로써 클럭 사이클 주기를 액세스 동작제어의 최소시간 단위로한 시간에서 지연함으로써 생성되는 내부 신호를 발생하는 회로를 구비하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  13. 제5항에 있어서, 상기 제어수단은 복수단의 지연회로로 구성되고, 상기 제어신호는 상기 각 지연회로에 입력되어, 각 지연단계에서 출력된 지연신호에 따라서 상기 기억수단의 데이타 액세스를 제어하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  14. 제6항에 있어서, 상기 계수 수단은 복수로 접속된 클럭된 인버터로 구성되고, 상기 클럭된 인버터에 공급되는 상기 제어신호의 조합으로부터 상기 소정의 클럭수를 카운트하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  15. 제6항에 있어서, 상기 계수 수단은 퓨즈를 구비하고, 이 퓨즈를 용단함으로써 상기 소정의 카운트 수를 결정하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  16. 제6항에 있어서, 상기 계수 수단은 복수개의 논리회로의 조합으로 구성되고,각 논리회로는 반도체 장치의 외부로부터 공급되는 전원선을 구비하고, 상기 전원선은 반도체 장치의 본딩 패드에 접속되고, 이 본딩 패드에 소정의 전위를 공급하느냐 않느냐의 여부에 따라서 상기 소정의 카운트 수를 결정하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  17. 제6항에 있어서, 상기 계수 수단은 상기 기본 클럭 신호를 구동 사이클로하여 상기 제어신호를 1클럭마다 지연시킴으로써 클럭 사이클 주기를 액세스 동작에서의 최소 시간 단위로 한 시간에서 지연시킴으로써 생성되는 내부 신호를 밸생하는 회로 를 구비하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
  18. 제6항에 있어서, 상기 제어수단은 복수단의 지연회로로 구성되고, 상기 제어신호는 상기 각 지연회로에 입력되어 각 지연단계에서 출력된 지연신호에 따라서 상기 기억수단의 데이타 액세스를 제어하는 것을 특징으로 하는 클럭 동기형 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93004252A 1992-03-19 1993-03-19 Clock-synchronous semiconductor memory device and the access method thereof KR960009248B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6384492 1992-03-19
JP92-063844 1992-03-19

Publications (2)

Publication Number Publication Date
KR930020279A true KR930020279A (ko) 1993-10-19
KR960009248B1 KR960009248B1 (en) 1996-07-16

Family

ID=13241051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93004252A KR960009248B1 (en) 1992-03-19 1993-03-19 Clock-synchronous semiconductor memory device and the access method thereof

Country Status (4)

Country Link
US (3) US5818793A (ko)
EP (1) EP0561370B1 (ko)
KR (1) KR960009248B1 (ko)
DE (1) DE69325119T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481828B1 (ko) * 1997-05-19 2005-07-05 삼성전자주식회사 가변어드레스제어장치를이용한메모리제어방법
KR100715955B1 (ko) * 2001-09-07 2007-05-09 후지쯔 가부시끼가이샤 반도체 장치 및 데이터 전송 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249481B1 (en) * 1991-10-15 2001-06-19 Kabushiki Kaisha Toshiba Semiconductor memory device
EP0561370B1 (en) * 1992-03-19 1999-06-02 Kabushiki Kaisha Toshiba A clock-synchronous semiconductor memory device and access method thereof
US6310821B1 (en) 1998-07-10 2001-10-30 Kabushiki Kaisha Toshiba Clock-synchronous semiconductor memory device and access method thereof
JP3579461B2 (ja) 1993-10-15 2004-10-20 株式会社ルネサステクノロジ データ処理システム及びデータ処理装置
US5923829A (en) 1994-08-25 1999-07-13 Ricoh Company, Ltd. Memory system, memory control system and image processing system
US5796673A (en) * 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US6035369A (en) 1995-10-19 2000-03-07 Rambus Inc. Method and apparatus for providing a memory with write enable information
US6470405B2 (en) 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6209071B1 (en) 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
JP3406790B2 (ja) * 1996-11-25 2003-05-12 株式会社東芝 データ転送システム及びデータ転送方法
JP3523004B2 (ja) * 1997-03-19 2004-04-26 株式会社東芝 同期式ランダムアクセスメモリ
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
AU9604698A (en) 1997-10-10 1999-05-03 Rambus Incorporated Method and apparatus for two step memory write operations
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
US6147546A (en) * 1998-03-11 2000-11-14 International Business Machines Corporation Zero volt/zero current fuse arrangement
JP4060442B2 (ja) * 1998-05-28 2008-03-12 富士通株式会社 メモリデバイス
JP4540137B2 (ja) * 1998-07-24 2010-09-08 ルネサスエレクトロニクス株式会社 同期型半導体記憶装置
EP1122733A1 (en) 2000-01-31 2001-08-08 STMicroelectronics S.r.l. Internal regeneration of the address latch enable (ALE) signal of a protocol of management of a burst interleaved memory and relative circuit
DE60019081D1 (de) 2000-01-31 2005-05-04 St Microelectronics Srl Verschachtelter Burst-Speicher mit Burst-Zugriff bei synchronen Lesezyklen, wobei die beiden untergeordneten Speicherfelder unabhängig lesbar sind mit wahlfreiem Zugriff während asynchroner Lesezyklen
US6452864B1 (en) 2000-01-31 2002-09-17 Stmicroelectonics S.R.L. Interleaved memory device for sequential access synchronous reading with simplified address counters
US6624679B2 (en) 2000-01-31 2003-09-23 Stmicroelectronics S.R.L. Stabilized delay circuit
EP1122737A1 (en) 2000-01-31 2001-08-08 STMicroelectronics S.r.l. Circuit for managing the transfer of data streams from a plurality of sources within a system
EP1122735B1 (en) 2000-01-31 2010-09-01 STMicroelectronics Srl Interleaved data path and output management architecture for an interleaved memory and load pulser circuit for outputting the read data
EP1122736B1 (en) 2000-01-31 2009-10-28 STMicroelectronics S.r.l. ATD generation in a synchronous memory
EP1122739A3 (en) 2000-01-31 2003-12-17 STMicroelectronics S.r.l. Accelerated carry generation.
EP1122887A1 (en) 2000-01-31 2001-08-08 STMicroelectronics S.r.l. Pre-charging circuit of an output buffer
DE60011035T2 (de) 2000-03-02 2004-09-16 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur logischen Aufteilung einer nichtflüchtigen Speichermatrix
KR100520178B1 (ko) * 2003-03-28 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330852A (en) * 1979-11-23 1982-05-18 Texas Instruments Incorporated Semiconductor read/write memory array having serial access
US4862419A (en) * 1983-11-10 1989-08-29 Advanced Micro Devices, Inc. High speed pointer based first-in-first-out memory
DE3543911A1 (de) * 1984-12-14 1986-06-26 Mitsubishi Denki K.K., Tokio/Tokyo Digitale verzoegerungseinheit
US4680738A (en) * 1985-07-30 1987-07-14 Advanced Micro Devices, Inc. Memory with sequential mode
JPH07114074B2 (ja) * 1985-12-18 1995-12-06 株式会社日立製作所 半導体記憶装置
JPS62223891A (ja) * 1986-03-26 1987-10-01 Hitachi Ltd 半導体記憶装置
JP2587229B2 (ja) * 1987-03-11 1997-03-05 日本テキサス・インスツルメンツ株式会社 アービタ回路
JPH0612609B2 (ja) * 1987-03-27 1994-02-16 株式会社東芝 半導体メモリ
JPS63272191A (ja) * 1987-04-30 1988-11-09 Toshiba Corp 時間軸変動補正回路
JPH01120660A (ja) * 1987-11-04 1989-05-12 Nec Corp マイクロコンピュータ装置
DE3738407A1 (de) * 1987-11-12 1989-05-24 Henkel Kgaa Sebosuppressive topische zubereitungen
US5054000A (en) * 1988-02-19 1991-10-01 Sony Corporation Static random access memory device having a high speed read-out and flash-clear functions
US5148524A (en) * 1988-11-29 1992-09-15 Solbourne Computer, Inc. Dynamic video RAM incorporating on chip vector/image mode line modification
US5148523A (en) * 1988-11-29 1992-09-15 Solbourne Computer, Inc. Dynamic video RAM incorporationg on chip line modification
US5142637A (en) * 1988-11-29 1992-08-25 Solbourne Computer, Inc. Dynamic video RAM incorporating single clock random port control
EP0798733B1 (en) * 1988-11-29 2003-08-13 Matsushita Electric Industrial Co., Ltd. A synchronous semiconductor memory integrated circuit, a method for accessing said memory and a system comprising such a memory
CA2010122A1 (en) * 1989-06-21 1990-12-21 Makoto Sakamoto Integrated circuit including programmable circuit
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
JP2740063B2 (ja) * 1990-10-15 1998-04-15 株式会社東芝 半導体記憶装置
TW198135B (ko) * 1990-11-20 1993-01-11 Oki Electric Ind Co Ltd
US5235545A (en) * 1991-03-29 1993-08-10 Micron Technology, Inc. Memory array write addressing circuit for simultaneously addressing selected adjacent memory cells
JP3992757B2 (ja) * 1991-04-23 2007-10-17 テキサス インスツルメンツ インコーポレイテツド マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム
US5305277A (en) * 1991-04-24 1994-04-19 International Business Machines Corporation Data processing apparatus having address decoder supporting wide range of operational frequencies
JPH0574167A (ja) * 1991-09-17 1993-03-26 Nec Corp 半導体記憶装置
KR950000504B1 (ko) * 1992-01-31 1995-01-24 삼성전자 주식회사 복수개의 로우 어드레스 스트로브 신호를 가지는 반도체 메모리 장치
EP0561370B1 (en) * 1992-03-19 1999-06-02 Kabushiki Kaisha Toshiba A clock-synchronous semiconductor memory device and access method thereof
JP2740097B2 (ja) * 1992-03-19 1998-04-15 株式会社東芝 クロック同期型半導体記憶装置およびそのアクセス方法
JP2830594B2 (ja) * 1992-03-26 1998-12-02 日本電気株式会社 半導体メモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481828B1 (ko) * 1997-05-19 2005-07-05 삼성전자주식회사 가변어드레스제어장치를이용한메모리제어방법
KR100715955B1 (ko) * 2001-09-07 2007-05-09 후지쯔 가부시끼가이샤 반도체 장치 및 데이터 전송 방법

Also Published As

Publication number Publication date
EP0561370B1 (en) 1999-06-02
EP0561370A3 (ko) 1994-12-21
US5986968A (en) 1999-11-16
DE69325119D1 (de) 1999-07-08
US5818793A (en) 1998-10-06
EP0561370A2 (en) 1993-09-22
DE69325119T2 (de) 1999-11-04
KR960009248B1 (en) 1996-07-16
US5798979A (en) 1998-08-25

Similar Documents

Publication Publication Date Title
KR930020279A (ko) 클럭 동기형 반도체 기억장치 및 그 액세스 방법
US5335201A (en) Method for providing synchronous refresh cycles in self-refreshing interruptable DRAMs
US5940851A (en) Method and apparatus for DRAM refresh using master, slave and self-refresh modes
US5208779A (en) Circuit for providing synchronous refresh cycles in self-refreshing interruptable DRAMs
US5406132A (en) Waveform shaper for semiconductor testing devices
KR930022383A (ko) 메모리칩의 리프레시 어드레스 테스트 회로
US6961278B2 (en) Synchronous self refresh exit control method and circuit in semiconductor memory device
JP3252678B2 (ja) 同期式半導体メモリ
US4902917A (en) Integrated circuit having mode selection
JP2002170398A (ja) 同期型半導体装置、及び試験システム
KR970076825A (ko) 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치
KR100259336B1 (ko) 반도체 소자의 오토 리프레쉬 제어회로
US6275416B1 (en) Pulse generator circuit, particularly for non-volatile memories
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
JP4190217B2 (ja) クロック生成装置及びオーディオデータ処理装置
KR100455368B1 (ko) 버스트카운터및그캐리발생방법
KR100446389B1 (ko) 액정표시소자의모드자동검출회로
KR100246787B1 (ko) 디램 리프레쉬신호 발생장치
KR850002621A (ko) 메모리 제어장치
KR100314807B1 (ko) 반도체메모리 장치의 파이프 제어 장치
KR100753402B1 (ko) 셀프 리프레쉬 장치 및 이를 이용하는 반도체 메모리 소자
US20050083775A1 (en) Data interface device for accessing SDRAM
JPH09292930A (ja) 信号伝達用タイミング調整装置
JP2774752B2 (ja) クロック同期型半導体記憶装置およびそのアクセス方法
KR20030033511A (ko) 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 17

EXPY Expiration of term