KR850002621A - 메모리 제어장치 - Google Patents

메모리 제어장치 Download PDF

Info

Publication number
KR850002621A
KR850002621A KR1019840004567A KR840004567A KR850002621A KR 850002621 A KR850002621 A KR 850002621A KR 1019840004567 A KR1019840004567 A KR 1019840004567A KR 840004567 A KR840004567 A KR 840004567A KR 850002621 A KR850002621 A KR 850002621A
Authority
KR
South Korea
Prior art keywords
memory
system clock
control signal
data
control apparatus
Prior art date
Application number
KR1019840004567A
Other languages
English (en)
Inventor
다가시 쯔네히로 (외 3)
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850002621A publication Critical patent/KR850002621A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Abstract

내용 없음

Description

메모리 제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 구체화된 구조적인 도면. 제4도는 그림 3의 동기제어회로. 제5도는 그림 3의 클럭 제어회로.

Claims (7)

  1. 소정의 데이타 억세스 시간을 갖는 주기억장치와, 상기 주기억장치보다 더 짧은 억세스시간을 갖는 바퍼메모리와, 상기 메모리수단에 저장된 데이타를 억세스하기 위한 처리부를 포함하는 메모리 수단을 갖고 있고, 정보처리 시스템을 위한 메모리 제어장치.
    다음과 같은 것으로 구성된 상기 주기억장치에 대한 억세스 시작의 응답으로 대기제어 신호를 발생시키는 수단 데이타 억세스를 하기 위한 동작시간을 결정하기 위해서 상기 처리부에 시스템 클럭을 마련해 주는 수단.
    상기 대기제어신호에 응답하여 시스템 클록을 연장시키기 위하여 상기 시스템 클럭을 공급하는 수단에 연결된 수단.
  2. 상기 메모리수단의 바쁜 상태를 나타내 주기 위한 메모리 비지신호를 발생하기 위한 수단을 더 포함하는 청구범위 1에 따른 메모리제어장치에서, 상기 시스템 클럭 연장수단이 역시 메모리 비지신호에 대한 응답으로 본 시스템 클럭을 연장하는 것.
  3. 특허청구범위 제1항에 따른 메모리 제어장치에 있어서 상기 처리부에 의해 요구된 데이타가 상기 바퍼메모리에 있는지 없는지를 결정하기 위한 변별회로와, 상술한 데이터가 상기 버퍼메모리에 없다는 사실을 변별회로가 결정할때 대기제어신호를 발생하기 위한 수단, 그리고 본 주기억장치로부터 데이타의 호출이 완료되었을때 본 대기제어신호를 결정하는 수단을 더 포함하는 상기 대기제어신호 발생수단.
  4. 특허청구범위 제1항에 따른 메모리 제어장치에 있어서 상기 시스템 클럭을 공급하는 수단은 다상 시스템 클럭을 발생시키기 위한 다수개의 플립플롭을 트리거하기 위한 일정한 주파수의 클럭발생기를 더 포함하고 상기 시스템 클럭연장수단은 본 대기제어신호에 응답하여 상기 플립플롭 중에서 최소한 하나의 출력레벨을 고정시키기 위한 논리수단을 더 포함하는 것.
  5. 특허청구범위 제2항에 따른 메모리 제어장치에 있어서, 상기 시스템클럭 연장수단은 처리부에 의한 메모리 수단에 억세스가 다음 머신 싸이클에서 발생하는지 안하는지를 나타내는 데이타를 저장하기 위한 레지스터 수단과, 메모리 비지신호와 상기 레지스터에 저장된 데이타를 논리적으로 동작시키기 위한 논리 수단을 포함하는 것.
  6. 특허청구범위 제5항에 따른 메모리 제어장치에서 상기 레지스터 수단은 마이크로 명령을 순서적으로 저장하기 위한 마이크로 명령 레지스터의 일부분인 것.
  7. 특허청구범위 제5항에 따른 메모리 제어장치에 있어서 상기 시스템클럭 확장수단이 대기제어 신호와 상기 논리수단의 출력을 논리적으로 AND하기 위한 또 다른 논리수단을 포함하는 것.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840004567A 1983-09-02 1984-08-01 메모리 제어장치 KR850002621A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58160345A JPS6054065A (ja) 1983-09-02 1983-09-02 同期制御装置
JP58-160345 1983-09-02

Publications (1)

Publication Number Publication Date
KR850002621A true KR850002621A (ko) 1985-05-15

Family

ID=15712971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840004567A KR850002621A (ko) 1983-09-02 1984-08-01 메모리 제어장치

Country Status (3)

Country Link
JP (1) JPS6054065A (ko)
KR (1) KR850002621A (ko)
DE (1) DE3428418A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445463A1 (en) * 1989-11-03 1991-09-11 Compaq Computer Corporation Bus clock extending memory controller
JPH04321145A (ja) * 1991-04-22 1992-11-11 Toshiba Corp プロセッサシステム
JP3490131B2 (ja) 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム

Also Published As

Publication number Publication date
DE3428418A1 (de) 1985-04-04
JPS6054065A (ja) 1985-03-28

Similar Documents

Publication Publication Date Title
KR930020279A (ko) 클럭 동기형 반도체 기억장치 및 그 액세스 방법
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR890001014A (ko) 플라스마 디스플레이 장치용 표시모드 스위칭 시스템
KR970002651A (ko) 동적으로 제어된 데이타어레이 기동타이밍을 갖는 캐시메모리 및 그것을 사용한 마이크로 프로세서
KR840002601A (ko) 상보형 트랜지스터 회로 및 그를 사용한 정보처리 장치
KR900006842A (ko) 컴퓨터 시스템의 전력소모 감소장치
KR920020492A (ko) 시리얼 엑세스 메모리의 배속(倍速) 콘트롤 방식
KR910006828A (ko) 슬립 기능을 가진 컴퓨터 시스템
KR910005064A (ko) 제어신호 발생 방법 및 장치
KR880008149A (ko) 단일 칩 프로세서
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR880003252A (ko) 마이크로 프로세서
KR950003979A (ko) 정보 처리 장치 및 이의 인터럽트 신호 발생 방법
KR920007349A (ko) 디지틀 펄스 처리장치
KR850002621A (ko) 메모리 제어장치
KR970703564A (ko) 분산 데이터 버퍼를 액세싱하기 위한 방법 및 장치(method and apparatus for accessing a distributed data buffer)
KR970066911A (ko) 버스제어장치 및 정보처리장치
KR970017609A (ko) 반도체기억장치
KR870008313A (ko) 표시 어드레스 제어 장치
US5301307A (en) Microprocessor having waiting function
KR970076252A (ko) 마이크로컴퓨터
SU1182532A1 (ru) Устройство для синхронизации обращения к памяти
SU1171853A1 (ru) Устройство для управления блоком динамической памяти
SU1179336A1 (ru) Устройство управлени
KR920020858A (ko) Pll 주파수 합성기 제어신호 발생장치 및 그 제어방법

Legal Events

Date Code Title Description
SUBM Surrender of laid-open application requested