KR0175057B1 - 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치 - Google Patents

장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치 Download PDF

Info

Publication number
KR0175057B1
KR0175057B1 KR1019960023674A KR19960023674A KR0175057B1 KR 0175057 B1 KR0175057 B1 KR 0175057B1 KR 1019960023674 A KR1019960023674 A KR 1019960023674A KR 19960023674 A KR19960023674 A KR 19960023674A KR 0175057 B1 KR0175057 B1 KR 0175057B1
Authority
KR
South Korea
Prior art keywords
display device
connector
address
microprocessor
long
Prior art date
Application number
KR1019960023674A
Other languages
English (en)
Other versions
KR980004879A (ko
Inventor
고진신
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960023674A priority Critical patent/KR0175057B1/ko
Publication of KR980004879A publication Critical patent/KR980004879A/ko
Application granted granted Critical
Publication of KR0175057B1 publication Critical patent/KR0175057B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1654—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being detachable, e.g. for remote use
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1632—External expansion units, e.g. docking stations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Debugging And Monitoring (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 장탈착가능한 디스플레이 장치를 위한 인터페이스 장치에 관한 것으로서, 디스플레이 장치내에 있으며, 서로 연결된 두 개 핀을 포함하는 제1콘넥터; 제1콘넥터와 연결되며, 제1콘넥터의 서로 연결된 두 개의 핀과 대응되는 핀 중 하나는 기준전위와 연결되고, 다른 하나는 전원과 연결된 제2콘넥터; 제2콘넥터의 전원과 연결된 핀을 입력으로 하여, 디스플레이 장치의 장착 및 탈착을 감지하는 장탈착 감지부; 및 마이크로프로세서로부터 디스플레이 장치로 전달되는 어드레스를 버퍼링하고, 장탈착감지부로부터 디스플레이 장치가 탈착되었을 경우에는 마이크로프로세서의 어드레스를 출력하지 않고, 장착되었을 경우에는 어드레스를 출력하는 어드레스버퍼를 포함함을 특징으로 한다.
본 발명에 의하면, 시스템의 단가 및 전원소모를 줄일 수 있으며, 탈착시 디스플레이 장치로 입력되는 마이크로프로세서의 신호를 시스템 첫단에서 막음으로 잡음제거를 할 수 있다.

Description

장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치
제1도는 CPU를 포함하는 시스템에서 본 발명이 적용되는 부분에 대한 개략도이다.
제2도는 본 발명에 따른 장탈착가능한 디버깅 및 고장진단용 디스플레이장치를 위한 인터페이스 장치의 일실시예에 대한 블록도이다.
본 발명은 인터페이스 장치에 관한 것으로서, 특히 마이크로프로세서를 구비한 시스템에서 장착 및 탈착이 가능한 디스플레이 장치를 위한 인터페이스 장치에 관한 것이다.
일반적으로 마이크로프로세서(microprocessor)를 사용하는 시스템에서는 장비개발 및 시험, 고장진단을 할 때 시스템의 상태를 알 수 있도록 하는 기능을 내장하고 있다. 이를 위해 발광다이오드(light emitting diode: 이하 LED라 함)나 액정표시장치(liguid crystal display: 이하 LCD라 함) 등의 디스플레이 소자를 중앙연산처리장치(CPU) 보드 또는 시스템 내에 장착하여 마이크로프로세서 내부 또는 시스템의 상태를 알 수 있도록 한다. 특히 시스템이 개발단계에 있을 때 디버깅(debugging) 및 고정진단을 위해서는 보드에 장착된 디스플레이 회로는 매우 유용하게 사용된다.
그런데 디버깅 및 고장진단을 위한 로직을 포함하고 있는 상기 디스플레이 회로는 시스템 개발이 끝나거나, 고장진단을 하고 난 후 시스템이 설치되어 정상적으로 작동을 하고 있으면 불필요하다. 따라서 상기 디스플레이 회로의 단점은 디버깅이나 고장진단을 하지 않는 상태에도 상기 디스플레이 회로가 기본적으로 동작을 하므로 인해 불필요한 전원을 낭비하게 되고, 시스템의 디버깅 및 고장진단을 할 때에만 필요한 기능을 갖는 회로를 시스템에 기본적으로 장착하게 되어 부품수의 증가 등으로 인해 시스템의 가격을 상승시키는 요인이 되기도 한다.
따라서 본 발명은 상술한 문제점을 해결하기 위해, 상기 디스플레이 장치를 따로 두어 필요할 때만 장착하여 사용하고 필요없는 상황에서는 탈착하여 시스템의 단가 및 전원 소모를 줄일 수 있으며, 동시에 탈착시 디스플레이 장치로 입력되는 마이크로프로세서의 신호를 첫단에서 막음으로 잡음제거를 할 수 있는 장탈착가능한 디버깅 및 고장진단 장치를 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른, 마이크로프로세서를 구비한 시스템에서의 장탈착가능한 디스플레이 장치를 위한 인터페이스 장치는,
상기 디스플레이 장치내에 있으며, 서로연결된 두 개 핀을 포함하는 제1콘넥터;
상기 제1콘넥터와 연결되며, 상기 제1콘넥터의 서로 연결된 두 개의 핀과 대응되는 핀 중 하나는 기준전위와 연결되고, 다른 하나는 일측이 전원에 연결된 풀업저항의 타측과 연결된 상기 두 핀을 포함하는 제2콘넥터;
상기 제2콘넥터의 상기 풀업저항과 연결된 핀을 입력으로 하여, 상기 디스플레이 장치의 장착 및 탈착을 감지하는 장탈착 감지부; 및
상기 마이크로프로세서로부터 상기 디스플레이 장치로 전달되는 어드레스를 버퍼링하고, 상기 장탈착 감지부로부터 상기 디스플레이 장치가 탈착되었을 경우에는 마이크로프로세서의 어드레스를 출력하지 않고, 장착되었을 경우에는 상기 어드레스를 출력하는 어드레스버퍼를 포함함이 바람직하다.
그리고 상기 장탈착 감지부는,
상기 제2콘넥터의 전원과 연결된 핀을 입력으로 하며, 직렬연결된 두 개의 반전기로 이루어지고,
상기 어드레스 버퍼는,
상기 두 개의 반전기로 이루어진 장탈착 감지부의 출력신호에 의해 버퍼링된 어드레스의 출력 여부가 제어되는 출력제어단자를 구비한 버퍼임을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 제1도는 CPU를 포함하는 시스템에서 본 발명이 적용되는 부분에 대한 개략도를 도시한 것으로서, 상기 개략도는 크게 신호버퍼(105)를 포함하는 CPU보드(100), 디버깅 및 고장진단을 위한 디스플레이 장치(110) 및 이들을 연결하는 연결콘넥터(120)로 이루어진다. 제1도에서디스플레이에 관련된 로직회로는 상기 디스플레이 장치(110)에 내장되어 있고, CPU보드(100)에서 디스플레이 장치에 관련된 최소의 신호를 전달하는 버퍼(105)만 장착되어 있다.
제2도는 본 발명의 일예에 따른 장탈착가능한 디버깅 및 고장진단용 디스플레이 장치를 위한 인터페이스 장치를 도시한 블록도로서, 제1콘넥터(230), 제2콘넥터(225), 장탈착 감지부(215), 어드레스 버퍼(210), 어드레스 차단부(205)를 포함하여 이루어진다.
제1콘넥터(230)는 상기 디버깅 및 고장진단을 위한 디스플레이 장치내에 있으며, 서로 연결된 두 개 핀(P1,P2)을 포함한다. 제2콘넥터(225)는 상기 제1콘넥터(230)와 연결되며, 상기 제1콘넥터(230)의 서로 연결된 두 개의 핀(P1,P2)과 대응되는 핀 중 하나(P2)는 기준전위인 접지와 연결되고, 다른 하나(P1)는 풀업저항을 통해 전원(Vcc)과 연결된다.
장탈착 감지부(215)는 상기 제2콘넥터(225)의 전원과 연결된 핀(P1)을 입력으로 하여, 상기 디버깅 및 고장진단용 디스플레이 장치의 장착 및 탈착을 감지하며, 상기 제2콘넥터(225)의 전원과 연결된 핀을 입력으로 하며, 직렬연결된 두 개의 반전기(216,217)로 이루어진다.
어드레스 버퍼(210)는 상기 두 개의 반전기(217,216)로 이루어진 장탈착 감지부(215)의 출력신호에 의해 입력 어드레스의 출력이 제어되는 출력제어 단자를 구비하고 있으며, 마이크로프로세서(200)로부터 상기 디버깅 및 고장진단을 위한 디스플레이 장치로 전달되는 어드레스를 버퍼링(buffering)하고, 상기 장탈착 감지부(215)로부터 상기 디버깅 및 고장진단용 디스플레이 장치가 탈착되었을 경우에는 마이크로프로세서(200)의 어드레스를 출력하지 않고 장착되었을 경우에는 상기 어드레스를 출력한다. 그리고 어드레스 차단부(205)는 상기 마이크로프로세서(200)와 어드레스 버퍼(210) 사이에 위치하며, 상기 마이크로프로세서(200)가 구동하는 어드레스를 인위적으로 연결 및 차단하는 딥(Dip) 스위치로 구성된다.
본 발명의 동작을 설명하기로 한다. 먼저 CPU보드의 마이크로프로세서(200)가 디스플레이 장치에 디스플레이 하고자 하는 데이터 및 주소를 데이터버퍼(도시안됨)와 어드레스 버퍼(210)로 출력한다.
이때 상기 디버깅 및 고장진단용 디스플레이 장치가 장착되어 있으면, 두 개의 핀(P1,P2)이 연결되어 있는 제1콘넥터(230)를 통해 제2콘넥터(225)의 두 개의 핀(P1,P2)이 서로 연결이 되어, 상기 장탈착 감지부(215)의 입력신호는 로직상 로(low)가 된다. 이렇게 되면 상기 장탈착 감지부(215)를 구성하고 있는 두 개의 반전기(217,216)를 통해 어드레스 버퍼(210)의 출력제어단자(G1,G2)를 인에이블시켜 어드레스 버퍼에 입력된 어드레스가 출력되게 된다. 그리하여 상기 데이터 및 어드레스는 상기 제2,1콘넥터(225,230)를 통해 디스플레이 로직회로(235)에 입력되어 해당 정보가 디스플레이된다.
그러나 만일 상기 디버깅 및 고장진단용 디스플레이 장치가 장착되어 있지 않으면, 상기 제1콘넥터(230)와 제2콘넥터(225)는 분리되어 있으므로, 제2콘넥터(225)의 두 개의 핀(P1,P2)은 서로 분리되고, 핀(P1)은 전원과 연결되어 있으므로 로직상 하이(high)가 되고, 핀(P2)은 접지와 연결되어 있으므로 로직상 로(low)가 된다. 그러면 상기 장탈착 감지부(215)의 출력신호는 로직상 하이가 되어 상기 어드레스 버퍼(210)의 출력 제어단자(G1,G2)가 디스에이블되어 마이크로프로세서(200)로부터 출력된 어드레스가 출력되지 못하게 되어, 디스플레이를 위한 정보가 전달이 되지 않는다.
한편, 디버깅 및 고장진단을 위해 상기 디스플레이 장치를 오랫동안 사용하지 않을 때는 상기 어드레스 차단부(205)의 딥스위치를 오프로 해놓으면 마이크로프로세서에서 출력되는 어드레스가 아예 어드레스 버퍼로 입력되지 않게 되어, 상기 디스플레이 장치로 출력되는 신호를 원천적으로 막는 효과로 인해 잡음제거에 도움이 된다.
상술한 바와 같이 본 발명에 의하면, 상기 디스플레이 장치를 따로 둠으로써, 필요할 때만 장착하여 사용하고 필요없는 상황에서는 탈착하여 시스템의 단가 및 전원소모를 줄일 수 있으며, 동시에 탈착시 디스플레이 장치로 입력되는 마이크로프로세서의 신호를 첫단에서 막음으로 잡음제거를 할 수 있다.

Claims (3)

  1. 마이크로프로세서를 구비한 시스템에서의 장탈착가능한 디스플레이 장치를 위한 인터페이스 장치에 있어서, 상기 디스플레이 장치내에 있으며, 서로 연결된 두 개 핀을 포함하는 제1콘넥터; 상기 제1콘넥터와 연결되며, 상기 제1콘넥터의 서로 연결된 두 개의 핀과 대응되는 핀 중 하나는 기준전위와 연결되고, 다른 하나는 풀업저항을 통해 전원과 연결된, 상기 두 핀을 포함하는 제2콘넥터; 상기 제2콘넥터의 상기 풀업저항과 연결된 핀을 입력으로 하여, 상기 디스플레이 장치의 장착 및 탈착을 감지하는 장탈착 감지부; 및 상기 마이크로프로세서로부터 상기 디스플레이 장치로 전달되는 어드레스를 버퍼링하고, 상기 장탈착 감지부로부터 상기 디스플레이 장치가 탈착되었을 경우에는 마이크로프로세서의 어드레스를 출력하지 않고, 장착되었을 경우에는 상기 어드레스를 출력하는 어드레스버퍼를 포함함을 특징으로 하는 장탈착가능한 디스플레이 장치를 위한 인터페이스 장치.
  2. 제1항에 있어서, 상기 마이크로프로세서와 어드레스 버퍼 사이에 위치하며, 상기 마이크로프로세서가 구동하는 어드레스를 인위적으로 연결 및 차단하는 어드레스 차단부를 부가로 구비함을 특징으로 하는 장탈착가능한 디스플레이 장치를 위한 인터페이스 장치.
  3. 제1항에 있어서, 상기 장탈착 감지부는 상기 제2콘넥터의 상기 풀업저항을 통해 전원과 연결된 핀을 입력으로 하며, 직렬연결된 두 개의 반전기로 이루어지고, 상기 어드레스 버퍼는 상기 두 개의 반전기로 이루어진 장탈착 감지부의 출력신호에 의해 버퍼링된 어드레스의 출력 여부가 제어되는 출력제어단자를 구비한 버퍼임을 특징으로 하는 장탈착가능한 디스플레이 장치를 위한 인터페이스 장치.
KR1019960023674A 1996-06-25 1996-06-25 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치 KR0175057B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023674A KR0175057B1 (ko) 1996-06-25 1996-06-25 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023674A KR0175057B1 (ko) 1996-06-25 1996-06-25 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR980004879A KR980004879A (ko) 1998-03-30
KR0175057B1 true KR0175057B1 (ko) 1999-04-15

Family

ID=19463382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023674A KR0175057B1 (ko) 1996-06-25 1996-06-25 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR0175057B1 (ko)

Also Published As

Publication number Publication date
KR980004879A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US7039918B2 (en) Service processor and system and method using a service processor
US6237048B1 (en) Adapter card with vendor unique differentiation and customization using PCI sideband signals
KR970076286A (ko) 시스템 버스를 포함하는 컴퓨터 시스템 및 시스템 버스에 의한 장치 연결 방법
US4691126A (en) Redundant synchronous clock system
KR100417186B1 (ko) 업그레이드 장치 설치 시 그래픽 버스 상의 부하 균형유지 방법 및 장치
JPH10207579A (ja) 電源システム
US7839090B2 (en) Drive circuit for driving indicators in computer system
US7895429B2 (en) Basic input/output system memory simulation module
KR0175057B1 (ko) 장탈착 가능한 디스플레이 장치를 위한 인터페이스 장치
US6266049B1 (en) One-chip microcomputer system
KR940001560B1 (ko) 콤퓨터 시스템
JPH10232727A (ja) 電源システム
US6618634B1 (en) Microcomputer system using repeated reset to enter different operating modes and method to do the same
JP3554498B2 (ja) バウンダリスキャンチェーン自動接続装置
CN113377628B (zh) 服务器uid指示灯控制装置及控制方法
KR200172902Y1 (ko) 스위칭센싱로직
JPH10256488A (ja) 動作モード設定回路
KR900003978B1 (ko) 주차장치용 점검 방법
JP3093685B2 (ja) 集積回路およびその機能試験方法
JPS6037670Y2 (ja) 警報表示装置
KR100335643B1 (ko) 세팅값을소프트웨어로설정하는컴퓨터시스템및그제어방법
JPH05250204A (ja) Ｌｓｉ化されたａｓｉｃマイコン
KR100590928B1 (ko) 전압강하 방지용 회로
JP2667570B2 (ja) マルチ計算機システムのプロセッサ状態表示装置
CN112214361A (zh) 显示功能检测系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee