JPS5924326A - プロセス用計算機と外部プロセスとの接続方式 - Google Patents
プロセス用計算機と外部プロセスとの接続方式Info
- Publication number
- JPS5924326A JPS5924326A JP13436682A JP13436682A JPS5924326A JP S5924326 A JPS5924326 A JP S5924326A JP 13436682 A JP13436682 A JP 13436682A JP 13436682 A JP13436682 A JP 13436682A JP S5924326 A JPS5924326 A JP S5924326A
- Authority
- JP
- Japan
- Prior art keywords
- input
- connector
- external
- output
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プロセス用計算機と外部プロセスとの接続方
式の改良に関する。
式の改良に関する。
従来のプロセス用計算機のグロセス入出力装置（以下Ｐ
ＩＯと称する）と外部グロセスとを接続する構造を第１
図に示す。
ＩＯと称する）と外部グロセスとを接続する構造を第１
図に示す。
図において、１はＰＩＯの論理回路素子および信号変換
用回路素子が実装されるプリント基板１（以下ＰＣＢと
称する）。２はＰＣＢ １および、その他のＰＣＢが実
装されるシャーシ。４はＰＣＢ ２へのプロセスデータ
の入出力を行なうコネクタ。５はケーブル、７は外部プ
ロセス、８は外部プロセス７と接続される筐体間ケーブ
ル、６ａｔ６ｂはケーブル５と筐体間ケーブル８を接続
するコネクタである。この様に、従来では外部グロセス
７からの信号をＰＣＢ １で信号変換してＣＰＵ （Ｃ
ＰＵ 、ｆ−ド図示せず）に入力おるいは逆の信号転送
を行っていた。
用回路素子が実装されるプリント基板１（以下ＰＣＢと
称する）。２はＰＣＢ １および、その他のＰＣＢが実
装されるシャーシ。４はＰＣＢ ２へのプロセスデータ
の入出力を行なうコネクタ。５はケーブル、７は外部プ
ロセス、８は外部プロセス７と接続される筐体間ケーブ
ル、６ａｔ６ｂはケーブル５と筐体間ケーブル８を接続
するコネクタである。この様に、従来では外部グロセス
７からの信号をＰＣＢ １で信号変換してＣＰＵ （Ｃ
ＰＵ 、ｆ−ド図示せず）に入力おるいは逆の信号転送
を行っていた。
しかし、通常、外部プロセス７は１ケ所にまとまってお
らず、筐体間ケーブル８を入出力信号に応じて再編集す
る必要が生じる。このような場合、第２図に示すように
、コネクタ６ａと筐体間ケーブル８との間に端子台９を
設ける構造が採られていた。第２図において、１０は端
子台９を実装する筐体（図示せず）の筐体内ケーブル、
ｌｌａ。
らず、筐体間ケーブル８を入出力信号に応じて再編集す
る必要が生じる。このような場合、第２図に示すように
、コネクタ６ａと筐体間ケーブル８との間に端子台９を
設ける構造が採られていた。第２図において、１０は端
子台９を実装する筐体（図示せず）の筐体内ケーブル、
ｌｌａ。
１１ｂは中継コネクタ、１２は中継コネクタ１１ａ。
ｆｌｂとコネクタ６ｍ、６ｂとを接続する人出カケ−プ
ル、１３は外部プロセス７と端子台９を接続する入出カ
ケ−プルである。なお、ケーブルは入出力信号線とその
ペア線が各々設けられた構造である。
ル、１３は外部プロセス７と端子台９を接続する入出カ
ケ−プルである。なお、ケーブルは入出力信号線とその
ペア線が各々設けられた構造である。
しかし、第２図のような接続構造であれば、ケーブルの
種類、本数が多くな）、コストが高くなる。又、このよ
うな接続構造では各ケーブルと各端子との接続、コネク
タ相互との接続は複雑となυ時間がかかる。従って、例
えば、コンピュータの現地据え利は時あるいは、外部プ
ロセスの増設時などにおいては大変な時間と労力を必要
とした。
種類、本数が多くな）、コストが高くなる。又、このよ
うな接続構造では各ケーブルと各端子との接続、コネク
タ相互との接続は複雑となυ時間がかかる。従って、例
えば、コンピュータの現地据え利は時あるいは、外部プ
ロセスの増設時などにおいては大変な時間と労力を必要
とした。
本発明は上記欠点に鑑みなされたものでその目的は、Ｐ
ＣＢの入出力端子と、外部プロセスの入出力端子との接
続を容易に、かつ、低コストで行うことを目的とする。
ＣＢの入出力端子と、外部プロセスの入出力端子との接
続を容易に、かつ、低コストで行うことを目的とする。
そこで、本発明は、ＰＣＢの入出力用コネクタに対応す
るコネクタを一端に有し、他端に外部プロセス用アダプ
タを固着されたアダプタ用基板を用い、外部プロセスの
入出力端子の状態に応じてゾロセス用ｉｔＮ機と外部プ
ロセスとを接続するようにして前記目的を達成した。
るコネクタを一端に有し、他端に外部プロセス用アダプ
タを固着されたアダプタ用基板を用い、外部プロセスの
入出力端子の状態に応じてゾロセス用ｉｔＮ機と外部プ
ロセスとを接続するようにして前記目的を達成した。
以下図面を参照して本発明の詳細な説明する。
第３図は本発明による、プロセス用計算機と外部プロセ
スとの接続構造を示す図である。図中、２０はＰＣＢ、
２１は外部プロセス、２２はアダプタ用基板である。Ｐ
ＣＢ２０の一端とアダプタ用基板２２の一端には夫々対
となるようにコネクタ２３ ａ 、２３ｂが取付けられ
ている。アダプタ用基板２２の他端には端子台２４が取
付けられている。外部プロセス２１０入出力端子とアダ
プタ用基板２２の端子台２４とは入出カケ−プル２５に
よって接続されている。
スとの接続構造を示す図である。図中、２０はＰＣＢ、
２１は外部プロセス、２２はアダプタ用基板である。Ｐ
ＣＢ２０の一端とアダプタ用基板２２の一端には夫々対
となるようにコネクタ２３ ａ 、２３ｂが取付けられ
ている。アダプタ用基板２２の他端には端子台２４が取
付けられている。外部プロセス２１０入出力端子とアダ
プタ用基板２２の端子台２４とは入出カケ−プル２５に
よって接続されている。
このように構成されたＰＣＢ２０とアダゲタ用基板２２
はコネクタ２３ｍ 、２３ｂを接合することによシ接続
され、外部プロセス２１とアダゲタ用基板２２とは入出
カケ−プル２５を端子台２４の端子に各々接続すること
により接続される。こうして、ＰＣＢ２０と外部プロセ
ス２１との接続が行なわれる。上記の実施例では、アダ
プタ用基板２２に端子台２４を固着した場合を説明した
。この端子台２４０代わシにコネクタを装着すれば、外
部プロセス２１の入出カケ−プルが、その先端にコネク
タを接続されたものである場合に便利である。
はコネクタ２３ｍ 、２３ｂを接合することによシ接続
され、外部プロセス２１とアダゲタ用基板２２とは入出
カケ−プル２５を端子台２４の端子に各々接続すること
により接続される。こうして、ＰＣＢ２０と外部プロセ
ス２１との接続が行なわれる。上記の実施例では、アダ
プタ用基板２２に端子台２４を固着した場合を説明した
。この端子台２４０代わシにコネクタを装着すれば、外
部プロセス２１の入出カケ−プルが、その先端にコネク
タを接続されたものである場合に便利である。
次に、第４図を参照して、本発明の他の実施例を説明す
る。
る。
この実施例は、２つの外部フ０ロセス３０１ 。
３０２と、ＰＣＢ３１に設けられている２つのインタフ
ェース部”’ｔ＋３１２とをアダシタ用基板３２丘介し
て接続する方式である。この実施例においても上ｉＣの
実施例と同様アダプタ用基板３２は、一端をコネクタ３
３を介してＰＣＢ３１の入出カケ−プル３４１ ．３４
２ と接続され、他端を、端子台又はコネクタ３５を介
して、外部プロセス３０１．３０□夫々の入出カケ−プ
ル３６ｓおよび３６２に接続される。ただし、このアダ
プタ用基板３２は１．切換部３７を有している。この切
換部３７はアダゲタ用基板３２の一端に設けられた４つ
の端子と、他端に設けられた４つの端子とを夫々自在に
接続できるようにされている。このような１ｇ：続は、
ラッピング、スイッチ又はコネクタ等を１吏用すること
によシ行なう。例えば、図に示すように、外部フ０ロセ
ヌ３０１ と入出力インタフェース３１２、外部ゾロセ
ス３０ｓと入出力インタフェース３１１とを接続するよ
うな場合が生じた場合、ケーブル３４１が接続されたψ
１°Ｍ子と、ケ−プル３６２が接続された端子とをアダ
プタ用基板３２の切換部３７において接続し、ケーブル
３４鵞が接続された端子とケーブル３６１が接続された
端子とをアダプタ用基板３２の切換部３７において接続
すればよい。
ェース部”’ｔ＋３１２とをアダシタ用基板３２丘介し
て接続する方式である。この実施例においても上ｉＣの
実施例と同様アダプタ用基板３２は、一端をコネクタ３
３を介してＰＣＢ３１の入出カケ−プル３４１ ．３４
２ と接続され、他端を、端子台又はコネクタ３５を介
して、外部プロセス３０１．３０□夫々の入出カケ−プ
ル３６ｓおよび３６２に接続される。ただし、このアダ
プタ用基板３２は１．切換部３７を有している。この切
換部３７はアダゲタ用基板３２の一端に設けられた４つ
の端子と、他端に設けられた４つの端子とを夫々自在に
接続できるようにされている。このような１ｇ：続は、
ラッピング、スイッチ又はコネクタ等を１吏用すること
によシ行なう。例えば、図に示すように、外部フ０ロセ
ヌ３０１ と入出力インタフェース３１２、外部ゾロセ
ス３０ｓと入出力インタフェース３１１とを接続するよ
うな場合が生じた場合、ケーブル３４１が接続されたψ
１°Ｍ子と、ケ−プル３６２が接続された端子とをアダ
プタ用基板３２の切換部３７において接続し、ケーブル
３４鵞が接続された端子とケーブル３６１が接続された
端子とをアダプタ用基板３２の切換部３７において接続
すればよい。
次に、第５図を参照して本発明の他の実施例を説明する
。
。
この実施例は、第４図の実施例と同様の切換え部４０を
有するアダプタ用基板４１を介して、ｎ個の外部プロセ
スと、ＰＣＢ４２とを接続する方式である。ただし、こ
の実施例では、外部プロセス４３１ ｒ ４３２
＋・・・４３ｎ としてｎ個のランノ又はリレー等を
用いる。そして、夫々の外部プロセス４３１ ｒ ４
３２ ＋・・・４３ｎ の一端は電源に接続され、他
端はケーブル４４！ 、４４２ 、・・・４４ｎと接続
されている。一方、ＰＣＢ４２には、リレー接点４５１
ｒ ４５２ ＋・・・４５ｎ から成る信号出力部
４６が設けられており、夫々のリレー接点には、夫に２
本の信号線４７１＆と４７１ｂ 、 ４７２ａと４
７２ｂ、・・・４７ｎａと４７ｎｂを介してコネクタ４
８の各端子と接続されている。このようなＰＣＢ４２に
設けられた信号出力部４６からの出力信号をケーブル４
４．．４４．、・・・４４ｎ を介して外部プロセス
４３１ ｔ４３＊ ｒ・・・４３ｎＫ供給する場合
、アダプタ用基板４１内における各端子間の接続関係は
、図の点線で示すようになる。すなわち、各信号線４７
１ ’ ＋ ４７ ＊ａ ＋ ・・・４７ｎａの
（“ア線４ ’７＋ｂ ｒ ４７２ｂ＋ ＝・４７
ｎｂと一方が接地されているケーブル４９とを切換部４
０において接続すれば、アダプタ用基板４１から共通ア
ースを取ることができる。
有するアダプタ用基板４１を介して、ｎ個の外部プロセ
スと、ＰＣＢ４２とを接続する方式である。ただし、こ
の実施例では、外部プロセス４３１ ｒ ４３２
＋・・・４３ｎ としてｎ個のランノ又はリレー等を
用いる。そして、夫々の外部プロセス４３１ ｒ ４
３２ ＋・・・４３ｎ の一端は電源に接続され、他
端はケーブル４４！ 、４４２ 、・・・４４ｎと接続
されている。一方、ＰＣＢ４２には、リレー接点４５１
ｒ ４５２ ＋・・・４５ｎ から成る信号出力部
４６が設けられており、夫々のリレー接点には、夫に２
本の信号線４７１＆と４７１ｂ 、 ４７２ａと４
７２ｂ、・・・４７ｎａと４７ｎｂを介してコネクタ４
８の各端子と接続されている。このようなＰＣＢ４２に
設けられた信号出力部４６からの出力信号をケーブル４
４．．４４．、・・・４４ｎ を介して外部プロセス
４３１ ｔ４３＊ ｒ・・・４３ｎＫ供給する場合
、アダプタ用基板４１内における各端子間の接続関係は
、図の点線で示すようになる。すなわち、各信号線４７
１ ’ ＋ ４７ ＊ａ ＋ ・・・４７ｎａの
（“ア線４ ’７＋ｂ ｒ ４７２ｂ＋ ＝・４７
ｎｂと一方が接地されているケーブル４９とを切換部４
０において接続すれば、アダプタ用基板４１から共通ア
ースを取ることができる。
１７発明の効果」
以上説明した様に、本発明方式によれば、プロセス用計
算機と外部プロセスとの接続を容易に、迅速に、かつ低
コストで行なうことができる。
算機と外部プロセスとの接続を容易に、迅速に、かつ低
コストで行なうことができる。
第１図、第２図は外部プロセスと従来のＰＩＯとの接続
を示す図、第３図、第４図および第５図は、本発明の実
施例を示す図である。 ２０．３１．４２・・・ＰＣＢ、２２．３２．４１・・
・アゲシタ用基板、２３（２３ａ、２３ｂ）、３３゜４
８・・・コネクタＮ ２４＋３５＋５０・・・端子台
、３７．４０・・・切換部。
を示す図、第３図、第４図および第５図は、本発明の実
施例を示す図である。 ２０．３１．４２・・・ＰＣＢ、２２．３２．４１・・
・アゲシタ用基板、２３（２３ａ、２３ｂ）、３３゜４
８・・・コネクタＮ ２４＋３５＋５０・・・端子台
、３７．４０・・・切換部。
Claims (3)
- （１） 外部グロセスの入出力端子とプロセス用計算
機の信号変換用基板の入出力用コネクタとを接続する場
合、 該入出力用コネクタに対応するコネクタを一端に有し、
他端に外部ｆ０セス用アダプタが固着されたアダゲタ用
基板を用いて接続することを特徴とするプロセス用計算
機と外部グロセスとの接続方式。 - （２）前記アダプタ用基板には上記コネクタとアダゲタ
間の接続を切換える切換部が設けられていることを特徴
とする特許請求の範囲第１項記載のプロセス用計算機と
外部プロセスとの接続方式。 - （３） 前記アダゲタ用基板は、前記信号変換用基板
の各入出力信号線と対応するペア線が接続されたコネク
タとアース接続されたアダゲタ間を前記切換部で接続す
ることを特徴とする特許請求の範囲第１，２項記載のプ
ロセス用計算機と外部グロセスとの接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13436682A JPS5924326A (ja) | 1982-07-31 | 1982-07-31 | プロセス用計算機と外部プロセスとの接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13436682A JPS5924326A (ja) | 1982-07-31 | 1982-07-31 | プロセス用計算機と外部プロセスとの接続方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5924326A true JPS5924326A (ja) | 1984-02-08 |
| JPH0365565B2 JPH0365565B2 (ja) | 1991-10-14 |
Family
ID=15126689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13436682A Granted JPS5924326A (ja) | 1982-07-31 | 1982-07-31 | プロセス用計算機と外部プロセスとの接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924326A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214013A (ja) * | 1984-04-06 | 1985-10-26 | Namuko:Kk | 走行ロボツトの制御装置 |
| JP2014106952A (ja) * | 2012-11-30 | 2014-06-09 | Fuji Electric Co Ltd | プログラマブルコントロールユニットの配線変換装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4982194U (ja) * | 1972-11-06 | 1974-07-16 | ||
| JPS504630U (ja) * | 1973-05-16 | 1975-01-18 | ||
| JPS5451435A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Signal connection method |
-
1982
- 1982-07-31 JP JP13436682A patent/JPS5924326A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4982194U (ja) * | 1972-11-06 | 1974-07-16 | ||
| JPS504630U (ja) * | 1973-05-16 | 1975-01-18 | ||
| JPS5451435A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Signal connection method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214013A (ja) * | 1984-04-06 | 1985-10-26 | Namuko:Kk | 走行ロボツトの制御装置 |
| JP2014106952A (ja) * | 2012-11-30 | 2014-06-09 | Fuji Electric Co Ltd | プログラマブルコントロールユニットの配線変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365565B2 (ja) | 1991-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1134669B1 (en) | Incremental bus structure for modular electronic equipment | |
| US5610801A (en) | Motherboard assembly which has a single socket that can accept a single integrated circuit package or multiple integrated circuit packages | |
| US5807140A (en) | Signal coupler with a common ground plane | |
| US20060080484A1 (en) | System having a module adapted to be included in the system in place of a processor | |
| JPS5924326A (ja) | プロセス用計算機と外部プロセスとの接続方式 | |
| JPS6227409B2 (ja) | ||
| JPH06120636A (ja) | 基板間接続構造 | |
| JPH06242864A (ja) | 接続方式 | |
| JPH03116997A (ja) | シーケンサモジュール | |
| JP2850790B2 (ja) | 配線筐体を用いた配線システム | |
| JPS63150755A (ja) | インタフエ−ス装置 | |
| KR950010183B1 (ko) | 다기능 멀티 커넥터 | |
| KR100204806B1 (ko) | 피이씨이의 키보드 및 마우스 연결장치 | |
| JPH0221580A (ja) | レベル変換器内蔵の電子機器用接続器具 | |
| JPS6018872Y2 (ja) | 回路基板構造 | |
| JP2833310B2 (ja) | 終端抵抗回路および終端抵抗の着脱方法 | |
| KR100188417B1 (ko) | 인터페이싱 케이블 | |
| JPS6015359Y2 (ja) | 信号接続装置 | |
| JPS63208109A (ja) | 電子回路基板 | |
| JPS6327229Y2 (ja) | ||
| JPS63148580A (ja) | 入出力コネクタ分離型プリント基板 | |
| JPH0613766A (ja) | Ｉｃチップ内蔵接続ケーブル | |
| JPH0685143B2 (ja) | バス構成方式 | |
| JPH0513968A (ja) | 信号伝送装置 | |
| JPS6187386A (ja) | プリント基板初期設定装置 |