JPS63150755A - インタフエ−ス装置 - Google Patents
インタフエ−ス装置Info
- Publication number
- JPS63150755A JPS63150755A JP30045886A JP30045886A JPS63150755A JP S63150755 A JPS63150755 A JP S63150755A JP 30045886 A JP30045886 A JP 30045886A JP 30045886 A JP30045886 A JP 30045886A JP S63150755 A JPS63150755 A JP S63150755A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal line
- signal
- connector
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
主基板に増設基板を嵌合接続するための複数の増設用コ
ネクタが配設され、これら増設用コネクタの入力端子及
び出力端子がそれぞれに嵌合接続される増設基板を介し
て接続されるディジーチェーン形のインタフェース装置
において、任意の増設用コネクタから増設基板を汰いた
場合にも最終段まで信号が伝送されるようにしたもので
ある。
ネクタが配設され、これら増設用コネクタの入力端子及
び出力端子がそれぞれに嵌合接続される増設基板を介し
て接続されるディジーチェーン形のインタフェース装置
において、任意の増設用コネクタから増設基板を汰いた
場合にも最終段まで信号が伝送されるようにしたもので
ある。
[産業上の利用分野]
本発明は、インタフェース装置に関し、更に詳しくは、
主基板に配設された複数の増設用コネクタの入力端子及
び出力端子がそれぞれ嵌合接続される増設置板を介して
接続されるデイジーチェ−ン形のインタフェース装置に
関するものである。
主基板に配設された複数の増設用コネクタの入力端子及
び出力端子がそれぞれ嵌合接続される増設置板を介して
接続されるデイジーチェ−ン形のインタフェース装置に
関するものである。
[従来の技術]
第4図は、従来のこの種のインタフェース装置の構成例
を示す図である。図において、1は主基板(マザーボー
ド)であり、増設基板(プリント板)2を嵌合接続する
ための複数の増設用コネクタ3が配設されている。そし
て、増設用コネクタ3の入力端子IN及び出力端子OU
Tは、第5図に示すように、それぞれに嵌合接続される
増設基板2を介して接続されるように構成されている。
を示す図である。図において、1は主基板(マザーボー
ド)であり、増設基板(プリント板)2を嵌合接続する
ための複数の増設用コネクタ3が配設されている。そし
て、増設用コネクタ3の入力端子IN及び出力端子OU
Tは、第5図に示すように、それぞれに嵌合接続される
増設基板2を介して接続されるように構成されている。
尚、2Aは各増設用コネクタ3間を接続する信号線で、
例えば主基板1上にプリント配線されている。
例えば主基板1上にプリント配線されている。
[発明が解決しようとする問題点]
しかし、このような従来のディジーチェーン形のインタ
フェース装置では、増設基板2が増設用コネクタ3から
抜去されるとその増設用コネクタ3における入力端子I
Nと出力端子OUTは開放されることになり、次段以降
のI!!設用コネクタに信号が伝送されないことになる
。
フェース装置では、増設基板2が増設用コネクタ3から
抜去されるとその増設用コネクタ3における入力端子I
Nと出力端子OUTは開放されることになり、次段以降
のI!!設用コネクタに信号が伝送されないことになる
。
本発明は、このような点に鑑みてなされたものであって
、増設用コネクタから増設基板を抜去した場合にも次段
に信号が伝送されるインタフェース装置を提供すること
を目的としている。
、増設用コネクタから増設基板を抜去した場合にも次段
に信号が伝送されるインタフェース装置を提供すること
を目的としている。
[問題点を解決するための手段]
第1図は本発明のインタフェース装置の原理ブロック図
であり、第4図及び第5図と同一のものは同一の符号を
付している。図において、4は曲設の増設用コネクタの
出力信号をバイパスさせる第1の信号線であり、第1の
ゲート7の一方の入力端子に接続されている。5は第2
の信号線、6は第3の信@線であり、これら第2の信号
線5及び第3の信号線6は増設用コネクタ3への増設基
板2の嵌合接続の有無に応じて相補的に信号レベルが変
化するように接続されている。即ち、第2の信号線5の
一端は増設用コネクタ3のグラウンド端子GND又は電
源端子vCCに接続され、他端は第1のゲート7の他方
の入力端子に接続されている。尚、第2の信号線5のは
グラウンド端子GNDに接続されている場合にはプルア
ップされ、電源端子yccに接続されている場合にはプ
ルダウンされている。
であり、第4図及び第5図と同一のものは同一の符号を
付している。図において、4は曲設の増設用コネクタの
出力信号をバイパスさせる第1の信号線であり、第1の
ゲート7の一方の入力端子に接続されている。5は第2
の信号線、6は第3の信@線であり、これら第2の信号
線5及び第3の信号線6は増設用コネクタ3への増設基
板2の嵌合接続の有無に応じて相補的に信号レベルが変
化するように接続されている。即ち、第2の信号線5の
一端は増設用コネクタ3のグラウンド端子GND又は電
源端子vCCに接続され、他端は第1のゲート7の他方
の入力端子に接続されている。尚、第2の信号線5のは
グラウンド端子GNDに接続されている場合にはプルア
ップされ、電源端子yccに接続されている場合にはプ
ルダウンされている。
第3の信号線6の一端は増設用コネクタ3への出力端子
0LJTに接続され、他端は第2のゲート8の一方の入
力端子に接続されている。そして、この第3の信号線6
は、第2の信号線5がプルアップされている場合にはプ
ルダウンされ、第2の信号線5がプルダウンされている
場合にはプルアップされている。第2のゲート8の他方
の入力端子には第1のゲート7の出力端子が接続されて
いる。尚、第1のゲート7としては第2の信号線5がプ
ルダウンされている場合にはオアゲートが用いられて第
2の信号線5がプルアップされている場合にはアンドゲ
ートが用いられ、第2のゲート8としては第3の信号線
6がプルアップされている場合にはアンドゲートが用い
られて第3の信号線6がプルダウンされている場合にオ
アゲートが用いられる。そして、第2のゲート8の出力
端子は増設用コネクタの入力端子INに接続されている
。
0LJTに接続され、他端は第2のゲート8の一方の入
力端子に接続されている。そして、この第3の信号線6
は、第2の信号線5がプルアップされている場合にはプ
ルダウンされ、第2の信号線5がプルダウンされている
場合にはプルアップされている。第2のゲート8の他方
の入力端子には第1のゲート7の出力端子が接続されて
いる。尚、第1のゲート7としては第2の信号線5がプ
ルダウンされている場合にはオアゲートが用いられて第
2の信号線5がプルアップされている場合にはアンドゲ
ートが用いられ、第2のゲート8としては第3の信号線
6がプルアップされている場合にはアンドゲートが用い
られて第3の信号線6がプルダウンされている場合にオ
アゲートが用いられる。そして、第2のゲート8の出力
端子は増設用コネクタの入力端子INに接続されている
。
[作用]
第2の信号線5及び第3の信号線6の信号レベルは、増
設用コネクタ3への増設基板2の嵌合接続の有無に応じ
て相補的に変化する。これにより、増設用コネクタ3に
増設基板2が嵌合接続されている場合には増設用コネク
タ3の出力端子OUTの出力信号が第2のゲート8を介
して次段の増設用コネクタの入り端子INに加えられ、
増設用コネクタ3に増設基板2が嵌合接続されていない
場合には増設用コネクタ3の入力端子INに加えられる
入力信号が第1のゲート7及び第2のゲート8を介して
次段の増設用コネクタの入力端子INに加えられること
になり、任意の増設用コネクタから増設基板を抜去した
場合であっても次段に信号が伝送されることになる。
設用コネクタ3への増設基板2の嵌合接続の有無に応じ
て相補的に変化する。これにより、増設用コネクタ3に
増設基板2が嵌合接続されている場合には増設用コネク
タ3の出力端子OUTの出力信号が第2のゲート8を介
して次段の増設用コネクタの入り端子INに加えられ、
増設用コネクタ3に増設基板2が嵌合接続されていない
場合には増設用コネクタ3の入力端子INに加えられる
入力信号が第1のゲート7及び第2のゲート8を介して
次段の増設用コネクタの入力端子INに加えられること
になり、任意の増設用コネクタから増設基板を抜去した
場合であっても次段に信号が伝送されることになる。
[実施例]
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第2図は本発明の一実施例を示す構成ブロック図であり
、第1図と同じものは同一の符号を付して示す。図にお
いて、第2の信号線5の一端は増設用コネクタ3の電源
端子VCCに接続されていると共にプルダウンされ、第
3の信号線6の一端は増設用コネクタ3の出力端子OU
Tに接続されていると共にプルアップされている。そし
て、第1のゲート7としてはオアゲートを用い、第2の
ゲート8としてはアンドゲートを用いている。
、第1図と同じものは同一の符号を付して示す。図にお
いて、第2の信号線5の一端は増設用コネクタ3の電源
端子VCCに接続されていると共にプルダウンされ、第
3の信号線6の一端は増設用コネクタ3の出力端子OU
Tに接続されていると共にプルアップされている。そし
て、第1のゲート7としてはオアゲートを用い、第2の
ゲート8としてはアンドゲートを用いている。
このように構成された装置の動作を説明すれば、以下の
通りである。
通りである。
前段の増設用コネクタ3の出力端子からの信号が第1の
信号線4を介して入力端子TNに加えられると共にオア
ゲート7の一方の入力端子に加えられる。ここで1.増
設基板2の出力(出力端子OUTからの出力)はローレ
ベルが有効である。
信号線4を介して入力端子TNに加えられると共にオア
ゲート7の一方の入力端子に加えられる。ここで1.増
設基板2の出力(出力端子OUTからの出力)はローレ
ベルが有効である。
先ず、増設用コネクタ3に増設基板2が嵌合接続されて
いる場合には、入力端子INからの信号を増設基板2が
受は取り、出力端子OUTから状態に応じた信号を出力
する。このとき、第2の信号線5は増設基板2上で電源
端子Vccと接続されているために、オアゲート7の他
方の入力信号は常にハイレベルとなる。従って、オアゲ
ート7の出力信号も常にハイレベルになる。これにより
、アンドゲート8からは第3の信号線j16を介して増
設用コネクタ3の出力端子OUTの出力信号がそのまま
出力されることになる。
いる場合には、入力端子INからの信号を増設基板2が
受は取り、出力端子OUTから状態に応じた信号を出力
する。このとき、第2の信号線5は増設基板2上で電源
端子Vccと接続されているために、オアゲート7の他
方の入力信号は常にハイレベルとなる。従って、オアゲ
ート7の出力信号も常にハイレベルになる。これにより
、アンドゲート8からは第3の信号線j16を介して増
設用コネクタ3の出力端子OUTの出力信号がそのまま
出力されることになる。
次に増設用コネクタ3に増設基板2が除去されている場
合には、第2の信号線5はプルダウンされているので、
前段の増設用コネクタの出力端子からの信号が第1の信
号線4及びオアゲート7を介してアンドゲート8の一方
の入力端子に加えられる。このとき、第3の信号線6は
プルアップされてハイレベルとなっているので、アンド
ゲート8からはオアゲート7の出力信号がそのまま出力
されることになる。即ち、増設用コネクタから増設基板
2が抜去されていても、前段の出力信号をそのまま次段
の増設用コネクタに伝送することができる。
合には、第2の信号線5はプルダウンされているので、
前段の増設用コネクタの出力端子からの信号が第1の信
号線4及びオアゲート7を介してアンドゲート8の一方
の入力端子に加えられる。このとき、第3の信号線6は
プルアップされてハイレベルとなっているので、アンド
ゲート8からはオアゲート7の出力信号がそのまま出力
されることになる。即ち、増設用コネクタから増設基板
2が抜去されていても、前段の出力信号をそのまま次段
の増設用コネクタに伝送することができる。
第3図は本発明の他の実施例を示す構成ブロック図であ
り、第2図と同じものは同一の符号を付している。図に
おいて、第2の信号線5の一端は増設用コネクタ3のグ
ラウンド端子GNDに接続されると共にプルアップされ
、第3の信号線6の一端は増設用コネクタ3の出力端子
OUTに接続されると共にプルダウンされている。そし
て、第1のゲート7としてはアンドゲートを用い、第2
のゲート8としてはオアゲートを用いている。
り、第2図と同じものは同一の符号を付している。図に
おいて、第2の信号線5の一端は増設用コネクタ3のグ
ラウンド端子GNDに接続されると共にプルアップされ
、第3の信号線6の一端は増設用コネクタ3の出力端子
OUTに接続されると共にプルダウンされている。そし
て、第1のゲート7としてはアンドゲートを用い、第2
のゲート8としてはオアゲートを用いている。
このような構成において、増設用コネクタ3に増設基板
2が嵌合接続されている場合には第2の信号線5はロー
レベルになり、アンドゲート7の出力信号もローレベル
になる。従って、オアゲート8からは第3の信号線6を
介して増設用コネクタ3の出力端子OUTの出力信号が
そのまま出力されることになる。一方、増設基板2が増
設用コネクタ3から抜去されている場合には、第2のf
fi号線5はプルアップされているのでアンドゲート7
からは第1の信号線4を介して前段の増設用コネクタの
出力信号がそのまま出力され、第3の信号線6はプルダ
ウンされているので、オアゲート8からはアンドゲート
7の出力信号がそのまま出力されることになる。即ち、
第3図の実施例でも、第2図の実施例と同様に、増設用
コネクタ3から増設基板2が抜去されていても前段の出
力信号をそのまま前段の増設用コネクタに伝送すること
ができる。
2が嵌合接続されている場合には第2の信号線5はロー
レベルになり、アンドゲート7の出力信号もローレベル
になる。従って、オアゲート8からは第3の信号線6を
介して増設用コネクタ3の出力端子OUTの出力信号が
そのまま出力されることになる。一方、増設基板2が増
設用コネクタ3から抜去されている場合には、第2のf
fi号線5はプルアップされているのでアンドゲート7
からは第1の信号線4を介して前段の増設用コネクタの
出力信号がそのまま出力され、第3の信号線6はプルダ
ウンされているので、オアゲート8からはアンドゲート
7の出力信号がそのまま出力されることになる。即ち、
第3図の実施例でも、第2図の実施例と同様に、増設用
コネクタ3から増設基板2が抜去されていても前段の出
力信号をそのまま前段の増設用コネクタに伝送すること
ができる。
[発明の効果]
以上詳細に説明したように、本発明によれば、増設用コ
ネクタから増設基板を抜去した場合にも次段の増設用コ
ネクタに信号をそのまま伝送できるディジーチェーン形
のインタフェース装置を提供することができる。
ネクタから増設基板を抜去した場合にも次段の増設用コ
ネクタに信号をそのまま伝送できるディジーチェーン形
のインタフェース装置を提供することができる。
第1図は本発明のインタフェース装はの原理ブロック図
、第2図は本発明の一実施例を示す構成ブロック図、第
、3図は他の実施例を示す構成ブロツク図、第4図は従
来の装置の構成例を示すブロック図、第5図は第4図に
おける接続状態説明図である。 第1図乃至第3図において、 1は主基板、 2は増設基板、 3は増設用コネクタ、 4は第1信号線、 5は第2信号線、 6は第3信号線、 7は第1ゲート、 8は第2ゲートである。
、第2図は本発明の一実施例を示す構成ブロック図、第
、3図は他の実施例を示す構成ブロツク図、第4図は従
来の装置の構成例を示すブロック図、第5図は第4図に
おける接続状態説明図である。 第1図乃至第3図において、 1は主基板、 2は増設基板、 3は増設用コネクタ、 4は第1信号線、 5は第2信号線、 6は第3信号線、 7は第1ゲート、 8は第2ゲートである。
Claims (1)
- 【特許請求の範囲】 主基板(1)に増設基板(2)を嵌合接続するための複
数の増設用コネクタ(3)が配設され、これら増設用コ
ネクタ(3)の入力端子(IN)及び出力端子(OUT
)がそれぞれに嵌合接続される増設基板(2)を介して
接続されるディジーチェーン形のインタフェース装置に
おいて、主基板(1)には、 前段(N−1)の増設用コネクタ(3)の出力信号をバ
イパスさせる第1の信号線(4)と、増設用コネクタ(
3)への増設基板(2)の嵌合接続の有無に応じて信号
レベルが相補的に変化する第2の信号線(5)及び第3
の信号線(6)と、 第1の信号線(4)の信号レベルと第2の信号線(5)
の信号レベルの論理演算を行う第1のゲート(7)と、 第1のゲート(7)の出力信号レベルと第3の信号線(
6)の信号レベルの論理演算を行い次段(N+1)の増
設用コネクタ(3)に出力する第2のゲート(8)とが
設けられたことを特徴とするインタフェース装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30045886A JPS63150755A (ja) | 1986-12-16 | 1986-12-16 | インタフエ−ス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30045886A JPS63150755A (ja) | 1986-12-16 | 1986-12-16 | インタフエ−ス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63150755A true JPS63150755A (ja) | 1988-06-23 |
Family
ID=17885037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30045886A Pending JPS63150755A (ja) | 1986-12-16 | 1986-12-16 | インタフエ−ス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63150755A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011191932A (ja) * | 2010-03-12 | 2011-09-29 | Nec Access Technica Ltd | Usbデバイス接続システム、usbハブコントローラ、その省電力方法およびプログラム |
-
1986
- 1986-12-16 JP JP30045886A patent/JPS63150755A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011191932A (ja) * | 2010-03-12 | 2011-09-29 | Nec Access Technica Ltd | Usbデバイス接続システム、usbハブコントローラ、その省電力方法およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2135839T3 (es) | Comunicacion por video para aplicaciones de interconexion que se comunican mediante el uso de una señal de control. | |
KR850000875A (ko) | 비데오 성분 상호 연결장치 | |
US4739194A (en) | Supergate for high speed transmission of signals | |
JPS63150755A (ja) | インタフエ−ス装置 | |
PL307633A1 (en) | Method of configuring an edp network and edp network configured thereby | |
EP0820009B1 (en) | Emulation device with no fear of faulty operation due to noise | |
JPS5924326A (ja) | プロセス用計算機と外部プロセスとの接続方式 | |
KR840000385B1 (ko) | 버스 접촉 시스템 | |
JPS63140360A (ja) | デイジ−チエ−ン装置 | |
JPS6213155Y2 (ja) | ||
KR100204806B1 (ko) | 피이씨이의 키보드 및 마우스 연결장치 | |
KR100490384B1 (ko) | 동일한종류의하니스에의해상호접속된내장모뎀과오디오인터페이스부를구비한컴퓨터시스템 | |
JPH04303274A (ja) | ワンチップマイクロコンピュータ | |
KR19990066596A (ko) | 병렬 포트 인터페이스 회로 | |
JPS6160197A (ja) | 信号伝送方式 | |
JPH0315940A (ja) | プリンタ出力回路 | |
JPS63105393U (ja) | ||
JPS63211053A (ja) | 接続回路 | |
JPH0284956U (ja) | ||
JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
JPH0648243U (ja) | シリアル−パラレル変換回路 | |
JPH04264933A (ja) | マイクロコンピュータ | |
JPH10105287A (ja) | 拡張ボードの接続方式 | |
JPS63155796A (ja) | 電子装置 | |
JPS6178248A (ja) | 端末結合装置 |