JPS6160197A - 信号伝送方式 - Google Patents
信号伝送方式Info
- Publication number
- JPS6160197A JPS6160197A JP18188184A JP18188184A JPS6160197A JP S6160197 A JPS6160197 A JP S6160197A JP 18188184 A JP18188184 A JP 18188184A JP 18188184 A JP18188184 A JP 18188184A JP S6160197 A JPS6160197 A JP S6160197A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cnt
- signals
- devices
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の第1の装置の同種の信号をそれぞれ特定
の第2の装置に導く際のワイヤリングを簡素化した信号
伝送方式に関する。
の第2の装置に導く際のワイヤリングを簡素化した信号
伝送方式に関する。
第2図は本発明で対象とするシステムの従来の信号伝送
手段を説明するためのブ四ツク図である。図中、10m
、103,101.・・・10nは、それぞれ外部から
の入力係号S IN に対して、所定の処理を行なう
第1の装置(以下5−CNTと称す)であセ、その処理
は各々のアプリケーションによって異々る。又、各5−
CNT10、.10..108.・・・10nからは所
定の処理信号S。UTが出力される。11,11・・・
け上記各S−CNTM o、、y o2.J o3.・
・・10n内に設けられた信号処理回路である。
手段を説明するためのブ四ツク図である。図中、10m
、103,101.・・・10nは、それぞれ外部から
の入力係号S IN に対して、所定の処理を行なう
第1の装置(以下5−CNTと称す)であセ、その処理
は各々のアプリケーションによって異々る。又、各5−
CNT10、.10..108.・・・10nからは所
定の処理信号S。UTが出力される。11,11・・・
け上記各S−CNTM o、、y o2.J o3.・
・・10n内に設けられた信号処理回路である。
ここでは、上記各5−CNTJ o、、:t o、。
103、・・・10nが検出した夕(部からの係上。
S IN CD異常をマヌタ側の第2の装置(以下M−
CNTと称す)20に伝送する。M −CN T2Oけ
上記各5−CNTJ ol、J o2,1o3、・・・
10nから送出された上記p常検出信号をオア回路21
で一括して受け、何れかの5−CNTK異常があると、
これをランプ22によシ表示出力する。又、上記各S
−CN’ T Jθ1110t t J’S t ’・
・10nに於いても、それぞれに自己装置の異常をラン
プ12.12・・・に表示出力する。
CNTと称す)20に伝送する。M −CN T2Oけ
上記各5−CNTJ ol、J o2,1o3、・・・
10nから送出された上記p常検出信号をオア回路21
で一括して受け、何れかの5−CNTK異常があると、
これをランプ22によシ表示出力する。又、上記各S
−CN’ T Jθ1110t t J’S t ’・
・10nに於いても、それぞれに自己装置の異常をラン
プ12.12・・・に表示出力する。
このような構成をなす従来のシステムに於いては以下の
ようが欠点があった。即ち、M−CNT、zoの制御対
象となるすべての各5−CNTl 01,102.10
s s =・10nが、それぞれ固有の信号線30,3
0,30.・・・を介して、異常検出信号等の所定の信
号をM−CNTzoに送っており、従って、M−CNT
zo側の入力信号線数が大幅に増加して、配線が繁雑化
し、更には入出力ピン数の大幅な増加、ピン数不足等の
不都合を招く。
ようが欠点があった。即ち、M−CNT、zoの制御対
象となるすべての各5−CNTl 01,102.10
s s =・10nが、それぞれ固有の信号線30,3
0,30.・・・を介して、異常検出信号等の所定の信
号をM−CNTzoに送っており、従って、M−CNT
zo側の入力信号線数が大幅に増加して、配線が繁雑化
し、更には入出力ピン数の大幅な増加、ピン数不足等の
不都合を招く。
〔問題点を解決するための手段及び作用〕本発明は、複
数の第1の装置の同種の信号をそれぞれ特定の第2の装
置に送り、上記第2の装置が上記信号の論理加算値を制
御対象とするシステムに於いて、上記同種の信号を直列
化するオア回路全上記各第1の装置内に分散して配置す
る構成としたもので、これにより、上記第1、第2の装
置間に布線される信号線の本数を大幅に低減でき、配線
を大幅に簡素化できるとともに、入出力ピン数の不足を
解消できる。
数の第1の装置の同種の信号をそれぞれ特定の第2の装
置に送り、上記第2の装置が上記信号の論理加算値を制
御対象とするシステムに於いて、上記同種の信号を直列
化するオア回路全上記各第1の装置内に分散して配置す
る構成としたもので、これにより、上記第1、第2の装
置間に布線される信号線の本数を大幅に低減でき、配線
を大幅に簡素化できるとともに、入出力ピン数の不足を
解消できる。
第1図は本発明の一実施例を示したもので、図中、10
0.。100□、100.。・・・100pはそれぞれ
外部からの入力信号S INに対して所定の処理を行な
う第1の装置(以下5−CNTと称す〕であシ、2θ0
け上記各5−CNTlool、zoo、、 1oo、、
・・・100nを制御対象又は監視対象とするマヌタ側
の第2の装置(以下M−CNTと称す)である。
0.。100□、100.。・・・100pはそれぞれ
外部からの入力信号S INに対して所定の処理を行な
う第1の装置(以下5−CNTと称す〕であシ、2θ0
け上記各5−CNTlool、zoo、、 1oo、、
・・・100nを制御対象又は監視対象とするマヌタ側
の第2の装置(以下M−CNTと称す)である。
101.101・・・け5−CNTi ool。
100、.100.、・・・100n内に設けられた信
号処理回路、702,102・・・はとの信号処理回路
101.・・・でエラーが検出された際に、その異常を
表示するためのランプ、S OUTは出力信号である。
号処理回路、702,102・・・はとの信号処理回路
101.・・・でエラーが検出された際に、その異常を
表示するためのランプ、S OUTは出力信号である。
又、103,103・・・は同種の信号を直列化するた
めに、各5−CNT毎に分散配置されたオア回路であり
、ここでは前段の5−CNTからの異常検出信号と自己
5−CNTからの異常検出信号とをオア加算して次段5
−CNTへのオア入力としている。
めに、各5−CNT毎に分散配置されたオア回路であり
、ここでは前段の5−CNTからの異常検出信号と自己
5−CNTからの異常検出信号とをオア加算して次段5
−CNTへのオア入力としている。
201け上記各S−CN T 100 Ht 1002
.1003.・・・100nの何れかの信号処理回路1
01がエラーを検出すると、その異常を表示するランプ
である。
.1003.・・・100nの何れかの信号処理回路1
01がエラーを検出すると、その異常を表示するランプ
である。
300.300・・・け上記各5−CNT100□、ノ
00.,1008.−・−10Onのオア回路103.
103間をつなぐ信号線、5ozFi最終段のS −C
N T 100 nのオア回路103(D出力をM−C
NTzooに導くための1本の信号線、302け初段の
5−CNT 1 o olのオア回路103f”O“を
一方の入力信号として供給するための信号線である。
00.,1008.−・−10Onのオア回路103.
103間をつなぐ信号線、5ozFi最終段のS −C
N T 100 nのオア回路103(D出力をM−C
NTzooに導くための1本の信号線、302け初段の
5−CNT 1 o olのオア回路103f”O“を
一方の入力信号として供給するための信号線である。
このように、上記実施例では、同種の信号、即ち、ここ
では異常検出信号の直列化を計るために、上記各5−C
NT100..100.。
では異常検出信号の直列化を計るために、上記各5−C
NT100..100.。
100、、−・・100nにオア回路103,103、
・・・を設け、M−CNTzooに入力される信号を1
本の信号m301にまとめている。
・・・を設け、M−CNTzooに入力される信号を1
本の信号m301にまとめている。
従って、5−CNTzoo□、100.。
100、、−10Onと、八’I−CNT2θOとの間
の信号線接続は著しく簡素化され、又、M−CNTzo
oに割付ける上記異常検出信号のための入力ピンも1個
でよい。
の信号線接続は著しく簡素化され、又、M−CNTzo
oに割付ける上記異常検出信号のための入力ピンも1個
でよい。
又、上記した実施例の方式に於いては、成る5−CNT
の故障や、抜けにより、信号の伝搬が損われた場合にも
、論理信号の選択を適切に決めれは、上記壮態を検出す
ることも可能であ □る。例えば上記5−CNTlo
o、、J o o、。
の故障や、抜けにより、信号の伝搬が損われた場合にも
、論理信号の選択を適切に決めれは、上記壮態を検出す
ることも可能であ □る。例えば上記5−CNTlo
o、、J o o、。
100、、・・・100nのうちの一つが異常を検出す
ると、その信号は上述した如く、直列化された信+j線
300,301・・・を介してM −CNT100に伝
えられる。これ以外に、5−CNT1001,1002
,100.、=−100nの自己診断機能により、炙常
を検出したときにも、上記信号線300・・・を共通に
用いてM−CNT200にその異常を通知できる。更に
、例えば5−CNTl 00 i (i=t t t
t ・・・n )が故障して、信号線SOOから切離さ
れ、信号線300が電気的に切れてしまった場合にも、
各5−CNTJ 001,1002,1003.・・・
10011のオア回路103の入力を酸1理″1“レベ
ルにプルアップしておけば、M−CNT200によって
、5−CNTloolの故障状態を検出可能である。
ると、その信号は上述した如く、直列化された信+j線
300,301・・・を介してM −CNT100に伝
えられる。これ以外に、5−CNT1001,1002
,100.、=−100nの自己診断機能により、炙常
を検出したときにも、上記信号線300・・・を共通に
用いてM−CNT200にその異常を通知できる。更に
、例えば5−CNTl 00 i (i=t t t
t ・・・n )が故障して、信号線SOOから切離さ
れ、信号線300が電気的に切れてしまった場合にも、
各5−CNTJ 001,1002,1003.・・・
10011のオア回路103の入力を酸1理″1“レベ
ルにプルアップしておけば、M−CNT200によって
、5−CNTloolの故障状態を検出可能である。
以上詳記したように本発明の信号伝送方式によれは複数
の第1の装置の同神の信号をそれぞれ特定の$2の装置
に送り、上記第2の装置が上記信号の論理加算値を制御
対象とするシステムに於いて、上記PI eの信号を直
列化するオア回路を上記各第1の装置内に分散して配置
する構成としたことによシ、上記第1.第2の装置間に
布線される信号線の本数を大幅に低減でき、配aを大幅
に簡素化できるとともに、入出力ピン数の不足を解消で
きる。
の第1の装置の同神の信号をそれぞれ特定の$2の装置
に送り、上記第2の装置が上記信号の論理加算値を制御
対象とするシステムに於いて、上記PI eの信号を直
列化するオア回路を上記各第1の装置内に分散して配置
する構成としたことによシ、上記第1.第2の装置間に
布線される信号線の本数を大幅に低減でき、配aを大幅
に簡素化できるとともに、入出力ピン数の不足を解消で
きる。
第1図は本発明の一実施例を示すブロック図、第2図は
従来の構成を示すブロック図である。 100、.1θ0..100.、−・・100n・・・
第1の装置(S−CNT)、1o1.・・・・・・係号
処理回路、102.201・・・ランプ、103・・・
・・・オア回路、200・・・第2の装置(M−CN
T )、3θθ。 301.302・・・信号線。
従来の構成を示すブロック図である。 100、.1θ0..100.、−・・100n・・・
第1の装置(S−CNT)、1o1.・・・・・・係号
処理回路、102.201・・・ランプ、103・・・
・・・オア回路、200・・・第2の装置(M−CN
T )、3θθ。 301.302・・・信号線。
Claims (1)
- 複数の第1の装置の同種の信号をそれぞれ特定の第2の
装置に送り、上記第2の装置が上記信号の論理加算値を
制御対象とするシステムに於いて、上記同種の信号を直
列化するオア回路を上記各第1の装置内に分散して配置
することを特徴とした信号伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18188184A JPS6160197A (ja) | 1984-08-31 | 1984-08-31 | 信号伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18188184A JPS6160197A (ja) | 1984-08-31 | 1984-08-31 | 信号伝送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6160197A true JPS6160197A (ja) | 1986-03-27 |
Family
ID=16108499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18188184A Pending JPS6160197A (ja) | 1984-08-31 | 1984-08-31 | 信号伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6160197A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260750A (ja) * | 1989-03-30 | 1990-10-23 | Nec Corp | 多地点会議システムにおける議事内容蓄積方式 |
JPH02260751A (ja) * | 1989-03-30 | 1990-10-23 | Nec Corp | 多地点会議システムにおける議事内容蓄積方式 |
-
1984
- 1984-08-31 JP JP18188184A patent/JPS6160197A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02260750A (ja) * | 1989-03-30 | 1990-10-23 | Nec Corp | 多地点会議システムにおける議事内容蓄積方式 |
JPH02260751A (ja) * | 1989-03-30 | 1990-10-23 | Nec Corp | 多地点会議システムにおける議事内容蓄積方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5999930A (ja) | 電源システム | |
EP0219413A3 (en) | An array reconfiguration apparatus and method particularly adapted for use with very large scale integrated circuits | |
US4322794A (en) | Bus connection system | |
JPS6346455B2 (ja) | ||
US4093993A (en) | Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device | |
JPS6160197A (ja) | 信号伝送方式 | |
CN111090967A (zh) | 一种pcb布局结构、方法、布线方法及服务器主板 | |
US6633179B1 (en) | Bidirectional signal control circuit | |
JP2592759B2 (ja) | 分配器 | |
JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
JPS6157863A (ja) | ケ−ブル抜け検出回路 | |
JP4378799B2 (ja) | ディジタルデータの入出力装置 | |
JPS6347106Y2 (ja) | ||
JPH089252A (ja) | 映像信号切換回路 | |
JPS63150755A (ja) | インタフエ−ス装置 | |
JPS63197208A (ja) | バスの接続構造 | |
JPH03237566A (ja) | 平衡伝送配線情報生成システム | |
JPH0431622Y2 (ja) | ||
JPS5924326A (ja) | プロセス用計算機と外部プロセスとの接続方式 | |
JPH0588781A (ja) | 計算機配線装置 | |
JPS63209153A (ja) | Lsiブロツクの組 | |
JPS60225962A (ja) | 優先順位制御回路 | |
JPS6284361A (ja) | 計算機のバスシステム | |
JPH1131031A (ja) | バスモジュール | |
JPS6325383B2 (ja) |