JPS63155796A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS63155796A JPS63155796A JP61302996A JP30299686A JPS63155796A JP S63155796 A JPS63155796 A JP S63155796A JP 61302996 A JP61302996 A JP 61302996A JP 30299686 A JP30299686 A JP 30299686A JP S63155796 A JPS63155796 A JP S63155796A
- Authority
- JP
- Japan
- Prior art keywords
- package
- wiring board
- packages
- electronic device
- back wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は活線挿抜方式の電子装置に関する。
［従来の技術］
従来のこの種の電子装置の構成を第５図に示す、この装
置は、複数の電子回路パッケージを搭載するユニット２
６と、パッケージ間の信号を伝達するためのバックワイ
ヤリングボード２５と、挿抜対象パッケージ２１，２２
、電源パッケージ２３、中央処理（ＣＰＵ）パッケージ
２４等の複数の電子回路パッケージから構成される。な
お。
置は、複数の電子回路パッケージを搭載するユニット２
６と、パッケージ間の信号を伝達するためのバックワイ
ヤリングボード２５と、挿抜対象パッケージ２１，２２
、電源パッケージ２３、中央処理（ＣＰＵ）パッケージ
２４等の複数の電子回路パッケージから構成される。な
お。
図中２７はデータバスである。
この装置においては、電源パッケージ２３の電源スィッ
チ２３ａをオン状態としたまま、挿抜対象パッケージ２
１．２２の挿抜を行っていた。
チ２３ａをオン状態としたまま、挿抜対象パッケージ２
１．２２の挿抜を行っていた。
［解決すべき問題点］
上述の従来の電子装置は、電源スィッチ２３ａがオン状
態のまま挿抜対象パッケージ２１．２２を挿抜している
ので、バックワイヤリングボード２５上のデータバスに
ノイズが発生し、中央処理パッケージ２４が誤動作する
可能性が大きいという欠点があった。
態のまま挿抜対象パッケージ２１．２２を挿抜している
ので、バックワイヤリングボード２５上のデータバスに
ノイズが発生し、中央処理パッケージ２４が誤動作する
可能性が大きいという欠点があった。
［問題点の解決手段］
上記従来の問題点を解決する本発明は、複数の電子回路
パッケージ間をバックワイヤリングボード上の信号配線
により接続してなる電子装置において、前記バックワイ
ヤリングボード上の信号配線と前記電子回路パッケージ
とを接続するコネクタ付ケーブルと、前記各電子回路パ
ッケージの挿抜を指示し、当該電子回路パッケージの抜
き取りの際前記バックワイヤリングボード上の信号配線
部をハイインピーダンス状態に制御する制御手段とを有
する構成となっている。
パッケージ間をバックワイヤリングボード上の信号配線
により接続してなる電子装置において、前記バックワイ
ヤリングボード上の信号配線と前記電子回路パッケージ
とを接続するコネクタ付ケーブルと、前記各電子回路パ
ッケージの挿抜を指示し、当該電子回路パッケージの抜
き取りの際前記バックワイヤリングボード上の信号配線
部をハイインピーダンス状態に制御する制御手段とを有
する構成となっている。
［実施例］
以下、本発明の実施例について図面を用いて説明する。
第１図乃至第４図は本発明の一実施例を示すもので、第
１図は構成図、第２図はその側面図、第３図は接続図、
第４図は論理回路である。
１図は構成図、第２図はその側面図、第３図は接続図、
第４図は論理回路である。
図中、８は複数の電子回路を搭載するユニット、２はパ
ッケージ間の信号を伝達するだめのバックワイヤリング
ボード、３，４，５ははそれぞれ挿抜対象パッケージ、
１は中央処理（ＣＰＵ）パッケージ、９は活線挿抜を実
現するための論理回路、７は挿抜対象パッケージ３〜５
にそれぞれ設けた論理回路制御スイッチ、６はバックワ
イヤリングボード２上の信号配線と挿抜対象パッケージ
３〜５とを接続するためのコネクタ付ケーブル、１０は
データバスである。
ッケージ間の信号を伝達するだめのバックワイヤリング
ボード、３，４，５ははそれぞれ挿抜対象パッケージ、
１は中央処理（ＣＰＵ）パッケージ、９は活線挿抜を実
現するための論理回路、７は挿抜対象パッケージ３〜５
にそれぞれ設けた論理回路制御スイッチ、６はバックワ
イヤリングボード２上の信号配線と挿抜対象パッケージ
３〜５とを接続するためのコネクタ付ケーブル、１０は
データバスである。
上記論理回路制御スイッチ７は論理回路９の２つの入力
信号線Ａ−Ｂ間を接続したり切断したりする。一方の人
力信号線Ａは、トライステートバッファ回路９ａのゲー
ト端子に接続され、他方の人力信号線Ｂはアースに接続
される。トライステートバッファ回路９ａの出力信号線
Ｃは、バックワイヤリングボード２を介して下側コネク
タＬと接続される。また、上側コネクタＵはバックワイ
ヤリングボード２上のデータバス１ｏと接続され、さら
にデータバス１０は中央処理パッケージ１と接続される
。
信号線Ａ−Ｂ間を接続したり切断したりする。一方の人
力信号線Ａは、トライステートバッファ回路９ａのゲー
ト端子に接続され、他方の人力信号線Ｂはアースに接続
される。トライステートバッファ回路９ａの出力信号線
Ｃは、バックワイヤリングボード２を介して下側コネク
タＬと接続される。また、上側コネクタＵはバックワイ
ヤリングボード２上のデータバス１ｏと接続され、さら
にデータバス１０は中央処理パッケージ１と接続される
。
上記構成の電子装置では、挿抜対象パッケージ３〜５を
抜き取る場合、論理回路制御スイッチ７により入力信号
線Ａ−Ｂ間を接続すると、論理回路９におけるトライス
テートバッフ７回路９ａのゲート人力であるＡ人力信号
はアースと接続され、”０”レベルとなる。その結果、
論理回路９の出力信号Ｃはハイインピーダンス状態とな
り、バックワイヤリングボード２上のデータバス１０が
ハイインピーダンス状態となる。次に、バックワイヤリ
ングボート２上のデータバス１０と接続されている上側
コネクタＵを抜き取る。このとき、バックワイヤリング
ボード２上のデータバス１０はハイインピーダンス状態
であるため、データバス１０上にはノイズが発生しない
。その後、挿抜対象パッケージ３〜５を抜き取る。
抜き取る場合、論理回路制御スイッチ７により入力信号
線Ａ−Ｂ間を接続すると、論理回路９におけるトライス
テートバッフ７回路９ａのゲート人力であるＡ人力信号
はアースと接続され、”０”レベルとなる。その結果、
論理回路９の出力信号Ｃはハイインピーダンス状態とな
り、バックワイヤリングボード２上のデータバス１０が
ハイインピーダンス状態となる。次に、バックワイヤリ
ングボート２上のデータバス１０と接続されている上側
コネクタＵを抜き取る。このとき、バックワイヤリング
ボード２上のデータバス１０はハイインピーダンス状態
であるため、データバス１０上にはノイズが発生しない
。その後、挿抜対象パッケージ３〜５を抜き取る。
パッケージを挿入する場合には、上側コネクタＵをはず
した状態で挿抜対象パッケージ３〜５を挿入する。この
際、論理回路制御スイッチ７は接続状態、切断状態のど
ちらでもよい。次に、上側コネクタＵを挿入し、データ
バス１０と接続する。このとき、挿抜対象パッケージ３
〜５には電源が既に供給されているため、内部回路は安
定しておりデータバス１０にノイズは発生しない。
した状態で挿抜対象パッケージ３〜５を挿入する。この
際、論理回路制御スイッチ７は接続状態、切断状態のど
ちらでもよい。次に、上側コネクタＵを挿入し、データ
バス１０と接続する。このとき、挿抜対象パッケージ３
〜５には電源が既に供給されているため、内部回路は安
定しておりデータバス１０にノイズは発生しない。
［発明の効果］
以上説明したように本発明の電子装置は、挿抜対象の電
子回路パッケージの抜き取り時にバックワイヤリングボ
ード上の信号配線部をハイインピーダンス状態に制御す
るようにしたので、電源投入状態で電子回路パッケージ
の挿抜を行っても、バックワイヤリングボード上の信号
配線部が、ハイインピーダンス状態になっているか又は
、安定状態になっているため、データバス上にノイズが
発生することによるＣＰＵパッケージの誤動作は生じな
いという効果がある。
子回路パッケージの抜き取り時にバックワイヤリングボ
ード上の信号配線部をハイインピーダンス状態に制御す
るようにしたので、電源投入状態で電子回路パッケージ
の挿抜を行っても、バックワイヤリングボード上の信号
配線部が、ハイインピーダンス状態になっているか又は
、安定状態になっているため、データバス上にノイズが
発生することによるＣＰＵパッケージの誤動作は生じな
いという効果がある。
第１図乃至第４図は本発明の一実施例に係る電子装置を
示すもので、第１図は構成図、第２図はその側面図、第
３図は接続図、第４図は論理回路の構成図、 第５図は従来の電子装置を示す構成図である。 １：中央処理（ＣＰＵ）パッケージ ２：バックワイヤリングボード ３〜５：挿抜対象パッケージ ６：コネクタ付ケーブル ７：論理回路制御スイッチ ８：ユニット ９：論理回路 １０：データバス
示すもので、第１図は構成図、第２図はその側面図、第
３図は接続図、第４図は論理回路の構成図、 第５図は従来の電子装置を示す構成図である。 １：中央処理（ＣＰＵ）パッケージ ２：バックワイヤリングボード ３〜５：挿抜対象パッケージ ６：コネクタ付ケーブル ７：論理回路制御スイッチ ８：ユニット ９：論理回路 １０：データバス
Claims (1)
- 【特許請求の範囲】 複数の電子回路パッケージ間をバックワイヤリングボ
ード上の信号配線により接続してなる電子装置において
、 前記バックワイヤリングボード上の信号配線と前記電子
回路パッケージとを接続するコネクタ付ケーブルと、前
記各電子回路パッケージの挿抜を指示し、当該電子回路
パッケージの抜き取りの際前記バックワイヤリングボー
ド上の信号配線部をハイインピーダンス状態に制御する
制御手段とを具備したことを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302996A JPS63155796A (ja) | 1986-12-19 | 1986-12-19 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302996A JPS63155796A (ja) | 1986-12-19 | 1986-12-19 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155796A true JPS63155796A (ja) | 1988-06-28 |
Family
ID=17915677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61302996A Pending JPS63155796A (ja) | 1986-12-19 | 1986-12-19 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155796A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006268071A (ja) * | 2005-03-22 | 2006-10-05 | Meidensha Corp | 電子回路基板接続装置 |
-
1986
- 1986-12-19 JP JP61302996A patent/JPS63155796A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006268071A (ja) * | 2005-03-22 | 2006-10-05 | Meidensha Corp | 電子回路基板接続装置 |
| JP4609131B2 (ja) * | 2005-03-22 | 2011-01-12 | 株式会社明電舎 | 電子回路基板接続装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| US4658333A (en) | Variable length backplane bus | |
| EP0352934A3 (en) | Insertion and removal of a circuit device into a bus network | |
| CA2018069A1 (en) | Method and apparatus for a rapid interconnection to a computer bus | |
| JPS63155796A (ja) | 電子装置 | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| EP0645716A1 (en) | Termination circuits for SCSI host bus adapter | |
| JPH0785562B2 (ja) | 通信装置間の障害検出方式 | |
| JPS6111912Y2 (ja) | ||
| JP2690424B2 (ja) | プリント基板の接続コネクタ | |
| JPS5847726B2 (ja) | プリント配線板装置 | |
| JP2000010659A (ja) | 活線挿抜保護装置 | |
| JPS63157497A (ja) | 活線挿抜方式 | |
| JPS63208109A (ja) | 電子回路基板 | |
| JPH05324143A (ja) | トークンリング用通信カードの活線挿抜機構 | |
| JP3008198B2 (ja) | アダプタ | |
| JPS607286B2 (ja) | 制御デ−タ入出力用カ−ド装置 | |
| JP3335171B2 (ja) | 電子装置 | |
| JPS63278400A (ja) | 活線挿抜可能な電子装置 | |
| JPH0294271A (ja) | インタフェースパッケージ | |
| JPS62196854A (ja) | 半導体装置 | |
| JPS58123648U (ja) | 情報処理システムにおけるル−プライン切替器 | |
| JPS63150755A (ja) | インタフエ−ス装置 | |
| JPS5846178U (ja) | 評価補助パツケ−ジ | |
| JPH10308262A (ja) | 制御回路装置 |