JP4609131B2

JP4609131B2 - 電子回路基板接続装置

Info

Publication number: JP4609131B2
Application number: JP2005080855A
Authority: JP
Inventors: 史服部
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2005-03-22
Filing date: 2005-03-22
Publication date: 2011-01-12
Anticipated expiration: 2025-03-22
Also published as: JP2006268071A

Description

この発明は、ＰＩＣＭＧ２．０Ｒ３．０コンパクトＰＣＩシステムで定められているフロントＩ／Ｏボード、バックプレーン、リアＩ／Ｏボードの構成をフレキシブルに変更可能とした電子回路基板接続装置に関するものである。

図５（ａ）〜（ｃ）は電子回路基板接続装置であるコンパクトＰＣＩシステムの基本構成を示し、（ａ）はフロントＩ／Ｏボード１の側面図、（ｂ）はバックプレーン２の側面図、（ｃ）はリアＩ／Ｏボード３の側面図である。フロントＩ／Ｏボード１の後部にはリセプタクルコネクタＪ１〜Ｊ５が設けられ、バックプレーン２の表面側にはリセプタクルコネクタＪ１〜Ｊ５と接続されるプラグコネクタＰ１〜Ｐ５が設けられ、バックプレーン２の裏面側にはプラグコネクタＰ３〜Ｐ５とそれぞれ電気的に接続されたシュラウドｒＰ３〜ｒＰ５が設けられる。又、リアＩ／Ｏボード３の前部にはシュラウドｒＰ３〜ｒＰ５とそれぞれ接続されるリセプタクルコネクタｒＪ３〜ｒＪ５が設けられる。リセプタクルコネクタＪ１，Ｊ２にはコンパクトＰＣＩ信号が割り当て（アサイン）られてバス接続されるが、リセプタクルコネクタＪ３〜Ｊ５にはユーザ定義Ｉ／Ｏ信号が割り当てられ、バス接続されない。フロントＩ／Ｏボード１にＣＰＵボードが実装された場合には、リセプタクルコネクタＪ１，Ｊ２にはコンパクトＰＣＩ信号が割り当てられ、リセプタクルコネクタＪ３〜Ｊ５にはユーザが定義したＩＤＥバス信号（プライマリＩＤＥ−Ｐ、セカンダリＩＤＥ−Ｓ）が割り当てられる。

なお、この出願の発明に関連する先行技術文献としては、以下のものがある。
特開２００２−２３８８７号公報特開平１１−１７５２０６号公報

図６は従来の電子回路基板接続装置の一例（コンパクトＰＣＩシステム）を示し、バックプレーン２にはコンパクトＰＣＩのスロットＳＬ１〜ＳＬ５が設けられ、フロントＩ／Ｏ側のスロットＳＬ１にはフロントＩ／Ｏボード１に実装されたＣＰＵボード４のコネクタ５が接続され、リアＩ／Ｏ側のスロットＳＬ１にはＩＤＥ信号（ＩＤＥ−Ｐ，ＩＤＥ−Ｓ）のケーブル６の一端のコネクタ７が接続され、ＩＤＥ信号ケーブル６の他端はバックプレーン２のリアＩ／Ｏ側のコンパクトＰＣＩ外の位置に設けられたコネクタ８に接続され、バックプレーン２のフロントＩ／Ｏ側にもコンパクトＰＣＩ外においてコネクタ８と電気的に接続されたコネクタ９が設けられ、コネクタ９にはフロントＩ／Ｏボード１に実装されたＩＤＥ装置（ＨＤＤ，ＣＤ−ＲＯＭ等の周辺・端末装置）１０が接続される。

図６に示した電子回路基板接続装置においては、ＩＤＥ装置１０を常時接続しているが、ＩＤＥ装置１０にはＣＤ−ＲＯＭ等のように常時接続する必要の無いものもあり、このようなものを常時接続しようとすると、スペースが必要となり、またＩＤＥ装置１０をコンパクトＰＣＩ外の位置で接続するので、筐体サイズが大型になった。

又、図７は従来の他の電子回路基板接続装置（コンパクトＰＣＩシステム）の例を示し、例えばＩＤＥ信号ケーブル６の両端のコネクタ７，８はリアＩ／Ｏ側のスロットＳＬ１，ＳＬ５に接続し、ＩＤＥ装置１０のコネクタ９はフロントＩ／Ｏ側のスロットＳＬ５に接続し、ＣＰＵボード４のコネクタ５はフロントＩ／Ｏ側のスロットＳＬ１に接続する。

図７に示した電子回路基板接続装置においては、コンパクトＰＣＩ上のスロットを用いてＩＤＥ装置１０及びＣＰＵボード４を接続しているので、筐体は小型になるが、リアＩ／Ｏ側のコネクタ７，８の接続位置によってフロントＩ／Ｏ側のコネクタ５，９の接続位置が固定されてしまい、不便であった。

この発明は上記のような課題を解決するために成されたものであり、筐体サイズの小型化が可能であるとともに、ＩＤＥ装置の実装位置を自由に変えることができる電子回路基板接続装置を得ることを目的とする。

この発明の請求項１に係る電子回路基板接続装置は、バックプレーンのフロント側にフロントＩ／Ｏボードを接続するとともに、バックプレーンのリア側にリアＩ／Ｏボードを接続した電子回路基板接続装置において、フロントＩ／ＯボードにＩＤＥ装置及び被実装装置を実装するとともに、バックプレーンのすべてのスロットの特定のプラグコネクタ間をバックプレーン上でバス接続し、被実装装置からのＩＤＥ信号をリア側のＩＤＥ信号ケーブル及びバックプレーンを介してすべてのスロットの特定のプラグコネクタと接続し、ＩＤＥ装置をいずれかのスロットの特定のプラグコネクタに接続したものである。

請求項２に係る電子回路基板接続装置は、バックプレーンのフロント側にフロントＩ／Ｏボードを接続するとともに、バックプレーンのリア側にリアＩ／Ｏボードを接続した電子回路基板接続装置において、リアＩ／Ｏボードをバックプレーンと平行に配置されたピギーバックタイプとするとともに、フロントＩ／Ｏボードに被実装装置及びＩＤＥ装置を実装し、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリアＩ／Ｏボード上でバス接続し、被実装装置からのＩＤＥ信号をリア側のＩＤＥ信号ケーブル及びリアＩ／Ｏボードを介してすべてのスロットの特定のプラグコネクタと接続し、ＩＤＥ装置をいずれかのスロットの特定のプラグコネクタに接続したものである。

請求項３に係る電子回路基板接続装置は、バックプレーンのフロント側にフロントＩ／Ｏボードを接続するとともに、バックプレーンのリア側にリアＩ／Ｏボードを接続した電子回路基板接続装置において、フロントＩ／Ｏボードに被実装装置及びＩＤＥ装置を実装するとともに、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリア側のＩＤＥ信号ケーブルによりバス接続し、被実装装置からのＩＤＥ信号をＩＤＥ信号ケーブルを介してすべてのスロットの特定のプラグコネクタと接続し、ＩＤＥ装置をいずれかのスロットの特定のプラグコネクタに接続したものである。

以上のようにこの発明の請求項１によれば、ＩＤＥ装置をバックプレーンのスロットに接続しており、筐体サイズを小型化することができる。又、ＩＤＥ装置は常時使用しないこともあり、使用しない場合には接続スロットを拡張スロットとして利用することができる。また、バックプレーンのすべてのスロットの特定のプラグコネクタ間をバックプレーン上でバス接続しており、ＩＤＥ装置をいずれのスロットにも接続することができ、接続位置を自由に変えることができる。

又、請求項２によれば、ＩＤＥ装置をバックプレーンのスロットに接続しており、筐体サイズを小型化することができる。又、ＩＤＥ装置は常時使用しないこともあり、使用しない場合には接続スロットを拡張スロットとして利用することができる。また、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリアＩ／Ｏボード上でバス接続しており、ＩＤＥ装置をいずれのスロットにも接続することができ、接続位置を自由に変えることができる。

請求項３によれば、ＩＤＥ装置をバックプレーンのスロットに接続しており、筐体サイズを小型化することができる。又、ＩＤＥ装置は常時使用しないこともあり、使用しない場合には接続スロットを拡張スロットとして利用することができる。また、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリア側のＩＤＥ信号ケーブルによりバス接続しており、ＩＤＥ装置をいずれのスロットにも接続することができ、接続位置を自由に変えることができる。

実施最良形態１
以下、この発明を実施するための最良の形態を図面とともに説明する。図１（ａ）〜（ｃ）はこの発明の実施最良形態１による電子回路基板接続装置（コンパクトＰＣＩシステム）のバックプレーンの側面図、横断平面図及び正面図を示し、バックプレーン２はフロントＩ／Ｏ側にプラグコネクタＰ１〜Ｐ５が設けられるとともに、リアＩ／Ｏ側にはプラグコネクタＰ３〜Ｐ５とそれぞれ電気的に接続されたシュラウドｒＰ３〜ｒＰ５が設けられる。これらのコネクタは各スロットＳＬ１〜ＳＬ５毎に５組設けられる。プラグコネクタＰ３は市販のものではほとんど使用されない。

フロントＩ／Ｏボード1に実装されたＣＰＵボード４はバックプレーン２のいずれかのスロットのプラグコネクタＰ５に接続され、そのＩＤＥ（ＩＤＥ−Ｐ、ＩＤＥ−Ｓ）信号はプラグコネクタＰ５からシュラウドｒＰ５に伝わり、さらにＩＤＥ信号ケーブル６を介してシュラウドｒＰ３に伝わる。バックプレーン２においては、すべてのスロットＳＬ１〜ＳＬ５の特定のプラグコネクタＰ３間をバックプレーン２上でバス接続しており、１１がＩＤＥ（ＩＤＥ−Ｐ，ＩＤＥ−Ｓ）信号のバス接続部分であり、１１ａがＩＤＥ−Ｐ信号のバス接続部分であり、１１ｂがＩＤＥ−Ｓ信号のバス接続部分である。ここで、プラグコネクタＰ１，Ｐ２にはコンパクトＰＣＩ信号がバス接続される。フロントＩ／Ｏボード１に実装されたＩＤＥ装置１０はいずれかのスロットのプラグコネクタＰ３に接続される。

実施最良形態１においては、ＩＤＥ装置１０をコンパクトＰＣＩ上のバックプレーン２のスロットに接続しており、筐体サイズを小型化することができる。又、ＩＤＥ装置１０には常時使用しないものもあり、使用しない場合には接続スロットを拡張スロットとして利用することができる。また、バックプレーン２のコンパクトＰＣＩのすべてのスロットのプラグコネクタＰ３間をバックプレーン２上でバス接続しており、ＩＤＥ装置１０をいずれかのスロットのプラグコネクタＰ３に接続することができ、接続位置を自由に変えることができる。このため、複数のコンパクトＰＣＩシステムがあった場合、ＩＤＥ装置１０を使い回すことができる。なお、上記実施形態においては、被実装装置をＩＤＥ装置１０及びＣＰＵボード４としたが、ＣＰＵボード４以外のものであってもよい。

実施最良形態２
図２（ａ）〜（ｃ）は実施最良形態２による電子回路基板接続装置（コンパクトＰＣＩシステム）のバックプレーンの側面図、横断平面図及び正面図を示し、リアＩ／Ｏボード３をバックプレーン２のリア側に平行に配置したピギーバックタイプとするとともに、フロントＩ／Ｏボード１に実装されたＣＰＵボード４はバックプレーン２の何れかのスロットのプラグコネクタＰ５に接続され、バックプレーン２のすべてのスロットＳＬ１〜ＳＬ５の特定のプラグコネクタＰ３間はリアＩ／Ｏボード３上でバス接続される。

そのＩＤＥ（ＩＤＥ−Ｐ，ＩＤＥ−Ｓ）信号はプラグコネクタＰ５からシュラウドｒＰ５に伝わり、さらにリア側に設けられたＩＤＥ信号ケーブル６及びリアＩ／Ｏボード３を介してバックプレーン２のすべてのスロットのシュラウドｒＰ３に伝わり、フロント側のすべてのスロットのプラグコネクタＰ３に伝わる。フロントＩ／Ｏボード１に実装されたＩＤＥ装置１０はバックプレーン２のいずれかのスロットのプラグコネクタＰ３に接続される。１１ａ，１１ｂはリアＩ／Ｏボード３上におけるＩＤＥ−Ｐ信号及びＩＤＥ−Ｓ信号のバス接続部分である。

実施最良形態２においては、ＩＤＥ装置１０をコンパクトＰＣＩ上のバックプレーン２のスロットに接続しており、筐体サイズを小型化することができる。又、ＩＤＥ装置１０には常時使用しないものもあり、使用しない場合には接続スロットを拡張スロットとして利用することができる。また、バックプレーン２のコンパクトＰＣＩのすべてのスロットのプラグコネクタＰ３間をＩ／Ｏボード３上でバス接続しており、ＩＤＥ装置１０をいずれかのスロットのプラグコネクタＰ３に接続することができ、接続位置を自由に変えることができる。このため、複数のコンパクトＰＣＩシステムがあった場合、ＩＤＥ装置１０を使い回すことができる。なお、上記実施形態においては、被実装装置をＩＤＥ装置１０及びＣＰＵボード４としたが、ＣＰＵボード４以外のものであってもよい。

実施最良形態３
図３（ａ）〜（ｃ）は実施最良形態３による電子回路基板接続装置（コンパクトＰＣＩシステム）のバックプレーンの側面図、横断平面図及び正面図を示し、フロントＩ／Ｏボード１に実装されたＣＰＵボード４はバックプレーン２のいずれかのスロットのプラグコネクタＰ５に接続され、バックプレーン２のすべてのスロットＳＬ１〜ＳＬ５の特定のプラグコネクタＰ３間はリア側のＩＤＥ信号ケーブル６によりバス接続される。

ＣＰＵボード４からのＩＤＥ（ＩＤＥ−Ｐ，ＩＤＥ−Ｓ）信号はフロント側のプラグコネクタＰ５からリア側のシュラウドｒＰ５に伝わり、さらにリア側のＩＤＥ信号ケーブル６を介してバックプレーン２のすべてのスロットＳＬ１〜ＳＬ５のシュラウドｒＰ３に伝わる。フロントＩ／Ｏボード１に実装されたＩＤＥ装置１０はバックプレーン２のいずれかのスロットのプラグコネクタＰ３に接続される。１１ａ，１１ｂはＩＤＥ信号ケーブル６によるＩＤＥ−Ｐ信号及びＩＤＥ−Ｓ信号のバス接続部分である。

実施最良形態３においては、ＩＤＥ装置１０をコンパクトＰＣＩ上のバックプレーン２のスロットに接続しており、筐体サイズを小型化することができる。又、ＩＤＥ装置１０には常時使用しないものもあり、使用しない場合には接続スロットを拡張スロットとして利用することができる。また、バックプレーン２のコンパクトＰＣＩのすべてのスロットのプラグコネクタＰ３間をリア側のＩＤＥ信号ケーブル６によりバス接続しており、ＩＤＥ装置１０をいずれかのスロットのプラグコネクタＰ３に接続することができ、接続位置を自由に変えることができる。このため、複数のコンパクトＰＣＩシステムがあった場合、ＩＤＥ装置１０を使い回すことができる。なお、上記実施形態においては、被実装装置をＩＤＥ装置１０及びＣＰＵボード４としたが、ＣＰＵボード４以外のものであってもよい。

実施最良形態４
図４（ａ），（ｂ）は実施最良形態４による被実装装置として２つのＩＤＥ装置１０ａ，１０ｂをフロントＩ／Ｏボード１に実装した場合の電子回路基板接続装置（コンパクトＰＣＩシステム）のフロントＩ／Ｏボード１の側面図及びバックプレーン２の側面図を示し、バックプレーン２のすべてのスロットＳＬ１〜ＳＬ５の特定のプラグコネクタＰ３はバックプレーン２上、あるいはＩ／Ｏボード３上、あるいはＩＤＥ信号ケーブル６を介して共通に接続されており、ＩＤＥ装置１０ａ，１０ｂはいずれのスロットのプラグコネクタＰ３に接続してもよく、上記各実施最良形態と同様の効果を奏する。なお、ＩＤＥ装置１０ａ，１０ｂはバス１２ａ，１２ｂを介してコネクタ１３ａ，１３ｂに接続され、いずれもプライマリ接続となっている。コネクタ１３ａ，１３ｂはＩＤＥ−Ｐバス接続部分１１ａに接続される。又、ＩＤＥ装置１０ａ，１０ｂのマスタ、スレーブの設定は自身で行なう。ＩＤＥ装置１０ａ，１０ｂをセカンダリ接続したい場合にはコネクタ１３ｃ，１３ｄに接続すればよい。コネクタ１３ｃ，１３ｄはＩＤＥ−Ｐバス接続部分１１ｂに接続される。

この発明の実施最良形態１による電子回路基板接続装置（コンパクトＰＣＩシステム）のバックプレーンの側面図、横断平面図及び正面図である。実施最良形態２による電子回路基板接続装置（コンパクトＰＣＩシステム）のバックプレーンの側面図、横断平面図及び正面図である。実施最良形態３による電子回路基板接続装置（コンパクトＰＣＩシステム）のバックプレーンの側面図、横断平面図及び正面図である。実施最良形態４による電子回路基板接続装置（コンパクトＰＣＩシステム）のフロントＩ／Ｏボードの側面図及びバックプレーンの側面図である。電子回路基板接続装置（コンパクトＰＣＩシステム）の基本構成図である。従来の電子回路基板接続装置（コンパクトＰＣＩシステム）の要部構成図である。従来の他の電子回路基板接続装置（コンパクトＰＣＩシステム）の要部構成図である。

符号の説明

１…フロントＩ／Ｏボード
２…バックプレーン
３…リアＩ／Ｏボード
４…ＣＰＵボード
６…ＩＤＥ信号ケーブル
１０，１０ａ，１０ｂ…ＩＤＥ装置
１１…ＩＤＥ信号バス接続部分
Ｐ３，Ｐ５…プラグコネクタ
ＳＬ１〜ＳＬ５…スロット

Claims

バックプレーンのフロント側にフロントＩ／Ｏボードを接続するとともに、バックプレーンのリア側にリアＩ／Ｏボードを接続した電子回路基板接続装置において、フロントＩ／ＯボードにＩＤＥ装置及び被実装装置を実装するとともに、バックプレーンのすべてのスロットの特定のプラグコネクタ間をバックプレーン上でバス接続し、被実装装置からのＩＤＥ信号をリア側のＩＤＥ信号ケーブル及びバックプレーンを介してすべてのスロットの特定のプラグコネクタと接続し、ＩＤＥ装置をいずれかのスロットの特定のプラグコネクタに接続したことを特徴とする電子回路基板接続装置。
バックプレーンのフロント側にフロントＩ／Ｏボードを接続するとともに、バックプレーンのリア側にリアＩ／Ｏボードを接続した電子回路基板接続装置において、リアＩ／Ｏボードをバックプレーンと平行に配置されたピギーバックタイプとするとともに、フロントＩ／Ｏボードに被実装装置及びＩＤＥ装置を実装し、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリアＩ／Ｏボード上でバス接続し、被実装装置からのＩＤＥ信号をリア側のＩＤＥ信号ケーブル及びリアＩ／Ｏボードを介してすべてのスロットの特定のプラグコネクタと接続し、ＩＤＥ装置をいずれかのスロットの特定のプラグコネクタに接続したことを特徴とする電子回路基板接続装置。
バックプレーンのフロント側にフロントＩ／Ｏボードを接続するとともに、バックプレーンのリア側にリアＩ／Ｏボードを接続した電子回路基板接続装置において、フロントＩ／Ｏボードに被実装装置及びＩＤＥ装置を実装するとともに、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリア側のＩＤＥ信号ケーブルによりバス接続し、被実装装置からのＩＤＥ信号をＩＤＥ信号ケーブルを介してすべてのスロットの特定のプラグコネクタと接続し、ＩＤＥ装置をいずれかのスロットの特定のプラグコネクタに接続したことを特徴とする電子回路基板接続装置。