JP2006268071A - 電子回路基板接続装置 - Google Patents
電子回路基板接続装置 Download PDFInfo
- Publication number
- JP2006268071A JP2006268071A JP2005080855A JP2005080855A JP2006268071A JP 2006268071 A JP2006268071 A JP 2006268071A JP 2005080855 A JP2005080855 A JP 2005080855A JP 2005080855 A JP2005080855 A JP 2005080855A JP 2006268071 A JP2006268071 A JP 2006268071A
- Authority
- JP
- Japan
- Prior art keywords
- ide
- backplane
- board
- slots
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
【解決手段】バックプレーン2のフロント側にフロントI/Oボード1を接続するとともに、バックプレーン2のリア側にリアI/Oボード3を接続し、フロントI/Oボード1にIDE装置10及びCPUボード4を実装し、バックプレーン2のすべてのスロットSL1〜SL5の特定のプラグコネクタP3間をバックプレーン2上でバス接続し、CPUボード4からのIDE信号をIDE信号ケーブル6及びバックプレーン2を介してすべてのスロットSL1〜SL5のプラグコネクタP3に接続し、IDE装置10をいずれかのスロットのプラグコネクタP3と接続する。
【選択図】図1
Description
以下、この発明を実施するための最良の形態を図面とともに説明する。図1(a)〜(c)はこの発明の実施最良形態1による電子回路基板接続装置(コンパクトPCIシステム)のバックプレーンの側面図、横断平面図及び正面図を示し、バックプレーン2はフロントI/O側にプラグコネクタP1〜P5が設けられるとともに、リアI/O側にはプラグコネクタP3〜P5とそれぞれ電気的に接続されたシュラウドrP3〜rP5が設けられる。これらのコネクタは各スロットSL1〜SL5毎に5組設けられる。プラグコネクタP3は市販のものではほとんど使用されない。
図2(a)〜(c)は実施最良形態2による電子回路基板接続装置(コンパクトPCIシステム)のバックプレーンの側面図、横断平面図及び正面図を示し、リアI/Oボード3をバックプレーン2のリア側に平行に配置したピギーバックタイプとするとともに、フロントI/Oボード1に実装されたCPUボード4はバックプレーン2の何れかのスロットのプラグコネクタP5に接続され、バックプレーン2のすべてのスロットSL1〜SL5の特定のプラグコネクタP3間はリアI/Oボード3上でバス接続される。
図3(a)〜(c)は実施最良形態3による電子回路基板接続装置(コンパクトPCIシステム)のバックプレーンの側面図、横断平面図及び正面図を示し、フロントI/Oボード1に実装されたCPUボード4はバックプレーン2のいずれかのスロットのプラグコネクタP5に接続され、バックプレーン2のすべてのスロットSL1〜SL5の特定のプラグコネクタP3間はリア側のIDE信号ケーブル6によりバス接続される。
図4(a),(b)は実施最良形態4による被実装装置として2つのIDE装置10a,10bをフロントI/Oボード1に実装した場合の電子回路基板接続装置(コンパクトPCIシステム)のフロントI/Oボード1の側面図及びバックプレーン2の側面図を示し、バックプレーン2のすべてのスロットSL1〜SL5の特定のプラグコネクタP3はバックプレーン2上、あるいはI/Oボード3上、あるいはIDE信号ケーブル6を介して共通に接続されており、IDE装置10a,10bはいずれのスロットのプラグコネクタP3に接続してもよく、上記各実施最良形態と同様の効果を奏する。なお、IDE装置10a,10bはバス12a,12bを介してコネクタ13a,13bに接続され、いずれもプライマリ接続となっている。コネクタ13a,13bはIDE−Pバス接続部分11aに接続される。又、IDE装置10a,10bのマスタ、スレーブの設定は自身で行なう。IDE装置10a,10bをセカンダリ接続したい場合にはコネクタ13c,13dに接続すればよい。コネクタ13c,13dはIDE−Pバス接続部分11bに接続される。
2…バックプレーン
3…リアI/Oボード
4…CPUボード
6…IDE信号ケーブル
10,10a,10b…IDE装置
11…IDE信号バス接続部分
P3,P5…プラグコネクタ
SL1〜SL5…スロット
Claims (3)
- バックプレーンのフロント側にフロントI/Oボードを接続するとともに、バックプレーンのリア側にリアI/Oボードを接続した電子回路基板接続装置において、フロントI/OボードにIDE装置及び被実装装置を実装するとともに、バックプレーンのすべてのスロットの特定のプラグコネクタ間をバックプレーン上でバス接続し、被実装装置からのIDE信号をリア側のIDE信号ケーブル及びバックプレーンを介してすべてのスロットの特定のプラグコネクタと接続し、IDE装置をいずれかのスロットの特定のプラグコネクタに接続したことを特徴とする電子回路基板接続装置。
- バックプレーンのフロント側にフロントI/Oボードを接続するとともに、バックプレーンのリア側にリアI/Oボードを接続した電子回路基板接続装置において、リアI/Oボードをバックプレーンと平行に配置されたピギーバックタイプとするとともに、フロントI/Oボードに被実装装置及びIDE装置を実装し、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリアI/Oボード上でバス接続し、被実装装置からのIDE信号をリア側のIDE信号ケーブル及びリアI/Oボードを介してすべてのスロットの特定のプラグコネクタと接続し、IDE装置をいずれかのスロットの特定のプラグコネクタに接続したことを特徴とする電子回路基板接続装置。
- バックプレーンのフロント側にフロントI/Oボードを接続するとともに、バックプレーンのリア側にリアI/Oボードを接続した電子回路基板接続装置において、フロントI/Oボードに被実装装置及びIDE装置を実装するとともに、バックプレーンのすべてのスロットの特定のプラグコネクタ間をリア側のIDE信号ケーブルによりバス接続し、被実装装置からのIDE信号をIDE信号ケーブルを介してすべてのスロットの特定のプラグコネクタと接続し、IDE装置をいずれかのスロットの特定のプラグコネクタに接続したことを特徴とする電子回路基板接続装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080855A JP4609131B2 (ja) | 2005-03-22 | 2005-03-22 | 電子回路基板接続装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080855A JP4609131B2 (ja) | 2005-03-22 | 2005-03-22 | 電子回路基板接続装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268071A true JP2006268071A (ja) | 2006-10-05 |
JP4609131B2 JP4609131B2 (ja) | 2011-01-12 |
Family
ID=37204028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005080855A Expired - Fee Related JP4609131B2 (ja) | 2005-03-22 | 2005-03-22 | 電子回路基板接続装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4609131B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010191912A (ja) * | 2009-02-20 | 2010-09-02 | Nec Computertechno Ltd | ディスク装置実装方式、方法及びディスク装置実装用アダプタ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62245322A (ja) * | 1986-04-18 | 1987-10-26 | Oki Electric Ind Co Ltd | バス構成方式 |
JPS63155796A (ja) * | 1986-12-19 | 1988-06-28 | 日本電気株式会社 | 電子装置 |
JP2000031668A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Zosen Corp | コンパクトpciバスブリッジボードおよびコンパクトpciボード用ラック |
JP2004253523A (ja) * | 2003-02-19 | 2004-09-09 | Toshiba Corp | 携帯無線通信装置及び接続部材 |
-
2005
- 2005-03-22 JP JP2005080855A patent/JP4609131B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62245322A (ja) * | 1986-04-18 | 1987-10-26 | Oki Electric Ind Co Ltd | バス構成方式 |
JPS63155796A (ja) * | 1986-12-19 | 1988-06-28 | 日本電気株式会社 | 電子装置 |
JP2000031668A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Zosen Corp | コンパクトpciバスブリッジボードおよびコンパクトpciボード用ラック |
JP2004253523A (ja) * | 2003-02-19 | 2004-09-09 | Toshiba Corp | 携帯無線通信装置及び接続部材 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010191912A (ja) * | 2009-02-20 | 2010-09-02 | Nec Computertechno Ltd | ディスク装置実装方式、方法及びディスク装置実装用アダプタ |
Also Published As
Publication number | Publication date |
---|---|
JP4609131B2 (ja) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8559189B2 (en) | Riser card for power supply | |
US10353442B2 (en) | Expansion slot interface | |
DE60110457D1 (de) | Topologie für 66 mhz pci bus erweiterungskarten system | |
US20030049948A1 (en) | Apparatus and method for coupling buses | |
JP4609131B2 (ja) | 電子回路基板接続装置 | |
JP3800937B2 (ja) | ブリッジボード | |
JP2007316722A (ja) | 回路ボード | |
US20060080484A1 (en) | System having a module adapted to be included in the system in place of a processor | |
JP2002314215A (ja) | プリント基板装置 | |
JP2020030789A (ja) | サーバシステム | |
WO2019054190A1 (ja) | 電子機器、モジュール基板 | |
JP2009170889A (ja) | バックプレーンおよび通信装置 | |
WO2010006523A1 (zh) | 一种电路板组及电子设备 | |
US20130238828A1 (en) | Expansion card with both PCI slot and PCIe slot | |
EP3016487A1 (en) | Single flex connector and printed wiring boards for electric system controller | |
US20130238827A1 (en) | Motherboard having an attached expansion card with both PCI slot and PCIe slot | |
US9996122B2 (en) | Socket and adapter | |
JPH06120636A (ja) | 基板間接続構造 | |
JP2008152413A (ja) | コンパクトpciのバックプレーン電源回路 | |
JP2018107332A (ja) | 回路基板ユニット、電子機器 | |
TWI245189B (en) | Computer main-board | |
JP2850790B2 (ja) | 配線筐体を用いた配線システム | |
JP2000322156A (ja) | 増設ボードおよび増設機器の実装方法 | |
TWI502324B (zh) | 伺服器及其背板 | |
JPH11305874A (ja) | ベースボード及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4609131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |