JPH0785562B2 - 通信装置間の障害検出方式 - Google Patents
通信装置間の障害検出方式Info
- Publication number
- JPH0785562B2 JPH0785562B2 JP6785689A JP6785689A JPH0785562B2 JP H0785562 B2 JPH0785562 B2 JP H0785562B2 JP 6785689 A JP6785689 A JP 6785689A JP 6785689 A JP6785689 A JP 6785689A JP H0785562 B2 JPH0785562 B2 JP H0785562B2
- Authority
- JP
- Japan
- Prior art keywords
- communication device
- failure detection
- communication
- communication devices
- interface cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 ［概 要］ インタフェースケーブルを介してデータ通信を行なう通
信装置間の障害検出方式に関し、 インタフェースケーブルでの障害はもちろんのこと、対
応する通信装置での電源断状態をも検出できるようにす
ることを目的とし、 インタフェースケーブルを介してデータ通信を行なう一
対の通信装置をそなえ、一方の通信装置に、障害検出部
が設けられるとともに、他方の通信装置に、障害検出部
にインタフェースケーブル内の信号線を介して接続され
た論理回路が設けられ、この論理回路を、通信装置の電
源が正常な状態でローレベル出力を出す一方、通信装置
の電源断によりハイインピーダンス状態となる論理回路
として構成する。
信装置間の障害検出方式に関し、 インタフェースケーブルでの障害はもちろんのこと、対
応する通信装置での電源断状態をも検出できるようにす
ることを目的とし、 インタフェースケーブルを介してデータ通信を行なう一
対の通信装置をそなえ、一方の通信装置に、障害検出部
が設けられるとともに、他方の通信装置に、障害検出部
にインタフェースケーブル内の信号線を介して接続され
た論理回路が設けられ、この論理回路を、通信装置の電
源が正常な状態でローレベル出力を出す一方、通信装置
の電源断によりハイインピーダンス状態となる論理回路
として構成する。
［産業上の利用分野］ 本発明は、インタフェースケーブルを介してデータ通信
を行なう通信装置間の障害検出方式に関する。
を行なう通信装置間の障害検出方式に関する。
［従来の技術］ 第３図は従来の通信装置間の障害検出方式を説明するた
めのブロック図であるが、この第３図において、1A,1B
は通信装置で、これらの通信装置1A,1Bはインタフェー
スケーブル２を介してデータ通信を行なうようになって
いる。
めのブロック図であるが、この第３図において、1A,1B
は通信装置で、これらの通信装置1A,1Bはインタフェー
スケーブル２を介してデータ通信を行なうようになって
いる。
また、各通信装置1A,1Bは、通信制御部3A,3B,障害検出
部4A,4B,電源6A,6Bをそなえている。
部4A,4B,電源6A,6Bをそなえている。
ここで、通信制御部3A,3Bはデータ通信を行なう主要部
で、これらの通信制御部3A,3B間はデータバス20を介し
て接続されている。
で、これらの通信制御部3A,3B間はデータバス20を介し
て接続されている。
また、障害検出部4A,4Bはケーブル抜け（インタフェー
スケーブル２のケーブル障害）を検出するもので、通信
装置1Aの障害検出部4Aはインタフェースケーブル２の信
号線21を介して通信装置1Bのアース部に接続され、通信
装置1Bの障害検出部4Bはインタフェースケーブル２の信
号線22を介して通信装置1Aのアース部に接続されてい
る。なお、各障害検出部4A,4Bの入力部近傍には、プル
アップ抵抗5A,5Bが接続されている。
スケーブル２のケーブル障害）を検出するもので、通信
装置1Aの障害検出部4Aはインタフェースケーブル２の信
号線21を介して通信装置1Bのアース部に接続され、通信
装置1Bの障害検出部4Bはインタフェースケーブル２の信
号線22を介して通信装置1Aのアース部に接続されてい
る。なお、各障害検出部4A,4Bの入力部近傍には、プル
アップ抵抗5A,5Bが接続されている。
また、電源6A,6Bは通信装置1A,1Bの各所へ電力を供給す
るためのものである。
るためのものである。
なお、通信装置1A,1B間には、信号グランド線23が介装
されている。ここで、信号グランド線23は、信号リター
ン線および基準電位を各通信装置1A,1Bへ与えるための
グランド線である。
されている。ここで、信号グランド線23は、信号リター
ン線および基準電位を各通信装置1A,1Bへ与えるための
グランド線である。
このような構成により、インタフェースケーブル２が正
常な場合は、各通信装置1A,1B内の障害検出部4A,4Bへ
は、それぞれ対応する通信装置1B,1Aからのアースレベ
ル信号（ローレベル信号）が入力されている。
常な場合は、各通信装置1A,1B内の障害検出部4A,4Bへ
は、それぞれ対応する通信装置1B,1Aからのアースレベ
ル信号（ローレベル信号）が入力されている。
しかし、インタフェースケーブル２にケーブル抜け等の
障害が発生すると、対応する通信装置からアースレベル
信号が供給されなくなるため、障害検出部4A,4Bにはプ
ルアップ抵抗5A,5Bからの信号（ハイレベル信号）が入
力され、これにより上記のケーブル障害を検出すること
ができる。
障害が発生すると、対応する通信装置からアースレベル
信号が供給されなくなるため、障害検出部4A,4Bにはプ
ルアップ抵抗5A,5Bからの信号（ハイレベル信号）が入
力され、これにより上記のケーブル障害を検出すること
ができる。
［発明が解決しようとする課題］ しかしながら、このような従来の通信装置間の障害検出
方式では、もし対応する通信装置1B,1Aの電源6B,6Aが断
状態になると、この場合も障害検出部4A,4Bにはアース
レベル信号が入力されるので、障害検出部4A,4Bは対応
する通信装置1B,1Aが正常であるとみなし、これにより
通信装置1A,1B間において、データ通信開始のための起
動動作を行なってしまうという問題点がある。
方式では、もし対応する通信装置1B,1Aの電源6B,6Aが断
状態になると、この場合も障害検出部4A,4Bにはアース
レベル信号が入力されるので、障害検出部4A,4Bは対応
する通信装置1B,1Aが正常であるとみなし、これにより
通信装置1A,1B間において、データ通信開始のための起
動動作を行なってしまうという問題点がある。
本発明は、このような問題点に鑑みなされたもので、イ
ンタフェースケーブルでの障害はもちろんのこと、対応
する通信装置での電源断状態をも検出できるようにし
た、通信装置間の障害検出方式を提供することを目的と
している。
ンタフェースケーブルでの障害はもちろんのこと、対応
する通信装置での電源断状態をも検出できるようにし
た、通信装置間の障害検出方式を提供することを目的と
している。
［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。
この第１図において、1A,1Bは通信装置で、これらの通
信装置1A,1Bはインタフェースケーブル２を介してデー
タ通信を行なうようになっている。
信装置1A,1Bはインタフェースケーブル２を介してデー
タ通信を行なうようになっている。
また、これら通信装置1A,1Bのうちの一方の通信装置1A
には、入力部にプルアップ抵抗5Aを有する障害検出部4A
が設けられるとともに、他方の通信装置1Bには、障害検
出部4Aにインタフェースケーブル２内の信号線21を介し
て接続された論理回路7Bが設けられている。
には、入力部にプルアップ抵抗5Aを有する障害検出部4A
が設けられるとともに、他方の通信装置1Bには、障害検
出部4Aにインタフェースケーブル２内の信号線21を介し
て接続された論理回路7Bが設けられている。
ここで、論理回路7Bは、通信装置1Bの電源6Bが正常な状
態でローレベル出力を出す一方、通信装置1Bの電源断に
よりハイインピーダンス状態となる論理回路として構成
されている。
態でローレベル出力を出す一方、通信装置1Bの電源断に
よりハイインピーダンス状態となる論理回路として構成
されている。
［作 用］ 上述の本発明の通信装置間の障害検出方式では、インタ
フェースケーブル２が正常な場合は、通信装置1A内の障
害検出部4Bへは、対応する通信装置1B（この場合、この
通信装置1Bの電源7Bは正常であるとする）の論理回路7B
からのローレベル信号が入力されている。
フェースケーブル２が正常な場合は、通信装置1A内の障
害検出部4Bへは、対応する通信装置1B（この場合、この
通信装置1Bの電源7Bは正常であるとする）の論理回路7B
からのローレベル信号が入力されている。
しかし、インタフェースケーブル２にケーブル抜け等の
障害が発生すると、対応する通信装置1Bの論理回路7Bか
らローレベル信号が供給されなくなるため、障害検出部
4Aには、プルアップ抵抗5Aからのハイレベル信号が入力
され、これにより障害検出部4Aはインタフェースケーブ
ル２が正常な場合とは異なった状態を検出する。その結
果、上記のケーブル障害を検出することができる。
障害が発生すると、対応する通信装置1Bの論理回路7Bか
らローレベル信号が供給されなくなるため、障害検出部
4Aには、プルアップ抵抗5Aからのハイレベル信号が入力
され、これにより障害検出部4Aはインタフェースケーブ
ル２が正常な場合とは異なった状態を検出する。その結
果、上記のケーブル障害を検出することができる。
さらに、通信装置1Bの電源6Bが断状態になると、論理回
路7Bはハイインピーダンス状態となるので、障害検出部
4Aには、プルアップ抵抗5Aからのハイレベル信号が入力
され、これによりインタフェースケーブル２が正常な場
合とは異なった状態を検出する。その結果、上記のケー
ブル抜けと同様の状態となり、障害を検出できる。
路7Bはハイインピーダンス状態となるので、障害検出部
4Aには、プルアップ抵抗5Aからのハイレベル信号が入力
され、これによりインタフェースケーブル２が正常な場
合とは異なった状態を検出する。その結果、上記のケー
ブル抜けと同様の状態となり、障害を検出できる。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
第２図は本発明の一実施例を示すブロック図で、この第
２図において、1A,1Bは通信装置で、これらの通信装置1
A,1Bはインタフェースケーブル２を介してデータ通信を
行なうようになっているが、各通信装置1A,1Bは、通信
制御部3A,3B,障害検出部4A,4B,電源6A,6Bのほかに、論
理回路7A,7Bをそなえている。
２図において、1A,1Bは通信装置で、これらの通信装置1
A,1Bはインタフェースケーブル２を介してデータ通信を
行なうようになっているが、各通信装置1A,1Bは、通信
制御部3A,3B,障害検出部4A,4B,電源6A,6Bのほかに、論
理回路7A,7Bをそなえている。
ここで、通信制御部3A,3Bはデータ通信を行なう主要部
で、これらの通信制御部3A,3B間はデータバス20を介し
て接続されている。
で、これらの通信制御部3A,3B間はデータバス20を介し
て接続されている。
また、障害検出部4A,4Bはケーブル抜け（インタフェー
スケーブル２のケーブル障害）や相手の通信装置1B,1A
の電源6B,6Aの断状態を検出するもので、通信装置1Aの
障害検出部4Aはインタフェースケーブル２の信号線21を
介して通信装置1Bの論理回路7Bに接続され、通信装置1B
の障害検出部4Bはインタフェースケーブル２の信号線22
を介して通信装置1Aの論理回路7Bに接続されている。な
お、各障害検出部4A,4Bの入力部近傍には、プルアップ
抵抗5A,5Bが接続されている。
スケーブル２のケーブル障害）や相手の通信装置1B,1A
の電源6B,6Aの断状態を検出するもので、通信装置1Aの
障害検出部4Aはインタフェースケーブル２の信号線21を
介して通信装置1Bの論理回路7Bに接続され、通信装置1B
の障害検出部4Bはインタフェースケーブル２の信号線22
を介して通信装置1Aの論理回路7Bに接続されている。な
お、各障害検出部4A,4Bの入力部近傍には、プルアップ
抵抗5A,5Bが接続されている。
ここで、論理回路7A,7Bは、相手側の通信装置1B,1Aの電
源7B,7Aが正常な状態でローレベル出力を出す一方、相
手側の通信装置1B,1Aの電源断によりハイインピーダン
ス状態となる論理回路であるが、このために論理回路7
A,7Bはトライステート制御端付きドライブ素子71A,71B
で構成されている。なお、これらの論理回路7A,7BはIC
化されたものが使用される。
源7B,7Aが正常な状態でローレベル出力を出す一方、相
手側の通信装置1B,1Aの電源断によりハイインピーダン
ス状態となる論理回路であるが、このために論理回路7
A,7Bはトライステート制御端付きドライブ素子71A,71B
で構成されている。なお、これらの論理回路7A,7BはIC
化されたものが使用される。
上述の構成により、インタフェースケーブル２が正常な
場合は、通信装置1A,1B内の障害検出部4A,4Bへは、対応
する通信装置1B,4A（この場合、この通信装置1B,1Aの電
源7B,7Bは正常であるとする）の論理回路7B,7Aからのロ
ーレベル信号が入力されている。
場合は、通信装置1A,1B内の障害検出部4A,4Bへは、対応
する通信装置1B,4A（この場合、この通信装置1B,1Aの電
源7B,7Bは正常であるとする）の論理回路7B,7Aからのロ
ーレベル信号が入力されている。
しかし、インタフェースケーブル２にケーブル抜け等の
障害が発生すると、対応する通信装置1B,1Aの論理回路7
B,7Aからローレベル信号が供給されなくなるため、障害
検出部4A,4Bには、プルアップ抵抗5A,5Bからのハイレベ
ル信号が入力され、これにより障害検出部4A,4Bはイン
タフェースケーブル２が正常な場合とは異なった状態を
検出する。その結果、上記のケーブル障害を検出するこ
とができる。
障害が発生すると、対応する通信装置1B,1Aの論理回路7
B,7Aからローレベル信号が供給されなくなるため、障害
検出部4A,4Bには、プルアップ抵抗5A,5Bからのハイレベ
ル信号が入力され、これにより障害検出部4A,4Bはイン
タフェースケーブル２が正常な場合とは異なった状態を
検出する。その結果、上記のケーブル障害を検出するこ
とができる。
さらに、通信装置1B,1Aの電源6B,6Aが断状態になると、
論理回路7B,7Aはハイインピーダンス状態となるので、
障害検出部4A,4Bには、プルアップ抵抗5A,5Bからのハイ
レベル信号が入力され、これによりインタフェースケー
ブル２が正常な場合とは異なった状態を検出する。その
結果、上記のケーブル抜けと同様の状態となり、障害を
検出できる。
論理回路7B,7Aはハイインピーダンス状態となるので、
障害検出部4A,4Bには、プルアップ抵抗5A,5Bからのハイ
レベル信号が入力され、これによりインタフェースケー
ブル２が正常な場合とは異なった状態を検出する。その
結果、上記のケーブル抜けと同様の状態となり、障害を
検出できる。
このようにして、インタフェースケーブルでの障害はも
ちろんのこと、対応する通信装置での電源断状態をも検
出できるので、相手側の通信装置1B,1Aの電源が断状態
になっても、障害検出部4A,4Bは対応する通信装置1B,1A
が正常であるとみなすことがなくなり、これにより通信
装置1A,1Bがこの状態でデータ通信を開始してしまうこ
とがなくなる。その結果、不要なテータ通信起動を事前
に防止することができる。
ちろんのこと、対応する通信装置での電源断状態をも検
出できるので、相手側の通信装置1B,1Aの電源が断状態
になっても、障害検出部4A,4Bは対応する通信装置1B,1A
が正常であるとみなすことがなくなり、これにより通信
装置1A,1Bがこの状態でデータ通信を開始してしまうこ
とがなくなる。その結果、不要なテータ通信起動を事前
に防止することができる。
また、論理回路7A,7Bとしてトライステート制御端付き
ドライブ素子のような回路規模の小さいものを使用でき
るので、部品数や回路規模を増大させることもなく、し
かも構造の複雑化も招かない。
ドライブ素子のような回路規模の小さいものを使用でき
るので、部品数や回路規模を増大させることもなく、し
かも構造の複雑化も招かない。
なお、この実施例においても、通信装置1A,1B間には、
信号リターン線および基準電位を各通信装置1A,1Bへ与
えるためのグランド線としての信号グランド線23が介装
されている。
信号リターン線および基準電位を各通信装置1A,1Bへ与
えるためのグランド線としての信号グランド線23が介装
されている。
また、原理的には、いずれか一方の通信装置1A又は1Bに
障害検出部4A又は4Bを設け、他方の通信装置1B又は1Aに
論理回路7B又は7Aを設けるだけでもよい。
障害検出部4A又は4Bを設け、他方の通信装置1B又は1Aに
論理回路7B又は7Aを設けるだけでもよい。
［発明の効果］ 以上詳述したように、本発明の通信装置間の障害検出方
式によれば、一方の通信装置における障害検出部に、イ
ンタフェースケーブルを介して、他方の通信装置に設け
られこの通信装置の電源が正常な状態でローレベル出力
を出すと共にこの通信装置の電源断によりハイインピー
ダンス状態となる論理回路を接続しているので、インタ
フェースケーブルでの障害はもちろんのこと、対応する
通信装置での電源断状態をも検出できるという利点があ
る。
式によれば、一方の通信装置における障害検出部に、イ
ンタフェースケーブルを介して、他方の通信装置に設け
られこの通信装置の電源が正常な状態でローレベル出力
を出すと共にこの通信装置の電源断によりハイインピー
ダンス状態となる論理回路を接続しているので、インタ
フェースケーブルでの障害はもちろんのこと、対応する
通信装置での電源断状態をも検出できるという利点があ
る。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示すブロック図、 第３図は従来例を示すブロック図である。 図において、 1A,1Bは通信装置、 ２はインタフェースケーブル、 3A,3Bは通信制御部、 4A,4Bは障害検出部、 5A,5Bはプルアップ抵抗、 6A,6Bは電源、 7A,7Bは論理回路、 20はデータバス、 21,22は信号線、 71A,71Bはトライステート制御端付きドライブ素子であ
る。
る。
Claims (1)
- 【請求項１】インタフェースケーブル（２）を介してデ
ータ通信を行なう一対の通信装置（1A,1B）をそなえ、 該一対の通信装置（1A,1B）のうちの一方の通信装置（1
A）に、障害検出部（4A）が設けられるとともに、 該一対の通信装置（1A,1B）のうちの他方の通信装置（1
B）に、該障害検出部（4A）に該インタフェースケーブ
ル（２）内の信号線（21）を介して接続された論理回路
（7B）が設けられ、 該論理回路（7B）が、通信装置（1B）の電源が正常な状
態でローレベル出力を出す一方、通信装置（1B）の電源
断によりハイインピーダンス状態となる論理回路として
構成されていることを 特徴とする、通信装置間の障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6785689A JPH0785562B2 (ja) | 1989-03-20 | 1989-03-20 | 通信装置間の障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6785689A JPH0785562B2 (ja) | 1989-03-20 | 1989-03-20 | 通信装置間の障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246561A JPH02246561A (ja) | 1990-10-02 |
| JPH0785562B2 true JPH0785562B2 (ja) | 1995-09-13 |
Family
ID=13357009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6785689A Expired - Fee Related JPH0785562B2 (ja) | 1989-03-20 | 1989-03-20 | 通信装置間の障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785562B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5011611B2 (ja) | 2001-06-12 | 2012-08-29 | 富士電機株式会社 | 半導体装置 |
| JP2004128629A (ja) * | 2002-09-30 | 2004-04-22 | Nec Engineering Ltd | 信号伝送回路 |
| JP4640402B2 (ja) * | 2007-11-07 | 2011-03-02 | 富士ゼロックス株式会社 | 情報処理装置及びユーザ認証プログラム |
| US8341716B2 (en) | 2007-11-07 | 2012-12-25 | Fuji Xerox Co., Ltd. | Information processing device, information processing method, and storage media storing user certification program |
| JP5181777B2 (ja) * | 2008-03-31 | 2013-04-10 | 富士通株式会社 | 電源状態通知方法及び電源状態通知回路 |
| JP5229408B2 (ja) * | 2012-04-02 | 2013-07-03 | 富士ゼロックス株式会社 | 情報処理装置及びユーザ認証プログラム |
-
1989
- 1989-03-20 JP JP6785689A patent/JPH0785562B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02246561A (ja) | 1990-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610424B2 (ja) | 電子機器及びインタフェース回路 | |
| KR100518369B1 (ko) | 컴퓨터 시스템 전원을 차단하지 않고 컴퓨터 시스템 버스에이전트를 분리하거나 설치하는 방법 및 장치 | |
| JPH0785562B2 (ja) | 通信装置間の障害検出方式 | |
| JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| JPH07249973A (ja) | 電子機器 | |
| JPH0616252B2 (ja) | 複数の取り外し可能なユニットを備える電子システム | |
| JP3431366B2 (ja) | モータ制御装置のアナログ設定信号入力回路 | |
| JP3627481B2 (ja) | インターフェイス回路 | |
| EP0763877A3 (de) | Kommunikationssystem | |
| JP2508580B2 (ja) | バス終端制御システム | |
| JP2846660B2 (ja) | 車両用故障診断装置および方法 | |
| JPH0433166B2 (ja) | ||
| JPH05134787A (ja) | 情報処理装置 | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| JPH01219918A (ja) | 電子機器 | |
| JPH0385651A (ja) | 入出力インタフェース部における接続状態確認装置 | |
| JPH0662010A (ja) | 通信インタフェースアダプタ装置 | |
| JPS6220586B2 (ja) | ||
| JPS63155796A (ja) | 電子装置 | |
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JPH10250195A (ja) | 周辺装置 | |
| JPS63304749A (ja) | インタ−フェ−ス回路 | |
| JPS60175134A (ja) | 機器の接続確認方式 | |
| JPH0552950U (ja) | 電子回路装置 | |
| JPH07129291A (ja) | バス接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |