JPH0365565B2 - - Google Patents
Info
- Publication number
- JPH0365565B2 JPH0365565B2 JP57134366A JP13436682A JPH0365565B2 JP H0365565 B2 JPH0365565 B2 JP H0365565B2 JP 57134366 A JP57134366 A JP 57134366A JP 13436682 A JP13436682 A JP 13436682A JP H0365565 B2 JPH0365565 B2 JP H0365565B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- connector
- output
- external
- external process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 60
- 238000006243 chemical reaction Methods 0.000 claims description 5
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- ALFHIHDQSYXSGP-UHFFFAOYSA-N 1,2-dichloro-3-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=CC=CC(Cl)=C1Cl ALFHIHDQSYXSGP-UHFFFAOYSA-N 0.000 description 2
- MINPZZUPSSVGJN-UHFFFAOYSA-N 1,1,1,4,4,4-hexachlorobutane Chemical compound ClC(Cl)(Cl)CCC(Cl)(Cl)Cl MINPZZUPSSVGJN-UHFFFAOYSA-N 0.000 description 1
- AGCPZMJBXSCWQY-UHFFFAOYSA-N 1,1,2,3,4-pentachlorobutane Chemical compound ClCC(Cl)C(Cl)C(Cl)Cl AGCPZMJBXSCWQY-UHFFFAOYSA-N 0.000 description 1
- VAHKBZSAUKPEOV-UHFFFAOYSA-N 1,4-dichloro-2-(4-chlorophenyl)benzene Chemical compound C1=CC(Cl)=CC=C1C1=CC(Cl)=CC=C1Cl VAHKBZSAUKPEOV-UHFFFAOYSA-N 0.000 description 1
- LAXBNTIAOJWAOP-UHFFFAOYSA-N 2-chlorobiphenyl Chemical compound ClC1=CC=CC=C1C1=CC=CC=C1 LAXBNTIAOJWAOP-UHFFFAOYSA-N 0.000 description 1
- FPWNLURCHDRMHC-UHFFFAOYSA-N 4-chlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1 FPWNLURCHDRMHC-UHFFFAOYSA-N 0.000 description 1
- 101150049492 DVR gene Proteins 0.000 description 1
- 101710149812 Pyruvate carboxylase 1 Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、プロセス用計算機と外部プロセスと
の接続方式の改良に関する。
の接続方式の改良に関する。
従来のプロセス用計算機のプロセス入出力装置
（以下PIOと称する）と外部プロセスとを接続す
る構造を第１図に示す。
（以下PIOと称する）と外部プロセスとを接続す
る構造を第１図に示す。
図において、１はPIOの論理回路素子および信
号変換用回路素子が実装されるプリント基板（以
下PCBと称する）。２はPCB１および、その他の
PCBが実装されるシヤーン。４はPCB２へのプ
ロセスデータの入出力を行なうコネクタタ。５は
ケーブル、７は外部プロセス、８は外部プロセス
７と接続される筐体間ケーブル、６ａ，６ｂはケ
ーブル５と筐体間ケーブル８を接続するコネクタ
である。この様に、従来では外部プロセス７から
の信号をPCB１で信号変換してCPU（CPUボード
図示せず）に入力あるいは逆の信号転送を行つて
いた。しかし、通常、外部プロセス７は１ケ所に
まとまつておらず、筐体間ケーブル８を入出力信
号に応じて再編集する必要が生じる。このような
場合、第２図に示すように、コネクタ６ａと筐体
間ケーブル８との間に端子台９を設ける構造が採
られていた。第２図において、１０は端子台９を
実装する筐体（図示せず）の筐体内ケーブル、１
１ａ，１１ｂは中継コネクタ、１２は中継コネク
タ１１ａ，１１ｂとコネクタ６ａ，６ｂとを接続
する入出力ケーブル、１３は外部プロセス７と端
子台９を接続する入出力ケーブルである。なお、
ケーブルは入出力信号線とそのペア線が各々設け
られた構造である。
号変換用回路素子が実装されるプリント基板（以
下PCBと称する）。２はPCB１および、その他の
PCBが実装されるシヤーン。４はPCB２へのプ
ロセスデータの入出力を行なうコネクタタ。５は
ケーブル、７は外部プロセス、８は外部プロセス
７と接続される筐体間ケーブル、６ａ，６ｂはケ
ーブル５と筐体間ケーブル８を接続するコネクタ
である。この様に、従来では外部プロセス７から
の信号をPCB１で信号変換してCPU（CPUボード
図示せず）に入力あるいは逆の信号転送を行つて
いた。しかし、通常、外部プロセス７は１ケ所に
まとまつておらず、筐体間ケーブル８を入出力信
号に応じて再編集する必要が生じる。このような
場合、第２図に示すように、コネクタ６ａと筐体
間ケーブル８との間に端子台９を設ける構造が採
られていた。第２図において、１０は端子台９を
実装する筐体（図示せず）の筐体内ケーブル、１
１ａ，１１ｂは中継コネクタ、１２は中継コネク
タ１１ａ，１１ｂとコネクタ６ａ，６ｂとを接続
する入出力ケーブル、１３は外部プロセス７と端
子台９を接続する入出力ケーブルである。なお、
ケーブルは入出力信号線とそのペア線が各々設け
られた構造である。
しかし、第２図のような接続構造であれば、ケ
ーブルの種類、本数が多くなり、コストが高くな
る。又、このような接続構造では各ケーブルと各
端子との接続、コネクタ相互との接続は複雑とな
り時間がかかる。従つて、例えば、コンピユータ
の現地据据え付け時あるいは、外部プロセスの増
設時などにおいては大変な時間と労力を必要とし
た。
ーブルの種類、本数が多くなり、コストが高くな
る。又、このような接続構造では各ケーブルと各
端子との接続、コネクタ相互との接続は複雑とな
り時間がかかる。従つて、例えば、コンピユータ
の現地据据え付け時あるいは、外部プロセスの増
設時などにおいては大変な時間と労力を必要とし
た。
特に、外部プロセスがランプやリレー等であつ
て、プロセス用計算機側においてアース電位を与
える必要がある場合、簡単に、かつ、的確に、外
部プロセスとプロセス用計算機との接続工事にお
いてアース電位を与えるようにすることが望まれ
ていた。
て、プロセス用計算機側においてアース電位を与
える必要がある場合、簡単に、かつ、的確に、外
部プロセスとプロセス用計算機との接続工事にお
いてアース電位を与えるようにすることが望まれ
ていた。
本発明は上記欠点に鑑みなされたものでその目
的は、外部プロセスにアース電位を与える必要が
ある場合にも、プロセス用計算機と外部プロセス
とを簡単に低コストで接続することができ、接続
工事を迅速、容易にすることのできるプロセス用
計算機と外部プロセスとの接続方式を提供するこ
とである。
的は、外部プロセスにアース電位を与える必要が
ある場合にも、プロセス用計算機と外部プロセス
とを簡単に低コストで接続することができ、接続
工事を迅速、容易にすることのできるプロセス用
計算機と外部プロセスとの接続方式を提供するこ
とである。
そこで、本発明は、外部プロセスの入出力端子
とプロセス用計算機の信号変換用基板の入出力用
コネクタとを接続する場合、 該入出力用コネクタに対応するコネクタと、外
部プロセス用アダプタと、前記コネクタと前記ア
ダプタ間の接続を切り換える切換部とを有するア
ダプタ用基板を用いて接続し、 前記切換部により前記信号変換用基板の各入出
力信号線に対応するペア線が接続されたコネクタ
をアース接続されたアダプタに共通接続するよう
にして前記目的を達成した。
とプロセス用計算機の信号変換用基板の入出力用
コネクタとを接続する場合、 該入出力用コネクタに対応するコネクタと、外
部プロセス用アダプタと、前記コネクタと前記ア
ダプタ間の接続を切り換える切換部とを有するア
ダプタ用基板を用いて接続し、 前記切換部により前記信号変換用基板の各入出
力信号線に対応するペア線が接続されたコネクタ
をアース接続されたアダプタに共通接続するよう
にして前記目的を達成した。
先ず、第３図い本発明による、プロセス用計算
機と外部プロセスとの接続構造の原理を示す。図
中、２０はPCB、２１は外部プロセス、２２は
アダプタ用基板である。PCB２０の一端とアダ
プタ用基板２２の一端には夫々対となるようにコ
ネクタ２３ａ，２３ｂが取付けられている。アダ
プタ用基板２２の他端には端子台２４が取付けら
れている。外部プロセス２１の入出力端子とアダ
プタ用基板２２の端子台２４とは入出力ケーブル
２５によつて接続されている。
機と外部プロセスとの接続構造の原理を示す。図
中、２０はPCB、２１は外部プロセス、２２は
アダプタ用基板である。PCB２０の一端とアダ
プタ用基板２２の一端には夫々対となるようにコ
ネクタ２３ａ，２３ｂが取付けられている。アダ
プタ用基板２２の他端には端子台２４が取付けら
れている。外部プロセス２１の入出力端子とアダ
プタ用基板２２の端子台２４とは入出力ケーブル
２５によつて接続されている。
このように構成されたPCB２０とアダプタ用
基板２２はコネクタ２３ａ，２３ｂを接合するこ
とにより接続され、外部プロセス２１とアダプタ
用基板２２とは入出力ケーブル２５を端子台２４
の端子に各々接続することにより接続される。こ
うして、PCB２０と外部プロセス２１との接続
が行なわれる。上記では、アダプタ用基板２２に
端子台２４を固着した場合を説明した。この端子
台２４の代わりにコネクタを装着すれば、外部プ
ロセス２１の入出力ケーブルが、その先端にコネ
クタを接続されたものである場合に便利である。
基板２２はコネクタ２３ａ，２３ｂを接合するこ
とにより接続され、外部プロセス２１とアダプタ
用基板２２とは入出力ケーブル２５を端子台２４
の端子に各々接続することにより接続される。こ
うして、PCB２０と外部プロセス２１との接続
が行なわれる。上記では、アダプタ用基板２２に
端子台２４を固着した場合を説明した。この端子
台２４の代わりにコネクタを装着すれば、外部プ
ロセス２１の入出力ケーブルが、その先端にコネ
クタを接続されたものである場合に便利である。
第４図に外部プロセスとプロセス用計算機とを
接続する場合のより具体的な構造を示す。ここで
は、２つの外部プロセス３０1，３０2と、PCB３
１に設けられている２つのインタフエース部３１
１，３１2とアダプタ用基板３２を介して接続する
方式である。この構造においても上記の構造と同
様アダプタ用基板３２は、一端をコネクタ３３を
介してPCB３１の入出力ケーブル３４1，３４2と
接続され、他端を、端子台又はコネクタ３５を介
して、外部プロセス３０1，３０2夫々の入出力ケ
ーブル３６1および３６2に接続される。ただし、
このアダプタ用基板３２は、切換部３７を有して
いる。この切換部３７はアダプタ用基板３２の一
端に設けられた４つの端子と、他端に設けられた
４つの端子とを夫々自在に接続できるようにされ
ている。このような接続は、ラツピング、スイツ
チ又はコネクタ等を使用することにより行なう。
例えば、図に示すように、外部プロセス３０1と
入出力インタフエース３１2、外部プロセス３０2
と入出力インタフエース３１1とを接続するよう
な場合が生じた場合、ケーブル３４1接続された
端子と、ケーブル３６2が接続された端子とをア
ダプタ用基板３２の切換部３７において接続し、
ケーブル３４2が接続された端子とケーブル３６1
が接続された端子とをアダプタ用基板３２の切換
部３７において接続すればよい。
接続する場合のより具体的な構造を示す。ここで
は、２つの外部プロセス３０1，３０2と、PCB３
１に設けられている２つのインタフエース部３１
１，３１2とアダプタ用基板３２を介して接続する
方式である。この構造においても上記の構造と同
様アダプタ用基板３２は、一端をコネクタ３３を
介してPCB３１の入出力ケーブル３４1，３４2と
接続され、他端を、端子台又はコネクタ３５を介
して、外部プロセス３０1，３０2夫々の入出力ケ
ーブル３６1および３６2に接続される。ただし、
このアダプタ用基板３２は、切換部３７を有して
いる。この切換部３７はアダプタ用基板３２の一
端に設けられた４つの端子と、他端に設けられた
４つの端子とを夫々自在に接続できるようにされ
ている。このような接続は、ラツピング、スイツ
チ又はコネクタ等を使用することにより行なう。
例えば、図に示すように、外部プロセス３０1と
入出力インタフエース３１2、外部プロセス３０2
と入出力インタフエース３１1とを接続するよう
な場合が生じた場合、ケーブル３４1接続された
端子と、ケーブル３６2が接続された端子とをア
ダプタ用基板３２の切換部３７において接続し、
ケーブル３４2が接続された端子とケーブル３６1
が接続された端子とをアダプタ用基板３２の切換
部３７において接続すればよい。
次に、第５図を参照して本発明の一実施例を説
明する。
明する。
この実施例は、第４図に示した構造に係る切換
え部４０を有するアダプタ用基板４１を介して、
ｎ個の外部プロセスと、PCB４２とを接続する
方式である。ただし、この実施例では、外部プロ
セス４３1，４３2，…４３ｎとしてｎ個のランプ
又はリレー等を用いる。そして、夫々の外部プロ
セス４３1，４３2，…４３ｎの一端は電源に接続
され、他端はケーブル４４1，４４2，…４４ｎと
接続されている。一方、PCB４２には、リレー
接点４５1，４５2，…４５ｎから成る信号出力部
４６が設けられており、夫々のリレー接点には、
夫々２本の信号線４７1aと４７1b，４７2aと４７
2b，…４７naと４７nbを介してコネクタ４８の
各端子と接続されている。このようなPCB４２
に設けられた信号出力部４６からの出力信号をケ
ーブル４４1，４４2，…４４ｎを介して外部プロ
セス４３1，４３2，…４３ｎに供給する場合、ア
ダプタ用基板４１内における各端子間の接続関係
は、図の点線で示すようになる。すなわち、各信
号線４７1a，４７2a，…４７naのペア線４７1b，
４７2b，…４７nbと一方が接地されているケー
ブル４９とを切換部４０において接続すれば、ア
ダプタ用基板４１から共通アースを取ることがで
きる。
え部４０を有するアダプタ用基板４１を介して、
ｎ個の外部プロセスと、PCB４２とを接続する
方式である。ただし、この実施例では、外部プロ
セス４３1，４３2，…４３ｎとしてｎ個のランプ
又はリレー等を用いる。そして、夫々の外部プロ
セス４３1，４３2，…４３ｎの一端は電源に接続
され、他端はケーブル４４1，４４2，…４４ｎと
接続されている。一方、PCB４２には、リレー
接点４５1，４５2，…４５ｎから成る信号出力部
４６が設けられており、夫々のリレー接点には、
夫々２本の信号線４７1aと４７1b，４７2aと４７
2b，…４７naと４７nbを介してコネクタ４８の
各端子と接続されている。このようなPCB４２
に設けられた信号出力部４６からの出力信号をケ
ーブル４４1，４４2，…４４ｎを介して外部プロ
セス４３1，４３2，…４３ｎに供給する場合、ア
ダプタ用基板４１内における各端子間の接続関係
は、図の点線で示すようになる。すなわち、各信
号線４７1a，４７2a，…４７naのペア線４７1b，
４７2b，…４７nbと一方が接地されているケー
ブル４９とを切換部４０において接続すれば、ア
ダプタ用基板４１から共通アースを取ることがで
きる。
以上説明した様に、本発明方式によれば、外部
プロセスがランプやリレー等のようにプロセス用
計算機側においてアース電位を与える必要がある
場合に、プロセス用計算機と外部プロセスとを容
易に接続し、的確にアース電位を与えることがで
き、接続工事を迅速に、かつ低コストで行なうこ
とができる。
プロセスがランプやリレー等のようにプロセス用
計算機側においてアース電位を与える必要がある
場合に、プロセス用計算機と外部プロセスとを容
易に接続し、的確にアース電位を与えることがで
き、接続工事を迅速に、かつ低コストで行なうこ
とができる。
第１図、第２図は外部プロセスと従来のPIOと
の接続を示す図、第３図および第４図は外部プロ
セスとプロセス用計算機との一般的接続構造を示
す図、第５図は、本発明の実施例を示す図であ
る。 ２０，３１，４２…PCB、２２，３２，４１
…アダプタ用基板、２３（２３ａ，２３ｂ），３
３，４８…コネクタ、２４，３５，５０…端子
台、３７，４０…切換部。
の接続を示す図、第３図および第４図は外部プロ
セスとプロセス用計算機との一般的接続構造を示
す図、第５図は、本発明の実施例を示す図であ
る。 ２０，３１，４２…PCB、２２，３２，４１
…アダプタ用基板、２３（２３ａ，２３ｂ），３
３，４８…コネクタ、２４，３５，５０…端子
台、３７，４０…切換部。
Claims (1)
- 【特許請求の範囲】 １ 外部プロセスの入出力端子とプロセス用計算
機の信号変換用基板の入出力用コネクタとを接続
する場合、 該入出力用コネクタに対応するコネクタと、外
部プロセス用アダプタと、前記コネクタと前記ア
ダプタ間の接続を切り換える切換部とを有するア
ダプタ用基板を用いて接続し、 前記切換部により前記信号変換用基板の各入出
力信号線に対応するペア線が接続されたコネクタ
をアース接続されたアダプタに共通接続すること
を特徴とするプロセス用計算機と外部プロセスと
の接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13436682A JPS5924326A (ja) | 1982-07-31 | 1982-07-31 | プロセス用計算機と外部プロセスとの接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13436682A JPS5924326A (ja) | 1982-07-31 | 1982-07-31 | プロセス用計算機と外部プロセスとの接続方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5924326A JPS5924326A (ja) | 1984-02-08 |
| JPH0365565B2 true JPH0365565B2 (ja) | 1991-10-14 |
Family
ID=15126689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13436682A Granted JPS5924326A (ja) | 1982-07-31 | 1982-07-31 | プロセス用計算機と外部プロセスとの接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924326A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214013A (ja) * | 1984-04-06 | 1985-10-26 | Namuko:Kk | 走行ロボツトの制御装置 |
| JP6225417B2 (ja) * | 2012-11-30 | 2017-11-08 | 富士電機株式会社 | プログラマブルコントロールユニットの配線変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451435A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Signal connection method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4982194U (ja) * | 1972-11-06 | 1974-07-16 | ||
| JPS504630U (ja) * | 1973-05-16 | 1975-01-18 |
-
1982
- 1982-07-31 JP JP13436682A patent/JPS5924326A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451435A (en) * | 1977-09-30 | 1979-04-23 | Fujitsu Ltd | Signal connection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5924326A (ja) | 1984-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100385489B1 (ko) | 고속신호를 포함한 상이한 신호들을 처리하기 위한 커넥터 | |
| ES2135839T3 (es) | Comunicacion por video para aplicaciones de interconexion que se comunican mediante el uso de una señal de control. | |
| JPH0365565B2 (ja) | ||
| JPS6227409B2 (ja) | ||
| JPH03116997A (ja) | シーケンサモジュール | |
| JPS6342474Y2 (ja) | ||
| CN2672710Y (zh) | 计算机i/o信号转接卡装置 | |
| JPH0221580A (ja) | レベル変換器内蔵の電子機器用接続器具 | |
| JP3059306B2 (ja) | Ｄｉｐスイッチ付きコネクタ | |
| JP2850790B2 (ja) | 配線筐体を用いた配線システム | |
| JPS6311661Y2 (ja) | ||
| KR0113527Y1 (ko) | 오디오/비디오 시스템 | |
| JPS63148580A (ja) | 入出力コネクタ分離型プリント基板 | |
| JPH0318155A (ja) | インタフェースラインの終端方法 | |
| JPH0334074Y2 (ja) | ||
| JPS6015359Y2 (ja) | 信号接続装置 | |
| JPS59154486A (ja) | デイスプレイ装置 | |
| JPS5816631B2 (ja) | マイクロ波モジユ−ルの実装方法 | |
| JPH0318154A (ja) | アダプタ | |
| JPH0135473B2 (ja) | ||
| JPS6343278A (ja) | コネクタ | |
| JPH0319009A (ja) | シリアルインターフェース回路 | |
| JPS63150755A (ja) | インタフエ−ス装置 | |
| JPH1167393A (ja) | 電気コネクタ | |
| JPS60220583A (ja) | メモリデバツグ装置 |