JPS6327229Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は情報処理装置、特にプロトタイプシス
テムの評価用として用いられる情報処理装置に関
するものである。

従来の技術 一般に情報処理装置を動作させるためには数Ｍ
Hzの高周波の基準信号が必要である。この基準信
号は通常マイクロコンピユータ等では、水晶発振
子及び発振回路から得られる発振出力を分周した
クロツク信号が用られている。また、発振回路は
中央処理装置（以下、CPUと称する）の中に組
み込まれているのが通常である。そのため、
CPUと水晶発振子とは互いに接近して置かれ、
浮遊容量や外乱などの影響を受けずに正常な周波
数での発振出力を得られるように考慮されてい
る。この様子を第１図ａにプロトタイプのマイク
ロコンピユータ・システムボードを一例として示
す。ここでは、システムボード１上にCPU２と
水晶発振子３とは近接して置かれ、水晶発振子３
から発振回路に至るまでの距離ができる限り短く
なるように構成されている。

ところで、このCPU２を評価する場合、第１
図ｂに示すように、CPU２相当を評価基板（以
下、エミユレータボードと称する）６に移しかえ
ると、ROMやRAM及びＩ／Ｏチツプが実装さ
れているシステムボード１とエミユレータボード
６とはソケツト４及びケーブル５を介して接続さ
れることになる。

すなわち、このエミユレータボード６は、
CPU２を評価する場合あるいはシステムボード
１のハードとソフトを統合的にデバツグを行う場
合などにおいて用いられ、他の計算機のために書
かれたプログラムを、与えられた計算機システム
によつて実行できるようにしたもので、同一ハー
ドウエア上にほかの計算機の機械命令を実現で
き、そのプログラムを無修正で処理するインサー
キツトエミユレータで構成される。

したがつてエミユレータボード６は、CPU２
のみをシステムボード１より抜き取つた後、ここ
にあたかもCPU２が接続されているかのように
エミユレータボード６からのケーブル５とソケツ
ト４とを接続して移しかえられる。

この場合用いられる従来のソケツト４は、第２
図に示すように、システムボード１上の水晶発振
子３を接続する端子８及びROMやRAM、Ｉ／
Ｏ等の他のチツプとの信号用端子７を有し、ケー
ブル５を介してエミユレータボード６に接続され
ていた。

考案が解決しようとする問題点 上記のような場合、ケーブル５に存在するイン
ダクタンスやキヤパシタンス、抵抗あるいは外部
やケーブル内の他の信号からのノズルなどによ
り、水晶発振素子３からCPU２の発振回路に至
るまでに、発振回路網の一部を形成する線路とし
てケーブル５を含む経路が組み込まれてしまつて
いた。

つまり、水晶発振素子３とCPU２の発振回路
との間において、システムボードだけでは存在し
ないケーブル５のもつキヤパシタンスやインダク
タンス等の影響が、そのまま直接回路の定数とし
て加わつていた。またこの従来のケーブル５は外
部からのノズル等も直接加わつていた。

このため、水晶発振素子３による正規の発振周
波数をもつた発振出力（基準信号）を生成するこ
とができないという欠点があつた。

本考案はこの欠点を解決するため、第１図ｂの
ソケツト４に発振回路を備えたことを特徴とし、
ケーブル５に存在するインダクタンスやキヤパシ
タンス等の悪影響をなくし、安定した発振出力を
得んとするものである。

問題点を解決するための手段 本考案は、システムボードに実装された中央処
理装置に対する評価、及びこのシステムボードの
ハード、ソフトの統合的デバツグ等を行うエミユ
レータボードとをケーブル及びソケツトを介して
接続した情報処理装置において、システムボード
に実装された発振素子を接続する端子及び発振回
路を上記ソケツトに設けるとともに、上記発振回
路からの発振出力をエミユレータボードへ転送す
る信号線を上記ソケツトに設け、この信号機を通
して転送された発振出力に基いて動作する処理回
路が上記エミユレータボードに設けられているも
ので構成される。

作 用 ボード間の接続に用いられるソケツトには発振
回路が含まれているから、この発振回路と予めシ
ステムボードに実装された発振素子を最短距離で
接続して使用するので、浮遊容量や外乱などの悪
影響を受けずに安定した発振出力を生成する。

実施例 以下、本考案について図面を参照して詳細に説
明する。

第３図は本考案の一実施例を示すソケツトの構
造図で、水晶発振子用端子８と、ケーブル５及び
ROMやRAM、Ｉ／Ｏチツプ等とのデータ転送
に用いられる信号線が接続される端子７、それに
従来CPUの中に納められていた発振回路（第４
図の破線内の回路）９を含む。

なお、水晶発振子用端子８と発振回路９との接
続線１０はソケツト４内部で、できるだけ短く
し、さらにシールドなどを施して外来ノイズの影
響を受けないように配慮する。

第４図は第３図の発振回路９の一実施例であ
り、一般によく知られた回路である。この発振回
路９と水晶発振素子３が形成する回路網は、従来
のように発振素子から能動素子に至るまでの線路
にケーブルを介してはないので、ケーブルのイン
ダクタンスやキヤパシタンス等の悪影響を受けず
に発振回路９は安定かつ正常な発振波を生成す
る。また、この発振回路９は集積回路技術を用い
て半導体素子チツプ上に集積化したり、あるいは
薄膜、厚膜、混成集積回路技術を用いて形成した
りすることができ、これをソケツト４内部に組み
込むことができる。

本実施例によれば、正常な発振周波数をもつ発
振波をエミユレータボード６内のCPUに供給す
ることができる。さらに、この発振波をTTL回
路などのバツフアを単に介することにより、発振
波は十分なドライブ能力を持つてエミユレータボ
ード６内のCPUに供給される。このため発振波
はケーブル内におけるノズルの影響を受けず、さ
らにケーブルにターミネイタ（終端回路）を接続
することにより耐ノイズ性を一段と向上させるこ
ともできる。

この結果、プロトタイプシステムボード上の
CPU２に対する適切な評価を行うことができる。

考案の効果 以上のように、本考案の情報処理装置は上述の
ような構造になつているから、従来のケーブルに
よる余分なインダクタンスやキヤパシタンス、抵
抗及び外部からのノイズの影響をほとんど受けず
に、発振回路は安全かつ正常な発振周波数の発振
出力を出成し、この発振出力をエミユレータボー
ド６に供給することができる。

加えて本考案によれば、ソケツト４の内部には
発振回路のみを設け、評価されるプロトタイプ・
システムボード１上の発振素子３を使つて基準信
号を生成しているから、エミユレータボード６は
評価されるシステムボード１のクロツクレートが
どのようなものでも共通のものとして接続でき、
異なるクロツクレートのプロトタイプ・システム
ボードにも適応して評価可能となる。

【図面の簡単な説明】

第１図ａは従来のプロトタイプシステム上の
CPUと発振子との実装図、第１図ｂは従来のエ
ミユレータボードとシステムボードとの接続を示
す構成図、第２図は従来用いられているソケツト
の構成図、第３図は本考案の情報処理装置で使用
されるソケツトの一実施例構造図、第４図はソケ
ツトに組み込まれる一実施例発振回路図である。 １……プロトタイプ・システムボード、２……
中央処理部（CPU）、３……水晶発振素子、４…
…ソケツト、５……ケーブル、６……エミユレー
タボード、７……信号用端子、８……水晶発振子
接続用端子、９……発振回路、１０……接続線。

Claims (1)

1. 【実用新案登録請求の範囲】 システムボードに実装された中央処理装置に対
   する評価、及びこのシステムボードのハード、ソ
   フトの総合的デバツグ等を行うエミユレータボー
   ドとをケーブル及びソケツトを介して接続した情
   報処理装置において、 前記システムボードに実装された発振素子を接
   続する端子及び発振回路を前記ソケツトに設ける
   とともに、前記発振回路からの発振出力を前記エ
   ミユレータボードへ転送する信号線を前記ソケツ
   トに設け、この信号線を通して転送された前記発
   振出力に基いて動作する処理回路が前記エミユレ
   ータボードに設けられていることを特徴とする情
   報処理装置。