JPH04215162A - Ｖｍｅバスのバスグラント信号の補償回路 - Google Patents
Ｖｍｅバスのバスグラント信号の補償回路Info
- Publication number
- JPH04215162A JPH04215162A JP41889590A JP41889590A JPH04215162A JP H04215162 A JPH04215162 A JP H04215162A JP 41889590 A JP41889590 A JP 41889590A JP 41889590 A JP41889590 A JP 41889590A JP H04215162 A JPH04215162 A JP H04215162A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- grant signal
- board
- bus master
- vme
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＶＭＥバス（Ｖｅｒｓ
ａ Ｍｏｄｕｌｅ Ｅｕｒｏｐｅ ｂｕｓ）のバ
ス制御信号を補償するＶＭＥバスのバスグラント信号の
補償回路に関する。
ａ Ｍｏｄｕｌｅ Ｅｕｒｏｐｅ ｂｕｓ）のバ
ス制御信号を補償するＶＭＥバスのバスグラント信号の
補償回路に関する。
【０００２】
【従来の技術】ＶＭＥバスは、米国モトローラ社が開発
した６８０００系ＣＰＵの標準バスである。
した６８０００系ＣＰＵの標準バスである。
【０００３】従来、ＶＭＥバスを使用したハードウェア
のバスアービトレーションの方式の１つとして、図２に
示すシングルレベル方式と呼ばれるものがある。
のバスアービトレーションの方式の１つとして、図２に
示すシングルレベル方式と呼ばれるものがある。
【０００４】この方式は、ＶＭＥバス上に複数のバスマ
スタと呼ばれるバス要求を行うバスマスタボード３０−
１〜３０−３が存在する場合に、各バスマスタボードか
らのバスリクエスト信号は、マルチ接続、すなわちデイ
ジーチェイン接続され、バスアービタ４０に入力されて
いる。バスアービタ４０は、バスリクエストに対し、バ
ス制御信号、すなわちバスグラントと呼ばれるバス使用
許可信号をデイジーチェイン接続で、各バスマスタボー
ド３０−１〜３０−３のアンドゲートに送り返すという
ものである。
スタと呼ばれるバス要求を行うバスマスタボード３０−
１〜３０−３が存在する場合に、各バスマスタボードか
らのバスリクエスト信号は、マルチ接続、すなわちデイ
ジーチェイン接続され、バスアービタ４０に入力されて
いる。バスアービタ４０は、バスリクエストに対し、バ
ス制御信号、すなわちバスグラントと呼ばれるバス使用
許可信号をデイジーチェイン接続で、各バスマスタボー
ド３０−１〜３０−３のアンドゲートに送り返すという
ものである。
【０００５】
【発明が解決しようとする課題】このようなＶＭＥバス
のバスグラント信号のデイジーチェインにおいては、バ
スリクエストに対するバスグラント信号の優先順位は、
回路構成上、バスアービタに近い方から遠い方へと低く
なっていく。また、この方式では、バスグラント信号が
各ボードの内部を通過しているので、優先順位の高い方
のボードが引き抜かれた場合に、そこで回路が切れてし
まい、引き抜かれたボードよりも優先順位の低いボード
へは、バスグラント信号が通知されないという欠点があ
る。
のバスグラント信号のデイジーチェインにおいては、バ
スリクエストに対するバスグラント信号の優先順位は、
回路構成上、バスアービタに近い方から遠い方へと低く
なっていく。また、この方式では、バスグラント信号が
各ボードの内部を通過しているので、優先順位の高い方
のボードが引き抜かれた場合に、そこで回路が切れてし
まい、引き抜かれたボードよりも優先順位の低いボード
へは、バスグラント信号が通知されないという欠点があ
る。
【０００６】本発明の目的は、このような欠点を除去し
、バスマスタボードが引き抜かれてもバスグラント信号
を通知できるＶＭＥバスのバスグラント信号の補償回路
を提供することにある。
、バスマスタボードが引き抜かれてもバスグラント信号
を通知できるＶＭＥバスのバスグラント信号の補償回路
を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、ラインのバス
グラント信号を処理する処理回路を備えるバスマスタボ
ードを、コネクタを介して複数収容するＶＭＥバスのバ
スグラント信号の補償回路において、バックプレーンに
収容されているバスマスタボードにラインのバスグラン
ト信号を送り、バスマスタボードが抜かれると、ライン
のバスグラント信号を次のバスマスタボードに送る切り
換え手段を有することを特徴としている。
グラント信号を処理する処理回路を備えるバスマスタボ
ードを、コネクタを介して複数収容するＶＭＥバスのバ
スグラント信号の補償回路において、バックプレーンに
収容されているバスマスタボードにラインのバスグラン
ト信号を送り、バスマスタボードが抜かれると、ライン
のバスグラント信号を次のバスマスタボードに送る切り
換え手段を有することを特徴としている。
【０００８】また、本発明は、ラインのバスグラント信
号を処理する処理回路を備えるバスマスタボードを、コ
ネクタを介して複数収容するＶＭＥバスのバスグラント
信号の補償回路において、バスマスタボードを接続する
ためのコネクタが複数個並んだバックプレーン上で、各
ボードのバスグラント信号の入力点と出力点間にボード
内の処理回路と並列に非反転形トライステートゲートを
接続し、このトライステートゲートの制御端子を、抵抗
器を介して電源に接続すると同時にコネクタを介してボ
ード内の接地回路に接続したことを特徴としている。
号を処理する処理回路を備えるバスマスタボードを、コ
ネクタを介して複数収容するＶＭＥバスのバスグラント
信号の補償回路において、バスマスタボードを接続する
ためのコネクタが複数個並んだバックプレーン上で、各
ボードのバスグラント信号の入力点と出力点間にボード
内の処理回路と並列に非反転形トライステートゲートを
接続し、このトライステートゲートの制御端子を、抵抗
器を介して電源に接続すると同時にコネクタを介してボ
ード内の接地回路に接続したことを特徴としている。
【０００９】
【実施例】次に、本発明について、図面を参照して説明
する。
する。
【００１０】図１は、本発明の一実施例のブロック図で
ある。図１に示されるＶＭＥバスのバスグラント信号の
補償回路は、論理積ゲート１１と、入力端子１２と、接
地端子１３と、出力端子１４と、非反転トライステート
ゲート２１と、プルアップ抵抗２２とを備えている。
ある。図１に示されるＶＭＥバスのバスグラント信号の
補償回路は、論理積ゲート１１と、入力端子１２と、接
地端子１３と、出力端子１４と、非反転トライステート
ゲート２１と、プルアップ抵抗２２とを備えている。
【００１１】論理積ゲートは、バス要求を行うバスマス
タボード１０に設けられている。また、非反転トライス
テートゲート２１とプルアップ抵抗２２とは、バスマス
タボード１０を接続するためのコネクタが並んでいるバ
ックプレーン上に設けられている。
タボード１０に設けられている。また、非反転トライス
テートゲート２１とプルアップ抵抗２２とは、バスマス
タボード１０を接続するためのコネクタが並んでいるバ
ックプレーン上に設けられている。
【００１２】このようなＶＭＥバスのバスグラント信号
の補償回路では、バスアービタ（図１には示されていな
い）からのバスグラント信号出力ライン１０１は、バス
マスタボード１０の入力端子１２と非反転トライステー
トゲート２１に接続されている。入力端子１２は、バス
マスタボード１０にある論理積ゲート１１の一方の入力
端子に接続されている。論理積ゲート１１の他方の入力
端子は、バスリクエスト信号ライン１０２と接続され、
論理積ゲート１１の出力端子は、出力端子１４に接続さ
れている。
の補償回路では、バスアービタ（図１には示されていな
い）からのバスグラント信号出力ライン１０１は、バス
マスタボード１０の入力端子１２と非反転トライステー
トゲート２１に接続されている。入力端子１２は、バス
マスタボード１０にある論理積ゲート１１の一方の入力
端子に接続されている。論理積ゲート１１の他方の入力
端子は、バスリクエスト信号ライン１０２と接続され、
論理積ゲート１１の出力端子は、出力端子１４に接続さ
れている。
【００１３】トライステートゲート２１は、制御端子２
１Ａを抵抗２２を介して電源Ｖｃｃに接続し、プルアッ
プすると同時に、バスマスタボード１０内のグランドに
接地されている端子１３に接続されている。また、トラ
イステートゲート２１の出力端子は、バックプレーン上
でバスマスタボード１０のバスグラント信号の出力端子
１４と接続されて、デイジーチェインで接続された隣の
バスマスタボードへのバスグラント信号の出力信号とな
る。
１Ａを抵抗２２を介して電源Ｖｃｃに接続し、プルアッ
プすると同時に、バスマスタボード１０内のグランドに
接地されている端子１３に接続されている。また、トラ
イステートゲート２１の出力端子は、バックプレーン上
でバスマスタボード１０のバスグラント信号の出力端子
１４と接続されて、デイジーチェインで接続された隣の
バスマスタボードへのバスグラント信号の出力信号とな
る。
【００１４】次に、本実施例の動作について説明する。
【００１５】バスマスタボード１０がバックプレーンに
収容されている状態では、トライステートゲート２１の
制御端子２１Ａが接地端子１３に接続されている。すな
わち、バスマスタボード１０が入っている状態では、ト
ライステートゲート２１は、制御端子２１Ａが“Ｌ”で
あるため、出力端子がハイインピーダンス状態になって
いる。したがって、バスアービタからバスグラント信号
出力ライン１０１を伝送して来るバスグラント信号は、
入力端子１２よりバスマスタボード１０内に入力されて
論理積ゲート１１において処理される。
収容されている状態では、トライステートゲート２１の
制御端子２１Ａが接地端子１３に接続されている。すな
わち、バスマスタボード１０が入っている状態では、ト
ライステートゲート２１は、制御端子２１Ａが“Ｌ”で
あるため、出力端子がハイインピーダンス状態になって
いる。したがって、バスアービタからバスグラント信号
出力ライン１０１を伝送して来るバスグラント信号は、
入力端子１２よりバスマスタボード１０内に入力されて
論理積ゲート１１において処理される。
【００１６】次に、バスマスタボード１０がバックプレ
ーンから抜かれた状態では、接地端子１３が開放となる
。トライステートゲート２１の制御端子２１Ａはプルア
ップ抵抗２２により“Ｈ”となるため、トライステート
ゲート２１の出力がアクティブとなる。したがって、入
力信号と同極性信号のバスグラント信号は、バックプレ
ーン上を通過し、隣のバスマスタボードへ送られる。
ーンから抜かれた状態では、接地端子１３が開放となる
。トライステートゲート２１の制御端子２１Ａはプルア
ップ抵抗２２により“Ｈ”となるため、トライステート
ゲート２１の出力がアクティブとなる。したがって、入
力信号と同極性信号のバスグラント信号は、バックプレ
ーン上を通過し、隣のバスマスタボードへ送られる。
【００１７】なお、以上の説明においては、バスマスタ
ボード１０における回路構成についてのみ述べたが、各
ボード毎に本発明の回路を実施することによって、どの
ボードに対しても同様の効果が得られる。
ボード１０における回路構成についてのみ述べたが、各
ボード毎に本発明の回路を実施することによって、どの
ボードに対しても同様の効果が得られる。
【００１８】このように、本実施例の補償回路は、各ボ
ードを接続するためのコネクタが複数個並んだマザーボ
ードであるバックプレーン上で、各ボードのバスグラン
ト信号の入力点と出力点間に、ボード内の回路と並列に
、非反転形トライステートゲートが接続され、トライス
テートゲートの制御端子は抵抗器を介して電源に接続さ
れると同時に、コネクタを介してボード内のグランド回
路に接続されるようにしたものである。
ードを接続するためのコネクタが複数個並んだマザーボ
ードであるバックプレーン上で、各ボードのバスグラン
ト信号の入力点と出力点間に、ボード内の回路と並列に
、非反転形トライステートゲートが接続され、トライス
テートゲートの制御端子は抵抗器を介して電源に接続さ
れると同時に、コネクタを介してボード内のグランド回
路に接続されるようにしたものである。
【００１９】これにより、ボードが抜かれた状態でも、
バスグラント信号が次のボードに送られる。
バスグラント信号が次のボードに送られる。
【００２０】
【発明の効果】以上説明したように、本発明は、ＶＭＥ
バスのバックプレーン上に簡単な回路を付加することに
より、バス使用権の優先順位が高いバスマスタボードが
抜かれた場合にも、優先順位の低いバスマスタボードへ
のバスグラント信号を補償することができるという効果
がある。
バスのバックプレーン上に簡単な回路を付加することに
より、バス使用権の優先順位が高いバスマスタボードが
抜かれた場合にも、優先順位の低いバスマスタボードへ
のバスグラント信号を補償することができるという効果
がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のシングルレベル方式のＶＭＥバスのブロ
ック図である。
ック図である。
１０ バスマスタボード
１１ 論理積ゲート
１２ 入力端子
１３ 接地端子
１４ 出力端子
２１ 非反転形トライステートゲート２１Ａ 非反
転形トライステートゲート制御端子２２ プルアップ
抵抗
転形トライステートゲート制御端子２２ プルアップ
抵抗
Claims (2)
- 【請求項１】ラインのバスグラント信号を処理する処理
回路を備えるバスマスタボードを、コネクタを介して複
数収容するＶＭＥバスのバスグラント信号の補償回路に
おいて、バックプレーンに収容されているバスマスタボ
ードにラインのバスグラント信号を送り、バスマスタボ
ードが抜かれると、ラインのバスグラント信号を次のバ
スマスタボードに送る切り換え手段を有することを特徴
とするＶＭＥバスのバスグラント信号の補償回路。 - 【請求項２】ラインのバスグラント信号を処理する処理
回路を備えるバスマスタボードを、コネクタを介して複
数収容するＶＭＥバスのバスグラント信号の補償回路に
おいて、バスマスタボードを接続するためのコネクタが
複数個並んだバックプレーン上で、各ボードのバスグラ
ント信号の入力点と出力点間にボード内の処理回路と並
列に非反転形トライステートゲートを接続し、このトラ
イステートゲートの制御端子を、抵抗器を介して電源に
接続すると同時にコネクタを介してボード内の接地回路
に接続したことを特徴とするＶＭＥバスのバスグラント
信号の補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41889590A JPH04215162A (ja) | 1990-12-13 | 1990-12-13 | Ｖｍｅバスのバスグラント信号の補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41889590A JPH04215162A (ja) | 1990-12-13 | 1990-12-13 | Ｖｍｅバスのバスグラント信号の補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04215162A true JPH04215162A (ja) | 1992-08-05 |
Family
ID=18526650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41889590A Pending JPH04215162A (ja) | 1990-12-13 | 1990-12-13 | Ｖｍｅバスのバスグラント信号の補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04215162A (ja) |
-
1990
- 1990-12-13 JP JP41889590A patent/JPH04215162A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337217B1 (ko) | 컴퓨터 시스템 내의 단일 주변 장치 연결부(ｐｃｉ) 호스트 브리지에 의해 다수의 ｐｃｉ 버스를 지원하는 방법 및 컴퓨터 시스템 | |
| KR970076288A (ko) | 핫 플러거블 모듈식 베이를 갖는 휴대용 컴퓨터를 제공하는 방법 및 장치 | |
| EP0510241A2 (en) | Upgradeable/downgradeable computer | |
| KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
| US5754865A (en) | Logical address bus architecture for multiple processor systems | |
| KR850004824A (ko) | 처리기 개입중단 버스구조 | |
| US20030049948A1 (en) | Apparatus and method for coupling buses | |
| JPH11338583A (ja) | 複数のスイッチ可能な電源ゾーンを有するコンピュータシステム | |
| JPH04215162A (ja) | Ｖｍｅバスのバスグラント信号の補償回路 | |
| JPS5824925A (ja) | 双方向性バスの制御方式 | |
| JPH11316633A (ja) | デファレンシャル・デバイスとシングル・エンデッド・デバイスとの接続装置 | |
| KR100249337B1 (ko) | Ttl 호환 시그널링을 사용한 고속 pci | |
| KR100252251B1 (ko) | 전자파 방해 방지 장치 | |
| US7668985B2 (en) | Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives | |
| JPH06230863A (ja) | バスインタフェースのディジーチェーン回路 | |
| US5896514A (en) | Logic implementation of control signals for on-silicon multi-master data transfer bus | |
| US20010032249A1 (en) | Computer system for an internal computer network | |
| KR840000385B1 (ko) | 버스 접촉 시스템 | |
| SE9203016L (sv) | Signalbehandlingssystem med delat dataminne | |
| JP3335171B2 (ja) | 電子装置 | |
| JPS6327229Y2 (ja) | ||
| SU1501031A1 (ru) | Устройство моделировани функционировани цифровой радиоэлектронной аппаратуры | |
| JPH0588781A (ja) | 計算機配線装置 | |
| JPH0225543B2 (ja) | ||
| JPH07120326B2 (ja) | 割込制御装置 |