KR850004824A - 처리기 개입중단 버스구조 - Google Patents

처리기 개입중단 버스구조 Download PDF

Info

Publication number
KR850004824A
KR850004824A KR1019840007512A KR840007512A KR850004824A KR 850004824 A KR850004824 A KR 850004824A KR 1019840007512 A KR1019840007512 A KR 1019840007512A KR 840007512 A KR840007512 A KR 840007512A KR 850004824 A KR850004824 A KR 850004824A
Authority
KR
South Korea
Prior art keywords
circuit mounting
interruption
output terminal
terminal pin
processor circuit
Prior art date
Application number
KR1019840007512A
Other languages
English (en)
Inventor
죤 브라암(외3) 데이비드
Original Assignee
원본미기재
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 원본미기재
Publication of KR850004824A publication Critical patent/KR850004824A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음

Description

처리기 개입중단 버스구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 예증적인 처리기 상호 연결배열에 대한 블록선도.
제2도는 백플레인에 설치된 회로판을 갖는 통상적인 백플레인에 대한 사시도.
제3도는 제4,5,6도에 대한 관계위치도.

Claims (3)

1차처리기 회로 실장영역과, 2차 처리기 회로 실장영역 및 적어도 하나이상의 주변 인터페이스회로 실장영역과, 상기 2차 처리기 및 주변 인터페이스 회로실장 영역 각각에 연관된 개입 중단 요구 출력단자핀 및 승인입력단자핀과 상기 1차 처리기회로 실장영역 및 2차 처리기 회로실장영역 각각에 연관된 개입중단요구 입력단자핀 및 승인출력단자핀을 갖는 백플레인인쇄회로판에서 처리기 개입 중단버스 구조에 있어서, 상기 1차 처리기회로 실장 영역에 연관된 상기 개입중단 요구입력핀을 상기 2차 처리기 회로실장 영역에 연관된 상기 개입 중단 요구 출력핀에 연결하고, 상기 1차 처리기 회로 실장영역에 연관된 상기 승인 출력단자핀을 상기 2차 처리기 회로실장 영역에 연관된 상기 승인 입력단자핀에 연결하는 1차 개입중단 버스수단과, 상기 2차 처리기회로 실장 영역에 연관된 상기 개입중단 요구입력단자핀을 상기 주변인터페이스회로 실장 영역에 연관된 상기 개입중단 요구출력단자핀에 연결하고 상기 2차 처리기회로실장 영역에 연관된 상기 승인 출력단자핀을 상기 주변인터페이스회로실장 영역에 연관된 상기 승인 입력단자핀에 연결하는 2차 개입중단버스를 구비하는 것을 특징으로 하는 처리기 개입중단 버스구조.
제1항에 따른 개입중단버스 구조에 있어서, 상기 백플레인 인쇄회로판은 이것에 연관된 개입중단 요구출력단자핀과 승인 입력단자핀을 각각 갖는 다수의 주변인터페이스 회로 실장영역을 구비하고 있으며, 상기 제1차 및 2차 처리기회로 실장영역은 각각 다수의 개입중단요구 입력단자핀과 승인 출력단자핀을 구비하고 있으며 상기 1차 개입중단 버스수단은 상기 다수의 주변인터페이스 회로 실장영역에서 정해진 영역에 연관된 개입중단요구 출력단자핀을 상기 1차 처리기회로판 영역에 연관된 상기 개입중단 입력단자핀중 정해진 핀에 연결하고 상기 1차 처리기 회로 실장영역의 상기 승인 출력단자핀중 정해진 핀을 상기 다수의 인터페이스 회로 실장영역에서 정해진 영역에 연관된 개인중단 승인 입력단자핀에 연결하는 도체수단을 구비하고 있으며, 상기 2차 개입중단버스는 상기 다수의 인터페이스 회로 장영실역중 다른 것에 연관된 개입중단 요구 출력단자핀을 상기 2차 처리기회로 실장영역에 연관된 상기 개입중단 요구입력단자핀중 정해진 핀에 연결하고 상기 2차 처리기회로 실장영역에 연관된 상기 적어도 하나 이상의 승인 출력단자를 상기 다수의 인터페이스 회로실장영역중 상기 다른 것의 승인입력단자에 연결하는 도체수단을 구비하는 것을 특징으로 하는 처리기 개입중단 버스구조.
제1항에 따른 버스구조에 있어서, 상기 백플레인은 개입중단 요구 출력단자핀과 승인입력단자핀을 각각 갖는 추가 2차 처리기회로 실장영역과 추가 주변실장영역을 구비하고, 상기 추가 2차 처리기회로 실장영역은 또한 개입중단 요구입력 및 승인출력단자핀을 구비하고, 상기 1차 개입중단 버스수단은 상기 개입중단요구출력 및 승인 단자핀을 상기 1차 처리기회로 실장영역에 각각 연관된 상기 개입중단 요구입력 및 승인출력단자핀에 연결하는 수단을 구비하고, 추가 2차 개입 중단 버스수단은 상기 2차 처리기회로 실장영역에 연관된 상기 개입중단 요구입력 및 승인출력단자핀을 상기 추가 주변 인터페이스회로 실장영역에 각각 연관된 상기개입중단 요구 출력 및 승인 입력단자핀에 연결하는 것을 특징으로 하는 처리기 개입중단 버스구조.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840007512A 1983-11-30 1984-11-29 처리기 개입중단 버스구조 KR850004824A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US556350 1983-11-30
US06/556,350 US4654820A (en) 1983-11-30 1983-11-30 Interrupt bus structure

Publications (1)

Publication Number Publication Date
KR850004824A true KR850004824A (ko) 1985-07-27

Family

ID=24220973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007512A KR850004824A (ko) 1983-11-30 1984-11-29 처리기 개입중단 버스구조

Country Status (6)

Country Link
US (1) US4654820A (ko)
EP (1) EP0164354A1 (ko)
JP (1) JPS61500569A (ko)
KR (1) KR850004824A (ko)
CA (1) CA1227864A (ko)
WO (1) WO1985002473A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777615A (en) * 1986-02-28 1988-10-11 Scientific Computer Systems Corporation Backplane structure for a computer superpositioning scalar and vector operations
US5282112A (en) * 1987-03-20 1994-01-25 Siemens Aktiengesellschaft Backplane having a jumper plug to connect socket connections to a bus line
AU604345B2 (en) * 1987-05-01 1990-12-13 Digital Equipment Corporation Interrupting node for providing interrupt requests to a pended bus
AU604959B2 (en) * 1987-05-01 1991-01-03 Digital Equipment Corporation Servicing interrupts using a pended bus
US5134706A (en) * 1987-08-07 1992-07-28 Bull Hn Information Systems Inc. Bus interface interrupt apparatus
US4914580A (en) * 1987-10-26 1990-04-03 American Telephone And Telegraph Company Communication system having interrupts with dynamically adjusted priority levels
US5119379A (en) * 1990-02-26 1992-06-02 Seiscor Technologies Inc. Method and apparatus for fault reporting
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5495615A (en) * 1990-12-21 1996-02-27 Intel Corp Multiprocessor interrupt controller with remote reading of interrupt control registers
US5404457A (en) * 1992-02-14 1995-04-04 Advanced Micro Devices, Inc. Apparatus for managing system interrupt operations in a computing system
US5369769A (en) * 1992-09-09 1994-11-29 Intel Corporation Method and circuitry for selecting a free interrupt request level from a multiplicity of interrupt request levels in a personal computer system
US5463752A (en) * 1992-09-23 1995-10-31 International Business Machines Corporation Method and system for enhancing the efficiency of communication between multiple direct access storage devices and a storage system controller
JPH06214969A (ja) * 1992-09-30 1994-08-05 Internatl Business Mach Corp <Ibm> 情報通信方法および装置
AU1261995A (en) * 1993-12-16 1995-07-03 Intel Corporation Multiple programmable interrupt controllers in a multi-processor system
US5805836A (en) * 1996-12-10 1998-09-08 International Business Machines Corporation Method and apparatus for equalizing grants of a data bus to primary and secondary devices
US6691195B1 (en) * 2000-03-06 2004-02-10 International Business Machines Corporation Compact diagnostic connector for a motherboard of data processing system
JP2002197049A (ja) * 2000-12-26 2002-07-12 Sharp Corp マイクロコンピュータ
US7289334B2 (en) * 2003-08-27 2007-10-30 Epicenter, Inc. Rack architecture and management system
US9032127B2 (en) * 2006-09-14 2015-05-12 Hewlett-Packard Development Company, L.P. Method of balancing I/O device interrupt service loading in a computer system
US7668998B2 (en) * 2008-01-08 2010-02-23 Parata Systems, Llc Methods, systems, and devices for providing an interrupt scheme in automated pharmaceutical dispensing machines without centralized arbitration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025903A (en) * 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
US3881174A (en) * 1974-01-18 1975-04-29 Process Computer Systems Inc Peripheral interrupt apparatus for digital computer system
DE2441786A1 (de) * 1974-08-31 1976-03-11 Licentia Gmbh Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen
US4296464A (en) * 1977-03-03 1981-10-20 Honeywell Inc. Process control system with local microprocessor control means
US4268906A (en) * 1978-12-22 1981-05-19 International Business Machines Corporation Data processor input/output controller
US4237535A (en) * 1979-04-11 1980-12-02 Sperry Rand Corporation Apparatus and method for receiving and servicing request signals from peripheral devices in a data processing system
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4326250A (en) * 1979-10-10 1982-04-20 Magnuson Computer Systems, Inc. Data processing apparatus with serial and parallel priority
NL8002346A (nl) * 1980-04-23 1981-11-16 Philips Nv Multi databron- en dataontvangersysteem met communicatiebus.
US4415986A (en) * 1980-05-07 1983-11-15 Burroughs Corporation Data flow control system
US4398246A (en) * 1980-08-12 1983-08-09 Pitney Bowes Inc. Word processing system employing a plurality of general purpose processor circuits
US4470114A (en) * 1982-03-01 1984-09-04 Burroughs Corporation High speed interconnection network for a cluster of processors
US4511950A (en) * 1983-06-27 1985-04-16 Northern Telecom Limited Backpanel assemblies

Also Published As

Publication number Publication date
WO1985002473A1 (en) 1985-06-06
JPS61500569A (ja) 1986-03-27
US4654820A (en) 1987-03-31
EP0164354A1 (en) 1985-12-18
CA1227864A (en) 1987-10-06

Similar Documents

Publication Publication Date Title
KR850004824A (ko) 처리기 개입중단 버스구조
GB1527513A (en) Microprocessor system
KR950016461A (ko) 기판의 전 에지를 따라 연장한 단자 어레이를 갖는 가요성 배선판 및 가요성 배선판과 회로판간 접속 구조물
JPS5741755A (en) Shared memory controller
ATE30085T1 (de) Rechnerkopplung.
JPS57138220A (en) Data input equipment for logical circuit
DE69331404D1 (de) Hochintegriertes IC
KR970072293A (ko) 반도체 집적회로 및 시스템
KR920003188A (ko) 병렬처리장치
JPS62107362A (ja) システム構成用ｌｓｉ
KR900004003A (ko) 스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법
JPS5611557A (en) Board computer unit
JPS5922144A (ja) 割込み制御方式
JPS56145448A (en) Common-use control system
JPS5911465U (ja) Ｉｃ取付用プリント板
JPH0237067Y2 (ko)
JPH04329692A (ja) 両面実装型メモリパッケージ
JPS5911304U (ja) シ−ケンスコントロ−ラの入力・出力ユニツト
JPS59719A (ja) デイジ−チエ−ン
JPS60103689A (ja) 両面形印刷配線基板
JPH04215162A (ja) Ｖｍｅバスのバスグラント信号の補償回路
KR830002282A (ko) 모선 접속 시스템
JPS59195677U (ja) プリント配線基板用のタブ端子
JPS5783864A (en) Multiprocessor system
JPS6468872A (en) Microcomputer unit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid