DE2441786A1 - Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen - Google Patents

Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen

Info

Publication number
DE2441786A1
DE2441786A1 DE2441786A DE2441786A DE2441786A1 DE 2441786 A1 DE2441786 A1 DE 2441786A1 DE 2441786 A DE2441786 A DE 2441786A DE 2441786 A DE2441786 A DE 2441786A DE 2441786 A1 DE2441786 A1 DE 2441786A1
Authority
DE
Germany
Prior art keywords
signal
request
input
memory
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2441786A
Other languages
English (en)
Inventor
Metin Dr Ing Ayvaci
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2441786A priority Critical patent/DE2441786A1/de
Publication of DE2441786A1 publication Critical patent/DE2441786A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/74Selecting or encoding within a word the position of one or more bits having a specified value, e.g. most or least significant one or zero detection, priority encoders
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Description

  • Verfahren und Schaltungsanordnung zum Empfang und Auswerten von für eine Verarbeitungseinheit in einer Datenverarbeitungsanlage bestimmten Anforderungssignalen Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Empfang und Auswerten von für eine Verarbeitungsanlage in einer Datenverarbeitungsanlage bestimmten Anforderungssignalen, die in einer festgelegten Rangfolge Zugriff zur Verarheitungseinheit erhalten und die nach dem Auftreten in Merkelementen gespeichert werden, von denen eine Sammelmeldung an die Verarbeitungseinheit abgegeben wird, die eine Abtastung der Merkelemente einleitet, deren Vorrang durch die Reihenfolge ihrer Anordnung festgelegt ist.
  • Eine Anordnung zum Empfang und Auswerten von für eine Verarbeitungseinheit in einer Datenverarbeitungsanlage bestimmten Anforderungssignalen, die in einer festgelegten Rangfolge Zugriff zur Verarbeitungseinheit erhalten und die nach dem Auftreten in Merkelementen gespeichert werden, ist bekannt (DT-AS 1 524 ist). Die Anforderungssignale werden bei dieser bekannten Anordnung temporär in Flipflops gespeichert, deren Ausgänge an eine Schaltung zur Auswahl der Anforderungssignale nach einer festgelegten Rangfolge angeschlossen sind. Wenn ein Anforderungssignal an einen Ausgang der Rangfolgeschaltung weitergeleitet ist, wird ein Puffer-Flipflop gesetzt, das die Flipflops gegen die Annahme anderer Anforderungssignale sperrt, bis nach dem Ablauf von Aufruf~ und Antwortsignalen von der Verarbeitungseinheit ein Bereitschaftssignal ausgegeben wird.
  • Wenn in der das Anforderungssignal aus sendenden peripheren Einheit oder auf dem diese Einheit mit der Verarbeitungseinheit verbindenden Kanal eine Störung auftritt, kann es vorkommen, daß Aufruf~ oder Antwortsignale nicht abgegeben oder erkannt werden. Daher wird kein Bereitschaftssignal zur Zurückstellung des Puffer-Flipflop und Freigabe der Eingangsflipflops von der Verarbeitungseinheit erzeugt.
  • In der Datenverarbeitungsanlage können daher keine Anforderungssignale von anderen peripheren Geräten berücksichtigt werden.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung der eingangs erwähnten Gattung in der Richtung weiterzuentwickeln, daß bei einer Störung, die nach dem Auftreten eines Anforderungssignals die einwandfreie Verarbeitung des Anforderungssignals verhindert, einerseits die nicht von der Störung betroffenen Teile der Datenverarbeitungssignale in ihrer Arbeitsweise nicht beeinträchtigt werden und andererseits nach dem Verschwinden oder der Behebung der Störung das Anforderungssignal automatisch wieder verarbeitet wird.
  • Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein vorgegebener zeitlicher Abstand zwischen Abfragesignalen und einem Rückmeldungssignal der Merkelemente überwacht wird, daß bei Abweichungen vom vorgesehenen Abstand eine Fehlerverarbeitung durchgeführt wird, durch die bei einer Sperrung der Anforderungssignale der vom Fehler betroffenen Einheit ein Adresseneingabezyklus f<ir die Eingabe der Adresse des die Fehlerverarbeitung auslösenden Anforderungssignals an die Verarbeitungseinheit durchgefiihrt wird und daß bei nicht oder nicht richtig eingegebener Adresse das Anforderungssignal bei Vorliegen weiterer Anforderungssignale an die letzte Stelle der Rangfolge gesetzt wird, bis diese Anforderungssignale abgearbeitet sind.
  • Ein Vorteil dieses Verfahrens ist darin zu sehen, daß durch Störungen im Datenaustausch zwischen der ein#Anforderungssignal abgebenden peripheren Einheit und der Verarbeitungseinheit die einwandfreie Arbeitsweise der Datenverarbeitungseinheit mit anderen, rangniedrigere Anforderungssignale abgebenden Geräten nicht unterbrochen wird. Die nicht gestörten Teile der Datenverarbeitungsanlage können daher weiterarbeiten. Falls die Störung nur vorübergehender Art ist, wird der normale Ablauf des Zusammenwirkens zwischen der Verarbeitungseinheit und derjenigen peripheren Einheit, bei der sich die Störung ergab, wieder aufgenommen, sobald die Störung verschwunden ist. Wenn nach Feststellung der Störung die Adresse der peripheren Einheit von der Verarbeitungseinheit noch erkannt wird, leitet die Verarbeitungseinheit anschließend normale Steuervorgänge ein, die nur beim Auftreten von Fehlermeldungen aus Fehlerprüfschaltungen unterbrochen werden können. Das Auftreten einer Störung kann dem Bedienungspersonal angezeigt werden. Der wesentliche Vorteil des erfindungsgemäßen Verfahrens- liegt somit darin, daß bei vorübergehenden Störungen in der Zusammenarbeit zwischen der Verarbeitungseinheit und den Anforderungssignale erzeugenden peripheren Geräten nach dem Abklingen der Störung die einwandfreie Arbeitsweise selbsttätig aufgenommen wird, während bei Dauerstörungen die gestörte Einheit lediglich an der weiteren Zusammenarbeit mit der Verarbeitungseinheit gehindert wird, bis die nach dem Auftreten der Störung von Einheiten mit anderer Rangfolge abgegebenen Anforderungssignale von der Verarbeitungseinheit berücksichtigt worden sind. Die Störung kann daher beseitigt werden, ohne daß die Zusammenarbeit der Verarbeitungseinheit mit den Anforderungssignalen abgebenden, anderen peripheren Geräten beeinträchtigt wird Vorzugsweise wird bei der Meldung eines Anforderungssignals an die Verarbeitungseinheit von dieser ein Abfragesignal erzeugt, durch das alle weiteren Anforderungssignale solange gesperrt werden, bis die Auswahl des Anforderungssignals gemäß der festgelegten Rangfolge zu Ende geführt ist.
  • Ein Vorteil dieses Verfahrens ist darin zu sehen, daß beim Auftreten eines Anforderungssignals dessen Rangfolge festgestellt werden kann, bevor andere Anforderungssignale von der Verarbeitungseinheit berücksichtigt werden. Der Auswahlvorgang wird somit nicht durch andere Anforderungssignale unterbrochen. Auch bei häufig auftretenden Anforderungssignalen kann es daher nicht vorkommen, daß durch ranghöhere Anforderungssignale eine Feststellung der Adresse durch die Verarbeitungseinheit blockiert wird.
  • Eine Anordnung zur Durchführung des erfindungsgemäßen Verfahrens besteht darin, daß die Anforderungssignale je einem ersten Speicher zuführbar sind, dessen Ausgang einen zweiten Speicher speist, der zusammen mit den anderen zweiten Speichern über Verknüpfungsglieder an eine Leitung angeschlossen ist, über die bei einem Anforderungssignal der Verarbeitungseinheit eine Sammelmeldung zuführbar ist, von der in der Verarbeitungseinheit erste und zweite Abfragesignale auslösbar sind, mit denen die Weiterleitung anderer Anforderungssignale sperrbar und ein dem einzelnen Anforderungssignal zugeordneter dritter Speicher setzbar ist, von dem ein Rückmeldungssignal an die Verarbeitungseinheit abgebbar ast, durch das die Übertragung der dem Anforderungssignal zugeordneten Adresse in die Verarbeitungseinheit einleitbar ist, daß der zeitliche Abstand zwischen den Abtastsignalen und dem Rückmeldungssignal von einem Zeitglied überwachbar ist, daß nach Ablauf der im Zeitglied eingestellten Verzögerungszeit ein Fehlermeldespeicher setzbar ist, durch den die Weiterleitung von Anforderungssignalen aus dem fehlerbehafteten Bereich sperrbar ist, und daß der Fehlermeldespeicher durch die richtige Adresseingabe des Fehlerbereichs oder nach dem Verschwinden des die Fehlerverarbeitung auslösenden Anforderungssignals durch ein das Fehlen anderer Anforderungssignale anzeigendes Signal zurücksetzbar ist.
  • Für dieser Anordnung wird je Anforderungssignal eine drei Speicher enthaltende Einheit benötigt, durch die der Verarbeitungseinheit der Weg bei der Feststellung der Adresse des Anforderungssignals angezeigt wird. Die Abfrage wird erst dann eingeleitet, wenn beim Auftreten eines Anforderungssignals nicht bereits eine Adressenabfrage abläuft.
  • Bei einer bevorzugten Ausführungsform ist vorgesehen, daß die Anforderungssignale zu Gruppen zusammengefasst sind, von denen jede an eine Gruppensteuerung angeschlossen ist, daß in jeder Gruppensteuerung ein Anforderungsspeicher von einem oder mehreren Anforderungssignalen der jeweiligen Gruppe setzbar ist, von dem ein Meldesignal an die Verarbeitungseinheit abgebbar ist, daß in jeder Gruppensteuerung ein Anforderungsmerkspeicher von Signalen des Anforderungsspeichers und den Abfragesignalen der Verarbeitungseinheit setzbar ist, wenn keine Adressen-eingabe abläuft, daß in jeder Gruppensteuerung der Fehlermelde spei cher vorgesehen ist, der nach dem Abklingen der Abfragesignale bei gesetztem Anforderungsspeicher und bei nicht gesetztem Anforderungsmerkspeicher oder bei Ausbleiben des Rückmeldungssignals oder bei einem Fehlermeldungssignal einer Fehlerprüfeinrichtung setzbar ist und durch den die Weiterleitung von Anforderungssignalen aus der Gruppe an die Verarbeitungseinheit sperrbar ist. Bei dieser Anordnung entkoppelt die Gruppensteuerung die nachgeschalteten Einheiten von den zwischen der Gruppensteuerung und der Verarbeitungseinheit angeordneten Übertragungskanälen. Ein Vorteil dieser Anordnung ist darin zu sehen, daß mehrere Gruppensteuerungen an einen gemeinsamen Kanal angeschlossen sein können, der mit der Verarbeitungseinheit verbunden ist.
  • In der Verarbeitungseinheit können eine sehr große Zahl von Anforderungssignalen verarbeitet werden, wobei der schaltungstechnische Aufwand gering ist.
  • Bei einer günstigen Ausführungsform sind mehrere Gruppensteuerungen bezüglich eines der Abfragesignale nach einer festgelegten Rangfolge in Reihe und bezüglich des die zeitweilige Sperrung anderer Anforderungssignale auslösenden Abfragesignals sowie des Sammel- und des Rückmeldungssignals parallel geschaltet, wobei bei einem gesetzten Fehlerspeicher in einer Gruppensteuerung die dieser Gruppensteuerung nachgeschalteten Anforderungssignale sperrbar und die Übertragungsleitungen zu den in der Rangfolge niedrigeren Gruppensteuerungen freigebbar sind. Bei dieser Anordnung ergibt sich einerseits eine Rangfolge zwischen den Gruppensteuerungen und andererseits eine Rangfolge zwischen den der jeweiligen Gruppensteuerung zugeordneten Anforderungssignalen. Wenn eine Störung in einer Einheit auftritt, setzt die zu dieser Einheit gehörige Gruppensteuerung die Einheiten der gesamten Gruppe an die letzte Stelle der Rangfolge der vorhandenen Anforderungssignale.
  • Eine zweckmäßige Anordnung besteht darin, daß mehrere Gruppensteuerungen zu Gruppen zusammengefasst sind, von denen jede an eine zentrale Gruppensteuerung angeschlossen ist, daß in jeder zentralen Gruppensteuerung ein Anforderungsspeicher von einem oder mehreren Anforderungssignalen der jeweiligen Gruppensteuerung setzbar ist, von dem ein Meldungssignal an die Verarbeitungseinheit abgebbar ist, daß in jeder zentralen Gruppensteuerung ein Anforderungsmerk# speicher von Signalen des Anforderungsspeichers und den Abfragesignalen der Verarbeitungseinheit setzbar ist, und daß in jeder zentralen Gruppensteuerung der. Fehlermeldespeicher vorgesehen ist, der nach dem Abklingen der Abfragesignale bei nicht gesetztemAnforderungsmerkspeicber oder bei Ausbleiben des Rückmeldungssignals oder bei einem Fehlermeldungssignal einer Fehlerprüfeinrichtung setzbar ist und durch den die Weiterleitung der Sammelmeldungssignale aus den Gruppensteuerungen an die Verarbeitungseinheit sperrbar ist. Die zentrale Gruppensteuerung enthält die gleichen Elemente wie die Gruppensteuerungen. Mit Hilfe der zentralen Gruppensteuerungen ist es möglich, größere Entfernungen zur Verarbeitungseinheit zu überbrücken. Die zentrale Gruppensteuerung arbeitet mit den Gruppensteuerungen in gleicher Weise zusammen wie diese mit den nachgeschalteten Einheiten, denen die Anforderungssignale zugeordnet sind.
  • In der zentralen Gruppensteuerung können überdies Einrichtungen zur Laufzeitanpassung der Signale vorhanden sein, um die Verkehrsleitung der Datenverarbeitungsanlage zu erhöhen.
  • Es können vorzugsweise mehrere zentrale: Gruppensteuerungen bezüglich eines der Abfragesignale nach einer festgelegten Rangfolge in Reihe und bezüglich des die zzitweilige Sperrung anderer Anforderungssignale auslösenden Abfragesignals sowie des Sammel- und des Rückmeldungssignals parallel geschaltet sein, wobei bei einem gesetzten -Fehlerspeicher in einer zentralen Gruppensteuerung die dieser Steuerung nachgeschalteten Sammelmeldungen sperrbar und die Übertragungsleitungen zu den in der Rangfolge niedrigeren zentralen Gruppensteuerungen freigebbar sind.
  • Eine günstige Ausführungsform besteht darin, daß der erste Speicher an ein erstes Verknüpfungsglied angeschlossen ist, dessen Ausgang mit dem Setz-Eingang eines ersten Flipflop verbunden ist, dessen Ausgang an einen Eingang eines zweiten und einen Sperreingang eines dritten Verknüpfungsglieds sowie über ein ODER-Glied an die Leitung für die Sammelmeldung gelegt ist, daß eine Leitung für ein erstes von der Verarbeitungseinheit abgegebenes Abfragesignal mit einem Sperreingang des ersten Verknüpfungsglieds und einem Takteingang des ersten Flipflop verbunden ist, daß der Ausgang des zweiten Verknüpfungsglieds, das über einen weiteren Eingang mit der Leitung für das erste Abfragesignal verbunden ist, an einen Rücksetzeingang des ersten Speichers und den Setzeingang eines zweiten Flipflop gelegt ist, dessen Ausgang eine Leitung für das Rückmeldungssignal und einen dynamischen Eingang des ersten Flipflop speist und dessen Takteingang mit einem die Adresseneingabe in die Verarbeitungseinheit anzeigenden Signal beaufschlagbar ist, durch das eine logische olt in das zweite Flipflop einspeicherbar ist, und daß ein zweites Abfragesignal an einen Eingang des dritten Verknüpfungsglieds gelegt ist, das mit einem weiteren Eingang an die Leitung für das erste Abfragesignal angeschlossen ist und dessen Ausgang mit dem dritten Verknüpfungsglied des in der Rangfolge niedrigeren Anforderungssignals verbunden ist. Die den einzelnen Anforderungs signalen zugeordneten Schaltelemente sind in Bezug auf die Leitung für das zweite Abtastsignal bei dieser Anordnung in Reihe geschaltet. Die Rangfolge eines Anforderungssignals hängt dabei von der Anzahl der zwischen Gruppensteuerung und der Einheit in der Reihenschaltung vorhandenen weiteren Einheiten ab. Die in der Reihenschaltung unmittelbar an die Gruppensteuerung angeschlossene Einheit hat daher den höchsten Rang. Durch diese Anordnung ergibt sich ein geringer schaltungstechnischer Aufwand für die Rangfolgeauswahlschaltung. Für das erste und zweite Flipflop kann je ein D-Flipflop verwendet sein, wobei der D-Eingang des ersten Flipflop und der D-Eingang des zweiten Flipflop je mit einem einer logischen "O" zugeordneten Signal beaufschlagbar sind.
  • Bei einer anderen günstigen Ausführungsform ist torgesehen, daß in jeder Gruppensteuerung die Sammelmeldung einem ODER-Glied und einem vierten Verknüpfungsglied zuführbar ist, an das ein als Anforderungsspeicher ausgebildetes Flipflop angeschlossen ist, dessen nichtinvertierender Ausgang an einen Sperreingang eines fünften Verknüpfungsglieds und über ein ODER-Glied an eine Leitung für die von der Gruppensteuerung an die Verarbeitungseinheit abgegebene Sammelmeldung angeschlossen ist, daß ein Sperreingang des ersten Verknüpfungsglieds vom ersten Abfragesignal der Verarbeitungseinheit, das zugleich an einen Eingang des ODER-Glieds gelegt ist, und ein weiterer Sperreingang von einem Signal des Fehlerspeichers beaufschlagbar ist, daß Eingänge eines sechsten Verknüpfungsglieds je von den Abtastsignalen und dem Ausgangssignal des Anforderungsspeichers beaufschlagbar sind, und daß vom fünften und sechsten Verknüpfungsglied einerseits eine Leitung zu einem Eingang des fünften Verknüpfungsglieds in der Gruppensteuerung mit dem nächstniedrigeren Rang und andererseits zu einer Leitung des dritten Verknüpfungsglieds, das dem ranghöchsten Anforderungssignal der Gruppe zugeordnet ist, geführt ist.
  • Bei dieser Anordnung werden nur wenige Schaltelemente in der Gruppensteuerung benötigt, um die Leitungen für die Sammelmeldung und die Abtastsignale zwischen Ausgang und Eingang der Gruppensteuerung zu entkoppeln. Vorzugsweise ist der Anforderungsmerkspeicher als Flipflop ausgebildet, dessen Setzeingang an ein siebtes Verknüpfungsglied angeschlossen ist, von dem Eingänge je mit dem Ausgangssignal des Anforderungsmerkspeichers des ersten und zweiten Abfragesignals und ein Sperreingang mit dem Rückmeldungssignal beaufschlagbar sind, wobei der Anforderungsmerkspeicher über ein Normiersignal das von der Verarbeitungseinheit ausgeht, und von einem die Adresseneingabe an die Verarbeitungseinheit anzeigenden Signal zurücksetzbar ist, während der nichtinvertierende Ausgang des Anforderungswierkspeichers mit einem UND-Glied verbunden ist, dessen zweiter Eingang mit dem Rückmeldungssignal beaufschlagbar ist, das von den der Gruppensteuerung nachgeschalteten zweiten Speichern abgebbar ist, und wobei das UND-Glied über ein ODER-Glied an eine Leitung für die Rückmeldung zur Verarbeitungseinheit angeschlossen ist.
  • Die Markierung eines Anforderungssignals durch den Merkspeicher erleichtert die Eingabe der Adresse des Anforderungssignals in die Verarbeitungseinheit.
  • Eine andere bevorzugte Ausführungsform besteht darin, daß als Fehlerspeicher ein Flipflop vorgesehen ist, das von invertierten Ausgangssignal des UND-Glieds ii UND-Verknüpfung:mit dem Ausgangssignal des Anforderungsspeichers und dem ersten und zweiten Abfragesignal setzbar ist, daß dem Rücksetzeingang des Flipflop ein ODER-Glied vorgeschaltet ist, dessen einer Eingang mit dem Normiersignal beaufschlagbar ist, während zwei weitere Eingänge je an ein Verknüpfungsglied angeschlossen sind, von denen das erste mit dem Ausgangssignal des Anforderungsmerkspeichers und dem die Adresseneingabe in die Verarbeitungseinheit anzeigenden Signal beaufschlagbar ist, daß ein Eingang des zweiten Verknüpfungsglieds mit der Leitung für das erste Abfragesignal und ein Sperreingang mit dem Ausgang des dem Anforderungsspeicher nachgeschalteten ODER-Glieds verbunden ist, daß dem nichtinvertierenden Ausgang des Fehlerspeichers ein Flipflop nachgeschaltet ist, dessen Rücksetzeingang an ein NOR-Glied angeschlossen ist, dessen Eingänge je mit dem die Adresseneingabe in die Verarbeitungseinheit anzeigenden Signal und dem Ausgangssignal des Fehlerspeichers beaufschlagbar sind, und daß der nichtinvertierende Ausgang des Flipflop Sperreingänge des fünften Verknüpfungsglieds und eines weiteren Verknüpfungsglieds speist, von dem ein weiterer Eingang mit dem Sammelmeldungssignal beaufschlagbar ist und dessen invertierter Ausgang auf den Rücksetzeingang des Anforderungsspeichers gelegt ist.
  • Die Erfindung wird im folgenden an Hand eines in einer Zeichnung dargestellten Ausführungsbeispiels näher erläutert, aus dem sich weitere Merkmale sowie Vorteile ergeben.
  • Es zeigen: Fig. 1 ein Blockschaltbild einer Anordnung zum Empfang und Auswerten von für eine Verarbeitungseinheit in einer Datenverarbeitungsanlage bestimmten Anforderungssignalen, Fig. 2 ein Blockschaltbild einer Gruppensteuerung mit nachgeschalteten Einheiten, Fig. 3 ein Schaltbild einer Einheit, die einem einzelnen Anforderungssignal zugeordnet ist, Fig. 4 ein Schaltbild einer Gruppensteuerung.
  • In einer Datenverarbeitungsanlage, die in. Fig. 1 im Blockschaltbild gezeigt ist, sollen Anforderungssignale IR 10, IR 11... IR i n, IR 20, IR 21... IR 2 n, IR 30, IR 31...
  • IR 3 n, IR 40, IR 41... IR 4 n, IR 50, IR 51... IR 5 n, IR 60, IR 61... IR 6 n, IR 70, IR 71... IR 7 n empfangen und ausgewertet werden. Diese Anforderungssignale, die auch als Teilnehmer bezeichnet werden können, gehen. von peripheren Geräten der Datenverarbeitungsanlage oder von Gebern eines von der Datenverarbeitungsanlage gesteuerten Prozesses aus. Für den Empfang der Anforderungssignale IR 10, IR 11... IR 1 n, IR 20, IR 21... IR# 2 n, IR 30, IR 31... IR 3 n, IR 40, IR 41... IR 4 n, IR 50, IR 51...
  • IR 5 n, IR 60, IR 61... IR 6 n, IR 70,..IR 71... IR 7 n sind Einheiten Y 10, Y 11... Y 1 n, Y 20, Y 21... Y 2 n, Y 30, Y 31... Y 3n, Y 40, Y 41... Y 4 n, Y 50, Y 51...
  • Y 5 n, Y 60, Y 61... Y 6 n, Y 70, Y 71... Y 7 n vorgesehen, denen die Anforderungssignale zugeführt werden. Jeweils eine Reihe von Einheiten Y 10 bis Y 1 n, Y 20 bis Y 2 n, Y 30 bis Y 3 n, Y 40 bis Y 4 n, Y 50 bis Y 5 n, Y 60 bis Y 6 n, Y 70 bis Y 7 n ist zu einer Gruppe zusammengefasst, die mit einer zugehörigen Gruppensteuerung 1, 2, 3, 4, 1A, 2A oder 2B verbunden ist. In der Fig. 1 ist durch die gestrichelten Linien zwischen den Einheiten Y11... Y 1 n, Y 21... Y 2 n, Y 31... Y 3 n, Y 41... Y 4 n, Y 51... Y 5 n, Y 61... Y 6 n und Y 71... Y 7 n angedeutet, daß eine beliebige Anzahl von Einheiten Y an eine Gruppensteuerung angeschlossen sein kann.
  • Die Gruppensteuerungen 1, 2, 3, 4 sind parallel an Leitungen 5, 6 angeschlossen, die mit Eingängen einer Verarbeitungseinheit 7, bei der es sich z.B. um eine Sammelschienensteuerung oder um eine Zentraleinheit handeln kann, in Verbindung stehen. Die Verarbeitungseinheit 7 speist eine Leitung 8, an die Eingänge der Gruppensteuerungen 1, 2, 3, 4 sowie von zentralen Gruppensteuerungen 100, 200 angeschlossen sind. Die zentralen Gruppensteuerungen 100, 200 sind auch mit der Leitung 8 verbunden. Von der Verarbeitungseinheit 7 geht weiterhin eine Leitung 10 aus, die zu der Gruppensteuerung 1 geführt ist, die mit der Gruppensteuerung 2 über eine Leitung 11 verbunden ist. Die Gruppensteuerung 2 ist mit einer Leitung 12 an die Gruppensteuerung 3 angeschlossen, von der eine Leitung 13 zu der Gruppensteuerung 4 verläuft.
  • Die zentrale Gruppensteuerung 100 steht über eine Leitung 101 mit der Gruppensteuerung 4 in Verbindung. Die zentrale Gruppensteuerung 200 ist durch eine Leitung 102 an die zentrale Gruppensteuerung 100 angesdiossen. Die beiden Gruppensteuerungen 1A und 2A sind mit jeweils zwei Ausgängen parallel an Leitungen 103, 104 gelegt, die mit Eingängen der Gruppensteuerung 1A verbunden sind. Die zentrale Gruppensteuerung 100 speist eine Leitung 105, die an Eingänge der Gruppensteuerungen 1A und 2A gelegt ist. Von der zentralen Gruppensteuerung 100 geht weit-erhin eine Leitung 106 aus, die zu der Gruppensteuerung 1A geführt ist, die über eine Leitung 107 an die Gruppensteuerung 2A angeschlossen ist. In Fig. 1 sind zwei Gruppensteuerungen 1A, 2A dargestellt, die mit der zentralen Gruppensteuerung 100 verbunden sind. Es können auch mehr Gruppensteuerungen an die zentrale Gruppensteuerung '100 in entpprechender Weise wie die Gruppensteuerungen iA, 2A angeschlossen sein.
  • Die Anzahl der Gruppensteuerungen hängt von der Zahl der Anforderungssignale und der gewünschten Rangfolge dieser Signale ab.
  • Die Gruppensteuerung 1B ist über zwei Leitungen 108, 109 mit der zentralen Gruppensteuerung 200 verbunden. Die zentrale Gruppensteuerung 200 speist über Leitungen iiO, 111 weiterhin die Gruppensteuerung 1B. Von der Gruppensteuerung 1B geht ferner eine Leitung 112 aus, die zu einer nicht dargestellten weiteren Gruppensteuerung geführt ist, die in gleicher Weise wie die Gruppensteuerung 1B an die Leitungen 108, 109 und 110 angeschlossen ist.
  • Die Gruppensteuerungen 1, 2, 3, 4, 1A, 2A und 1B,von denen in Fig. 2 die Gruppensteuerung 1 gezeigt ist, sind gleichartig aufgebaut und mit Ausgängen an Leitungen 14, 15 angeschlossen. Die Einheiten einer Gruppe, z.B. die Einheiten Y 10, Y 11... Y 1 n sind parallel mit der Leitung 14 verbunden. Die Einheiten einer Gruppe sind überdies, wie der Fig. 2 zu entnehmen ist, parallel an Leitungen 16, 17 angeschlossen, die auf Eingänge der zugehörigen Gruppensteuerung geführt sind. An Hand der Fig. 2 ist ersichtlich, daß die Einheiten Y 10, Y 11... Y 1 n jeweils untereinander über Leitungen 18, 19 verbunden sind.
  • Die Fig. 3 zeigt eine Einheit, die einem Anforderungssignal z.B. dem Signal IR 10 zugeordnet ist. Jede der Einheiten Y 11 bis Y 7 n ist in gleicher Weise aufgebaut wie die in Fig.
  • 3 dargestellte Einheit Y 10.
  • Das Anforderungssignal IR 10 wird dem Takteingang eines ersten Speichers 20 zugeführt, der als D-Flipflop ausgebildet ist. Der D-Eingang des Flipflop 20 steht mit einer Leitung 21 in Verbindung, die mit einem einer logischen "1" zugeordneten Signal beaufschlagt wird. Wenn die Einheit Y 10 keine Anforderungssignale empfangen soll, wird auf die Leitung 21 ein einer logischen 11011 zugeordnetes Signal gegeben. Dies kann z.B. der Fall sein, wenn die Annahme von Anforderungssignalen gesperrt werden soll.
  • Eine Annahme sperre läßt sich durch einen Programmbefehl von der Verarbeitungseinheit 7 über die Leitung 21 vorgeben.
  • Der nichtinvertierende Ausgang des Flipflop 20 speist einen Eingang eines ersten Verknüpfungsglieds 22, dessen Ausgang mit dem Setzeingang eines J-K-Flipflop 23 verbunden ist, in dem als zweitem Speicher während der Bestimmung der Rangfolge der Anforderungssignale das der Einheit Y 10 zugeordnete Anforderungssignal gespeichert wird. Der nichtinvertierende Ausgang des J-K-Flipflop 23 ist an einen Eingang eines zweiten Verknüpfungsglieds 24, einem Sperreingang eines dritten Verknüpfungsglieds 25 und über eine Diode 26 an die Leitung 16 angeschlossen. Die Diode 26 stellt eine ODER-Verkniipfung des Ausgangssignals des Speichers 23 mit den anderen Ausgangssignalen der zweiten Speicher der Einheiten Y 11... Y i n der Gruppe her, die in Fig. 3 nicht dargestellt sind. Die Leitung 14 speist einen Sperreingang des Verknüpfungsglieds 22, den Takteingang des J-K-Flipflop 23, dessen J-Eingang ständig mit einem einer logischen "O" zugeordneten Signal beaufschlagt ist, und je einen Eingang der Verknüpfungsglieder 24, 25.
  • Dem Ausgang des Verknüpfungsglieds 24 ist der Setzeingang eines dritten Speichers 27 nachgeschaltet, der als J-K- Flipflop ausgebildet ist, dessen nichtinvertierender Ausgang an ein ODER-Glied 28 und über eine Diode 29 an die Leitung 17 angeschlossen ist. Der Ausgang des ODER-Glieds 28 speist den Rücksetzeingang des ersten Speichers 20.
  • Die Diode 29 stellt eine ODER-Verknüpfung des Ausgangs signals des dritten Speichers 27 mit den anderen Ausgangssignalen der dritten Speicher in den Einheiten Y 11...
  • Y 1 n der Gruppe her. Die Leitung 15 ist an einen Eingang des Verknüpfungsglieds 24 und einen Eingang des Verknüpfungsglieds 25 angeschlossen, dessen Ausgang die Leitung i8 speist.
  • Die Riicksetzeingänge der Flipflops 23, 27 und ein zweiter Eingang des ODER-Glieds 28 sind mit einer Leitung 30 verbunden, die mit einem Riicksetzsignal beaufschlagt werden kann, wenn alle drei Flipflops 20, 23, 27 in einen normierten Zustand versetzt werden sollen. Die Leitung 30 wird z.B. in nicht näher dargestellter Weise von der Verarbeitungseinheit 7 gespeist. Der Takteingang des J-K-Flipflop 27 steht mit einer Leitung 31 in Verbindung, während der J-Eingang ständig mit einem einer logischen "O" zugeordneten Signal und der K-Eingang ständig mit einem einer logischen "1" zugeordneten Signal beaufschlagt ist.
  • Die Leitung 31 ist ebenfalls in nicht näher dargestellter Weise mit der Verarbeitungseinheit 7 verbunden. An Stelle des J-K-Flipflop 27 kann auch ein D-Flipflop verwendet werden, dessen Setz- und Takteingang in gleicher Weise wie das Flipflop 27 angeschlossen sind, während der D-Eingang mit einem einer logischen "O" zugeordneten Signal beaufschlagt ist. Durch die Verwendung des J-K-Flipflop 23 wird eine ständige Rücksetzung vermieden. Dies bedeutet eine Zeitersparnis bei der Verarbeitung anstehender Anforderungssignale.
  • Die Einheiten IR 10 bis YR 1 n sind demnach bezüglich der Leitungen 15, 18 und 19 in Reihe geschaltet. In Bezug auf die Leitungen 14, 16, 17 sind die Einheiten Y 10 bis Y 1 n parallel geschaltet. Entsprechendes gilt für die an die Gruppensteuerungen 2, 3, 4, IA, 2A, 1B angeschlossenen Einheiten Y 20 bis Y 2 n, Y 30 bis Y 3 n, Y 40 bis Y 4 n, Y 50 bis Y 5 n, Y 60 bis Y 6 n und Y 70 bis Y 7 n.
  • Die Fig. 4 zeigt den Aufbau der Gruppensteuerung 1. Die Gruppensteuerungen 2, 3, 4, IA, 2A, 1B entsprechen in ihrem Aufbau der Gruppensteuerung 1. Die Leitung 8 speist in der Gruppensteuerung 1 einen Verstärker 32, an den die Leitung 14 angeschlossen ist.
  • Der Ausgang des Verstärkers 32 ist weiterhin an den Sperreingang eines vierten Verknüpfungsglieds 33 und einen Eingang eines ODER-Glieds 54 angeschlossen. Die Leitung 16 speist einen Eingang des Verknüpfungsglieds 33 und einen Eingang des ODER-Glieds 54.
  • Der Ausgang des Verknüpfungsglieds 33 ist auf den Setzeingang eines S#R-Flipflop 34 geführt, dessen Ausgang mit einem Eingang eines sechsten Verknüpfungsglieds 37, einer Diode 35 und mit einem Sperreingang eines fünften Verknüpfungsglieds 36 in Verbindung steht, dessen Ausgang an die Leitung 11 angeschlossen ist. Die Diode 35 bildet eine ODER#Verknüpfung des Ausgangssignals des Flipflop 34 mit den Ausgangssignalen der entsprechenden Flipflops in den Gruppensteuerungen 2, 3, 4, PA, 2A, 1B in Bezug auf die an die Diode 35 angeschlossene Leitung 5. Es besteht ferner eine Verbindung zwischen dem Eingang des sechsten Verknüpfungsglieds 37 und dem Ausgang des Verstärkers 32. Der zweite Eingang des Verknüpfungsglieds 36 ist an die Leitung 10 angeschlossen, die ein siebtes Verknüpfungsglied 38 speist, dessen weitere Eingänge mit dem Ausgang des Verstärkers 32 und dem Ausgang des Flipflop 34 verbunden sind, während ein Sperreingang an die Leitung 17 angeschlossen ist. Der Ausgang des Verknüpfungsglieds 38 ist auf den Setzeingang des Anforderungsmerkspeichers 39 geführt, der als D-Flipflop ausgebildet ist.
  • Der D-Eingang des Flipflop 39 wird ständig von einem einer logischen "0" zugeordneten Signal beaufschlagt. Der Takteingang des Flipflop 39 steht mit der Leitung 31 in Verbindung.
  • Die Leitung 17 speist einen Eingang eines Verknüpfungsglieds 40, dessen zweiter Eingang an den nichtinvertierenden Ausgang des Flipflop 39 gelegt ist. Der Ausgang des Verknüpfungsglieds 40 ist über eine Diode 52 an die Leitung 6 angeschlossen.
  • Die Leitung 31 speist weiterhin Eingänge zweier Verknüpfungsglieder 41, 42, deren zweite Eingänge jeweils mit der Leitung 5 oder mit dem Ausgang des Flipflop 39 verbunden sind.
  • Ein dritter Eingang des Verknüpfungsglieds 42 ist über eine Leitung 44 an die Verarbeitungseinheit 7 angeschlossen.
  • Den Verknüpfungsgliedern 41, 42 ist ein ODER-Glied 43 nachgeschaltet, dessen dritter Eingang an die Leitung 51 angeschlossen ist. Der Ausgang des ODER-Glieds 43 ist mit dem Setzeingang eines Fehlerspeichers 46 verbunden, der als D-Flipflop ausgebildet ist. Der Setzeingang des D-Flipflop 46 wird von einem NAND-Glied 53 gespeist. Der Takteingang des Flipflop 46 ist an ein Verknüpfungsglied 47 angeschlossen, dessen Eingänge mit der Leitung 10, dem Ausgang des Verstärkers 32 und dem Ausgang des Flipflop 34 verbunden sind. Der nichtinvertierende Ausgang des Flipflop 46 ist an den Setzeingang eines S-R-Flipflop 48 und einen Eingang eines NOR-Glieds 49 gelegt, dessen zweiter Eingang an die Leitung 31 angeschlossen ist. Das NOR-Glied 49 speist den Rücksetzeingang des Flipflop 48, dessen nichtinvertierender Ausgang mit einem Sperreingang des Verknüpfungsglieds 33 und einem Sperreingan-g des Verknüpfungsglieds 50 verbunden ist. Der zweite Eingang des Verknüpfungsglieds 50 ist an das ODER-Glied 54 angeschlossen. Das Verknüpfungsglied 50 speist mit einem invertierenden Ausgang den Rücksetzeingang des Flipflop 34.
  • Der Rücksetzeingang des Flipflop 39 ist an eine Leitung 51 angeschlossen, die von der Verarbeitungseinheit 7 ausgeht. Die Eingänge des NAND-Glieds 53 sind an die Ausgänge des Verknüpfungsglieds 40 und einer Fehlerprüfschaltung 45 angeschlossen. Die im einzelnen nicht näher dargestellte Fehlerprüfschaltung 45 kann beispielsweise die Datenübertragung zwischen Geräten, die Anforderungssignale abgeben, und der Verarbeitungseinheit 7 kontrollieren. Sobald die Prüfschaltung 45 einen Fehler feststellt, gibt sie eine logische on an das NAND-Glied 53 ab, durch das über den D-Eingang des Flipflop 46 bei einem Taktsignal eine logische t angespeichert wird.
  • Die Rangordnung der Anforderungssignale IR 10 bis IR 6 n richtet sich nach der Reihenfolge ihrer Anordnung in Bezug auf die Leitungen 15, 18, 19. In jeder Gruppe hat die an die Leitung 15 angeschlossene Einheit Y 10, Y 20, Y 30, Y 40, Y 50, Y 60 den höchsten Rang. Den zweiten Rang nehmen die an die Leitungen 18 angeschlossenen Einheiten Y 11, Y 21, Y 31, Y 41, Y 51, Y 61, Y 71 ein. Die Einheiten einer Gruppe sind somit über Leitungen 15, 18, 19 in Reihe geschaltet.
  • Je näher eine Einheit in dieser Reihenschaltung an der zugehörigen Gruppensteuerung angeordnet ist, desto höher ist der ihr zugeordnete Rang. Weiterhin besteht eine Rangordnung zwischen den Gruppensteuerungen 1, 2, 3 und 4, die über die Leitungen 10, 11, 12, 13 in Serie an die Verarbeitungseinheit 7 angeschlossen sind. Je näher eine Gruppensteuerung in dieser Serienschaltung an der Verarbeitungseinheit 7 angeordnet ist, desto höher ist ihr Rang. Da die Gruppensteuerung 2 eine niedrigereeRangordnung als die Gruppensteuerung 1 aufweist, hat z.B. die rangniedrigste Einheit Y 1 n der ersten Gruppe einen höheren Rang als die rangerste Einheit Y 20 der Gruppe 2. Entsprechendes gilt auch für die Gruppensteuerungen 3, 4 und die ihnen nachgeschalteten Einheiten Y 30 bis Y 3 n und Y 40 bis Y 4 n.
  • Die zentralen Gruppensteuerungen 100, 200 sind bezüglich ihrer Rangordnung der Gruppensteuerung 4 nachgeschaltet.
  • An die in der Rangordnung auf die Gruppensteuerung 4 folgende zentrale Gruppensteuerung 100 schließt sich die Gruppensteuerung 1A an, mit der die Einheiten Y 50 bis Y 5 n gemäß der oben in Verbindung mit der Gruppensteuerung 1 erläuterten Rangordnung verbunden sind. Die Einheit Y 5 n hat daher einen höheren Rang als die Gruppensteuerung 2A. Die zentrale Gruppensteuerung 200 folgt im Rang auf die Einheit Y 6 n. In der Rangordnung schließen sich an die zentrale Gruppensteuerung 200 die Gruppensteuerung 1B und die dieser nachgeschalteten Einheiten Y 70 bis Y 71 an. Die zentralen Gruppensteuerungen 100, 200 entsprechen im Aufbau der in Fig. 4 gezeigten Gruppensteuerung 1.
  • Die Arbeitsweise der in den Fig. 1 bis 4 darg#estellten Anordnung wird im folgenden in Verbindung mit dem Auftreten des Anforderungssignals IR 10 erläutert.
  • Mit der Flanke des Anforderungssignals IR 10 wird das auf dert Leitung 21 anstehende logische "1"-Signal in das Flipflop 20 ein gegeben, dessen Ausgangssignal den einer logischen "1" zugeordneten Pegel annimmt. Es sei angenommen, daß beim Auftreten des Anforderungssignals IR 10 keine weiteren Anforderungssignale anstehen bzw. die Verarbeitungseinheit 7 keine von einem Anforderungssignal ausgelösten Abfragesignale aussendet oder Antwortsignale aufnimmt. In diesem Fall führen die Leitungen 14 und 15 das einer logischen 11011 entsprechende Signal. Daher gelangt eine logische ~1" über das Verkrnipfungsglied 22 auf den Setzeingang des Flipflop 23. Dabei tritt am Ausgang des Flipflop 23 eine logische "1" auf, die über die Diode 26 der Leitung 16 zugeführt wird. Wenn andere Anforderungssignale auftreten, geben die zweiten Speicher in den zugeordneten Einheiten- immer jeweils ein logisches ~1"Signal an die Leitung 16 ab. Da auf der Leitung 16 die von den zweiten Speichern abgegebenen Signale gesammelt werden, kann man ein logisches "1"-Signal auf der Leitung 16 als Sammelmeldung für eine Gruppensteuerung bezeichnen. Diese Sammelmeldung erhält im folgenden Text die Bezeichnung "MATY".
  • Bei der Meldung "MATY" auf der Leitung 16 sowie einer logischen "O" auf der Leitung 14 und einer logischen "O" am invertierenden Ausgang des Flipflop 48 wird der Anforderungsspeicher 34 in der Gruppensteuerung 1 über das Verknüpfungsglied 33 gesetzt.
  • Am Ausgang des ODER-Glieds 54 steht ebenfalls eine logische ~1" an. Der Ausgang des Verknüpfungsglieds 50 führt daher eine logische "O". Solange das Signal ~PAX" oder ein Signal "MATYn auftritt, kann daher der von einem Signal "MATY" gesetzte Anforderungsspeicher 34 nicht zurückgesetzt werden. Dadurch ergibt sich am Speicherausgang eine logische "1" die über die Diode35 der Leitung 5 zugeleitet wird. Die Leitung 5 führt somit die von den Gruppensteuerungen 1 bis 4 abgegebenen Sammelmeldungen. Eine logische "1" auf der Leitung# 5 wird deshalb mit "UATY" bezeichnet. Das Signal "UATY" wird von der Verarbeitungseinheit 7 wahrgenommen. Die Verarbeitungseinheit leitet nach Feststellung des Signals "UATY" eine Abfrage der Merkelemente für die Anforderungssignale ein. Zunächst beaufschlagt die Verarbeitungseinheit 7 die Leitung 8 mit einer logischen ll1?D. Dieses erste Abfragesignal ist im folgenden mit "UPAX" bezeichnet. Das Signal "UPAX" gelangt zu dem Verstärker 32, dessen Ausgang eine logische "1" annimmt. Diese logische 11111 wird auf der Leitung 14 den Verknüpfungsgliedern 22, 24, 25 zugeführt. Eine logische ~1" auf der Leitung 14 wird mit MPAX" bezeichnet. Das Signal "MPAX" sperrt das Verknüpfungsglied 22 sowie die entsprechenden, nicht dargestellten Verknüpfungsglieder in den Einheiten Y 11 bis Y 7 n, so daß beim Auftreten weiterer Anforderungssignale die zweiten Speicher in den Einheiten Y 11 bis Y 7 n nicht mehr gesetzt werden können.
  • Mit einer gewissen Zeitverzögerung gegen das Signal "UPAX" gibt die Verarbeitungseinheit 7 als zweites Abfragesignal eine logische "1" an die Leitung 10 ab. Dieses Signal wird mit URAK 1" bezeichnet. Das Signal 2'URAK 1" gelangt mit dem Signal "MPAX" zum Verknüpfungsglied 37, dessen Ausgang eine logische "lt' an die Leitung 15 abgibt. Eine logische ' auf der Leitung erhält die Signalbezeichnung MRAK 1". Das Signal "MRAK 1" steht an den Verknüpfungsgliedern 24 und 25 an. Da der Sperreingang des Verknüpfungsglieds 25 mit der vom Speicher 23 abgegebenen logischen "1" beaufschlagt ist, wird keine logische "1" auf die Leitung 18 durchgeschaltet. Ebenso verhindert die vom Speicher 34 abgegebene logische ~1" eine Weitergabe einer logischen '1" über das Verknüpfungsglied 36 an die Leitung li. Das von dem Signal MRAK 1" und der logischen ~1" am Ausgang des Speichers 23 beaufschlagte Verknüpfungsglied 24 führt dem Setzeingang des Speichers 27 eine logische i zu, dessen Ausgang somit ebenfalls auf eine logische '11" übergeht, mit der über die Diode 29 die Leitung 17 beaufsch 4 wird, auf der alle von den dritten Speichern der Einheiten Y 11 bis Y 1 n auftretenden logischen 1 Signale gesammelt werden. Diese Signale können als Rückmeldungssignale bezeichnet werden. Eine logische "1" auf der Leitung 17 wird mit ~MRQlt" bezeichnet.
  • Durch die an den Eingängen des Verknüpfungsglieds 38 auftretenden Signale ~UPAX, URAK 1" und das Ausgangssignal des Flipflop 34 wird der Anforderungsmerkspeicher 39 gesetzt. Wenn das Rückmeldungssignal "MRQY" auftritt, sperrt das Verknüpfungsglied 38 wieder. Mit dem am Ausgang des Flipflop 39 auftretenden logischen "i"-Signal und dem Signal "MRQYe' auf der Leitung 17 wird eine logische "1" über das Verknüpfungsglied 40 und die Diode 52 auf die Leitung 6 gegeben, die das Rückmeldungssignal an die Verarbeitungseinheit 7 weiterleitet. Eine logische 1 auf der Leitung 6 erhält den Signalnamen ~URQlt". Mit dem Auftreten des Signals "URQY" ist die Auswahl des ranghöchsten der anstehenden Anforderungssignale abgeschlossen. Durch die am Ausgang des Verknüpfungsglieds 24 auftretende logische "1" wird das Flipflop 20 zurückgesetzt. Die am Ausgang des Speichers 27 anstehende logische ~1" beaufschlagt den K-Eingang des Flipflop 23.
  • Nach dem Empfang des Signal ~URQlt" beendet die Verarbeitungseinheit 7 das Signal "UPAX". Gleichzeitig mit dem Signal "UPAS" hört das Signal "MPAX" auf. Durch die negativ verlaufende Flanke des Signals "MPAX" wird die logische ~0" am J-Eingang in den Speicher 23 eingegeben.
  • Nach den Signalen UPAX" und MPAX" werden die Signale URAK 1" und MRAK 1" durch die Verarbeitungseinheit 7 zurückgenommen. Vom Signal "URQY" hängt weiterhin die Feststellung der Adresse des Anforderungssignals bzw. der Einheit ab, die das Anforderungssignal erzeugt hat. Die Feststellung der Adresse und deren Eingabe in die Verarbeitungseinheit 7,d.h. ein Adresseneingabezyklus, ist nicht' im einzelnen dargelegt. Für die einwandfreie Arbeitsweise der vorstehend beschriebenen Anordnung ist lediglich das von der Verarbeitungseinheit 7 während des Ablaufs eines Adresseneingabezyklus auf die Leitung 31 ausgegebene logische "1"-Signal von Bedeutung das mit "AEX" bezeichnet ist und durch dessen negativ verlaufende Flanke das am J-Eingang des Speichers 27 anstehende logische "O"-Signal und das am D-Eingang des Speichers 39 anstehende logische "O"-Signal in die Speicher 27 bzw. 39 eingegeben werden.
  • Dadurch werden die Signale 'IbSRQY, URQY" beendet. Der Anforderungsspeicher 34 wird bereits mit dem Verschwinden des Signals "MATT" zurückgesetzt.
  • Als Anforderungsmerkspeicher 39 kann auch ein J-K-Flipflop verwendet werden, dessen Setz-, Rücksetz und Takteingänge in gleicher Weise angeschlossen sind wie beim D-Flipflop 39. Die J- und K-Eingänge eines derartigen J-K-Flipflops sind jeweils mit einer einer logischen ~0" oder einer logischen "1" zugeordneten Signal beaufschlagt. Auch der Fehlerspeicher 46 kann als J-K-Flipflop ausgebildet sein, wobei die Setz-, Rücksetz- und Takteingänge in gleicher Weise angeschlossen sind wie das in Fig. 4 dargestellte D-Flipflop. Der J-Eingang eines J-K-Flipflop ist durch das Ausgangssignal des NAND-Glieds 53 beaufschlagt. Am K-Eingang liegt ständig das eines logischen "1" zugeordnete Signal an.
  • Die Zeitdauer der Signale "UPAX" bzw. "MPAX" und URAK 1" bzw. ~MRAK 1" ist durch ein nicht näher dargestelltes Zeitglied in der Verarbeitungseinheit 7 genau festgelegt.
  • Die Zeitdauer ist so bemessen, daß vor Beendigung der Signale "MPAX , UPAX, MRAK 1, URAK 1" die Signale "MRQYt' und "URQY" aufgetreten sein müssen. Ist dies nicht der Fall, dann liegt ein Fehler in der dem Anforderungssignal IR 10 zugeordneten Einheit Y 10 oder auf anderen den Eingängen der Leitung 10 in die Verarbeitungseinheit vorgeschalteten Leitungen oder Schaltelementen vor. Wird während der Dauer der Signale ~UPAX, MPAX, URAK 1, MRAK 1" keine Rückmeldung "URQY" festgestellt, dann wird eine Fehlerverarbeitung vorgenommen.
  • Im Rahmen der Fehlerverarbeitung wird von der Verarbeitungseinheit 7 , z.B. mittels eines Programms, das Signal ~AEX" hervorrufen. Wenn das Signal "MRQY" ausbleibt, führt der Ausgang des Verknüpfungsglieds 40 ständig ein logisches ~O"-Signal. Die Signale 'tUPAX, IRAK 1" werden im Rahmen der Fehlerverarbeitung von der Verarbeitungseinheit zurückgenommen. Dadurch entsteht eine negativ verlaufende Flanke des Signals am Ausgang des Verknüpfungsglieds 47. Während der negativ verlaufenden Flanke liegt am D-Eingang des Flipflop 46 eine logische "i" an, da das NAND-Glied 53 vom Verknüpfungsglied 40 mit einer logischen "O" beaufschlagt wird. Das Flipflop 46 speichert. deshalb eine logische ~1", durch die das Flipflop 48 gesetzt wird. Über das logische "1"-Signal am Ausgang der Flipflop 48 wird das Verknüpfungsglied 33 gesperrt0 Gleichzeitig entsteht am invertierenden Ausgang des Verknüpfungsglieds 50 ein logisches "Signal an, von dem das Flipflop 34 zurückgesetzt wird. Aufgrund der Sperrung des Eingangs des Flipflop 34 werden keine auf der Leitung 16 anstehenden Sammelmeldungen ~MATlt" wahrgenommen. Dies bedeutet, daß die einer Gruppensteuerung, z.B. der Steuerung 1 zugeord-.
  • neten Anforderungssignale IR 10 bis IR 1 n nicht verarbeitet werden. Ein Signal 2'UATY" kann daher nicht von der Gruppensteuerung 1 abgegeben werden.
  • Die Arbeitsweise der Gruppensteuerungen 2, 3, 4 und der diesen zugeordneten Einheiten Y 20, Y 21... Y 2 n, lt 30, Y 31... Y 3 n und Y 40, Y 41... lt 4 n sowie der zentralen Gruppensteuerungen 100, 200, der diesen nachgeschalteten Gruppensteuerungen 1A, 1B, 2A und der diesen zugeordneten Einheiten Y 50 bis Y 5 n, Y 60 bis Y 6 n und Y 70 bis Y 7 n wird nicht beeinträchtigt.
  • Treten Anforderungssignale in den Einheiten Y 20 bis Y 4 n auf, dann beaufschlagen die jeweiligen Gruppensteuerungen die Leitung 5 mit der Sammelmeldung "UPAX", die in der oben erläuterten Weise die Verarbeitungseinheit zur Ausgabe der Signale "UPAX" und URAK 1" veranlaßt.
  • Das Verknüpfungsglied 37 sperrt infolge der logischen "O" am Ausgang des Flipflop 34. Das Signal "MRAK 1 kann daher nicht auftreten. Das Signal ~URAK 1" bewirkt eine logische 2 am Ausgang des Verknüpfungsglieds 36. Diese logische "1", , die auf der Leitung 11 ansteht, erhält die Signalbezeichnung URAK 2". Mit dem Signal "UPAX", des den Gruppensteuerungen 2, 3, 4 parallel vorgegeben wird, und dem Signal "URAK 2 das an der Gruppensteuerung 2 ansteht, kann z.B. die Rangfolge eines der Einheiten Y 20 bis Y 2 n zugeführten Anforderungssignals festgestellt werden. Dabei laufen die oben im Zusammenhang mit der Einheit Y 10 und der Gruppensteuerung 1 eingehend erläuterten Vorgänge ab.
  • Solange Anforderungssignale von einer oder mehreren der Einheiten Y 20 bis Y 4 n festgestellt werden, wird die Gruppensteuerung 1 nicht mehr berücksichtigt. Dies bedeutet, daß durch die Fehlerverarbeitung die Gruppensteuerung 1 selbsttätig an die letzte Stelle der Rangfolge der gerade anliegenden Anforderungssignale gesetzt wird.
  • Während ein auf der Leitung 11 anstehendes logisches "1"-Signal als "URAK 2" bezeichnet wird, können die entsprechenden Signale auf den Leitungen 12 und 13 URAK 3, URAK 4" benannt werden. Diese Bezeichnung verdeutlicht die Reihenschaltung der Gruppensteuerungen 1 2, 3, 4 in Bezug auf die Signale ~URAK 1 bis URAK 482. Weitere nicht dargestellte Gruppensteuerungen lassen sich mittels weiterer Signale z.B. "URA#5.. URAK ntB anschließen. Logische Signale auf den Leitungen 101 bzw. 102 werden mit ~SRAK 1" bzw. SRAK 2" bezeichnet.
  • Die zentralen Gruppensteuerungen 100 und(} 200 bilden aus den Signalen ttSRAK lt und "SRAK 2" das Signal URAK 1", das den Gruppensteuerungen 1A und IB jeweils über die Leitung 106 bzw. 111 vorgegeben wird. Die Gruppensteuerungen iA und 1B sind daher untereinander in gleicher Weise wie die Gruppensteuerungen 1 und 2 über die Signale "URAK 1" und"URAK 2", die auf den Leitungen i06, 107 auftreten, miteinander verbunden. Entsprechendes gilt auch für die Gruppensteuerung 1B und deren nicht dargestellte, nachgeschaltete Gruppensteuerungen.
  • Beim Auftreten eines Fehlers in den Einheiten Y 20 bis Y 4 n werden die entsprechenden Fehlerspeicher 46 in den zugeordneten Gruppensteuerungen gesetzt. -Die -Gruppensteuerungen sperren dadurch die ihnen nachgeschalteten Einheiten von der Zusammenarbeit mit der Verarbeitungseinheit 7 und öffnen die Leitungen für die Signale "URAK 1... URAK 4". Daher können rangniedrigere Einheiten mit der Verarbeitungseinheit zusammenarbeiten.
  • Wenn Fehler in den Einheiten Y 50 bis Y 5 n, k 60 bis Y 6 n oder Y 70 bis Y 7 n festgestellt sind, werden die entsprechenden Fehlerspeicher 46 in den Gruppensteuerungen 1A, 2A oder 13 gesetzt. Dies bedeutet die Sperrung der Einheiten Y 50 bis Y 5 n, Y 60 bis Y 6 n bzw. Y 70 bis Y 7 n gegen eine weitere Zusammenarbeit mit der Verarbeitungseinheit 7.
  • Bei Fehlern in den Gruppensteuerungen 1A, 2A oder 1B sperren die Fehlerspeicher 46 in den zentralen Gruppensteuerungen 100, 200 die nachgeschalteten Gruppensteuerungen und damit gleichzeitig die diesen nachgeschalteten Einheiten gegen die Zusammenarbeit mit der Verarbeitungseinheit 7 und geben die Signale "SRAK 1, SRAK 2... SRAK n" an die in der Reihenschaltung folgenden zentralen Gruppensteuerungen weiter.
  • Wie bereits oben erwähnt, tritt auch im Rahmen einer Fehlerverarbeitung, die vom Zeitglied in der Verarbeitungseinheit 7 ausgelöst wird, ein Adresseneingabezyklus auf, der durch ein die Adresseneingabe anzeigende Signal "AEX" gemeldet wird. Bei erfolgreicher Adresseneingabe beaufschlagt die das Anforderungssignal abgebende Einheit 7, z.B. Y 10, die Leitung 44 mit einem einer logischen #?1?, entsprechenden Signal, das mit "MAY" bezeichnet ist. Das Signal "MAY" tritt während der Dauer des Spals "AEX" auf.
  • Durch das Signal "MTY" und das gleichzeitig anstehende Signal "AEX" sowie die vom Anforderungsmerkspeicher 39 ausgegebene logische "1" wird vom Verknüpfungsglied 42 ein Rücksetzsignal über das ODER-Glied 43 auf den Fehlerspeicher 46 gegeben. Falls trotz Ausbleibens der Rückmeldungssignale "MRQY, URQY" eine richtige Adresseneingabe abläuft, wird somit der Fehlerspeicher 46 zurückgesetzt. Die Datenverarbeitungsanlage kann daher ohne Beeinträchtigung weiterarbeiten.
  • Auch wenn der Anforderungsspeicher 34, z.B. in der Gruppensteuerung 1, durch den Fehlerspeicher 46 bzw. 48 zurückgesetzt ist, kann auf der Leitung 5 noch ein logisches ~1" Signal anstehen, das mit "UATY" bezeichnet ist. Das Signal "UATY" tritt im Falle eines Anforderungssignals in einer den Gruppensteuerungen 2, 3, 4, lAt 2A, 1B nachgeschalteten Einheiten auf, wenn diese einwandfrei arbeiten. Dadurch ist die vom Fehler betroffene Gruppensteuerung bzw. zentrale Gruppensteuerung solange von der Zusammenarbeit mit der Verarbeitungseinheit abgetrennt, bis das Signal "UATY'# auf der Leitung 5 verschwunden ist, d.h.
  • aile anliegenden Anforderungssignale abgearbeitet sind.
  • Dies bedeutet eine selbststätige Zurückstufung des in Verbindung mit dem Fehler stehenden Anforderungssignais an die letzte Rangstufe der anliegenden Anforderungssignale.
  • Wenn kein Signal "UATY" mehr vorherrscht wird beim Auftreten des Signals "AEX" vom Verkniipfungsglied 41 über das ODER-Glied 43 eine logische "2 auf den Rücksetzeingang des Flipflop 46 gegeben. Am nichtinvertierenden Ausgang des Flipflop 46 ergibt sich dadurch eine logische "O". Mit der Zurücknahme des Signals AEX" liegt auch am zweiten Eingang des NOR-Glieds 49 eine logische 0 an, sodaß das Flipflop 48 über eine logische "1" am Ausgang des NOR-Glieds 49 zurückgesetzt wird. Der Fehlerspeicher 46 wird in der fehlerhaften Gruppen- oder zentralen Gruppensteuerung nach dem Abarbeiten aller anderen Anforderungssignale zurückgesetzt. Damit ist die Fehlerverarbeitung zunächst beendet, wenn das die Fehlerverarbeitung auslösende Anforderungssignal zurückgenommen worden ist. Ist dies nicht der Fall, dann wird durch ein auf der-Leitung 16 anstehendes Signal MATY der oben erwähnte Vorgang neu eingeleitet.
  • Der Anforderungsmerkspeicher 39 und das Flipflop 46 können auch durch ein Signal auf der Leitung 51 zurückgesetzt werden. Eine derartige Zurücksetzung durch ein sogenanntes Normierungssignal kann in manchen Fällen, z.B. mittels eines bestimmten Programms erwünscht sein.
  • Die Arbeitsweise der Fehlerverarbeitung wird im folgenden noch an Hand dreier besonderer Fehler verdeutlicht.
  • 1. Es sei angenommen, daß in den der Gruppensteuerung 1 nachgeschalteten Einheiten Y 10 bis Y 11 keine Anforderungssignale vorliegen, die Leitung 16 aber ständig durch einen Kurzschluß mit einem einer logischen ~1" zugeordneten Signal beaufschlagt ist. In den der Gruppensteuerung 2 nachgeschalteten Einheiten sollen mehrere Anforderungssignale anstehen. Das Signal MATY löst in der Verarbeitungseinheit die Signale UPAX" und URAK aus, mittels der die Gruppensteuerung 1 ausgewählt wird, in der die Flipflops 34 und 39 gesetzt werden. Anschließend wird das Signal "MRAK 1" der Einheit Y 10 vorgegeben, das als MRAK 2 bis "MRAK n" die Einheiten Y 10, Y 12 bis Y 1 n durchläuft.
  • Da in den Einheiten Y 10 bis Y 1 n keine Anforderungssignale festgestellt wurden, tritt das Rückmeldungssignal "MRQY" nicht auf. Über das Zeitglied in der Verarbeitungseinheit 7 werden die Signale UPAX. URAK 1" zurückgenommen, wobei in der Gruppensteuerung 1 in der oben erwähnten Weise der Fehlerspeicher 46 gesetzt wird. Dadurch werden die Einheiten Y 10 bis Y 1 n für weitere Abfragezyklen gesperrt. Am Ende des nächsten Adresseneingabezyklus wird der Anforderungsmerkspeicher 39 zurückgesetzt, der Fehlerspeicher 46 bleibt aber noch gesetzt, da über die Gruppensteuerung 2 noch Anforderungen vorliegen. Die Anforderungen in den Einheiten IR 20 bis IR 2 n werden in der oben beschriebenen Weise verarbeitet.
  • In jedem Adresseingabezyklus wird über das Signal ~AEX" mit Hilfe des Signal UATYN" geprüft, ob noch Anforderungssignale von anderen Teilnehmern der Datenverarbeitungsanlage vorliegen. Sind die Anforderungssignale in der Gruppensteuerung 2 verarbeitet, dann geht das Signal "UATY" in der Gruppensteuerung t zurück. Nach der Adresseneingabe wird der Fehlerspeicher 46 in der Gruppensteuerung 1 zurückgesetzt. Die Gruppensteuerung 1 und die Einheiten Y 10 bis Y i n können daher wieder abgefragt werden. Bleibt der Fehler bestehen, dann wiederholt sich der oben beschriebene Vorgang.
  • Sind in der Datenverarbeitungseinheit mehrere fehlerbehaftete Gruppensteuerungen vorhanden, so arbeitet die Fehlerüberwachung für die Gruppensteuerungen in der oben erwähnten Weise. Die Zusammenarbeit der übrigen Teilnehmer mit der Verarbeitungseinheit 7 wird dagegen nicht beeinträchtigt.
  • Wenn Gruppensteuerungen 1A, 2A mit einer zentralen Gruppensteuerung 100 verbunden sind, dann werden Fehler in ähnlicher Weise berücksichtigt. Tritt ein nicht wieder abklingender Fehler in den der zentralen Gruppensteuerung 100 nachgeschalteten Gruppensteuerungen auf, so wird diese Gruppensteuerung in der Rangfolge der anstehenden Anforderungssignale an die letzte Stelle gesetzt. Die fehlerbehaftete Gruppensteuerung wird erst dann wieder abgefragt, wenn die anderen zentralen Gruppensteuerungen keine Anforderungen mehr an die Verarbeitungseinheit 7 weiterleiten.
  • 2. In der Gruppensteuerung 1A soll die Leitung 16 infolge eines Kurzschlusses ständig ein logisches ??1??#5ignal führen, das mit MATY bezeichnet ist. Weitere Anforderungssignale in den Einheiten Y 50 bis Y 5 n sollen nicht vorliegen.
  • Die Verarbeitungseinheit 7 führt daher eine Abfrage durch, in der die Fehlerspeicher 46 in der Gruppensteuerung 1A und der zentralen Gruppensteuerung 100 gesetzt werden, da kein Rückmeldungssignal "MRQY,! URQlt" bzw. "SRQY" auftritt. Während der nächsten Adresseneingabe bleibt der Fehlerspeicher 46 in der Gruppensteuerung iA gesetzt, wenn über die Gruppensteuerung 2A eine Anforderung vorliegt.
  • Der Fehlerspeicher 46 in der zentralen Gruppensteuerung 100 wird nicht gelöscht, solange eine Anforderung über die zentrale #Qruppensteuerung 200 anliegt. Der Fehlerspeicher 46 in der zentralen Gruppensteuerung 100 wird erst nach dem Abarbeiten der Anforderungssignale aus den der zentralen Gruppensteuerung 200 nachgeschalteten Einheiten gelöscht.
  • Der Fehlerspeicher 46 in der fehlerbehafteten Gruppensteuerung 1A wird dann zurückgesetzt, wenn die Anforderungssignale aus den Einheiten Y 60 bis Y 6 n abgearbeitet sind.
  • 3. Die Leitung 103, die der Leitung 5 entspricht, soll durch einen Kurzschluß mit einem einer logischen "1" zugeordneten Signal:beaufschlagt sein. In- den Einheiten Y 50 bis Y 5 n und Y 60 bis Y 6 n sollen keine Anforderuügs signale vorliegen. Die Abfrage läuft in diesem Fall erfolglos ab, da keine Rückmeldungssignale "MRQY, URQY, SRQY" auftreten. In den Gruppensteuerungen 1A, 2A werden die Fehlerspeicher nicht gesetzt, weil die Einheiten Y 50 bis Y 5 n und Y 60 bis Y 6 n nicht fehlerbehaftet -sind. Bei der nächsten Adressen eingabe gelangt keine Adresse in die Verarbeitungseinheit 7. Der Fehlerspeicher 46 in der zentralen Gruppensteuerung 100 bleibt gesetzt, solange in den übrigen Teilen der Datenverarbeitungsanlage Anforderungssignale vorhanden sind. Wenn diese Anforderungssignale abgearbeitet sind, wird der Fehlerspeicher 46 in der zentralen Gruppensteuerung wieder mit der Verarbeitungseinheit 7 zusammenarbeiten kann. Wenn in den Einheiten Y 50 bis Y 5 n und Y 60 bis Y 6 n Anforderungen vorhanden sind, läuft die Verarbeitung dieser Signale trotz des Kurzschlusses normal ab.
  • Beim Empfang und der Auswertung von für die Verarbeitungseinheit 7 einer Datenverarbeitungsanlage bestimmten Anforderungssignalen IR 10 bis I 7 n, die in einer bestimmten Rangfolge Zutritt zur Verarbeitungseinheit 7 erhalten und die nach dem Auftreten in Merkelementen 23 gespeichert werden, von denen eine Sammelmeldung ~MATlt,1 UATY an die Verarbeitungseinheit 7 abgegeben wird, ist es daher beim Auftreten von Fehlern möglich, daß die Zusammenarbeit der Verarbeitungseinheit 7 mit den nicht fehlerbehafteten Teilnehmern bzw. Anforderungssignalen nicht beeinträchtigt wird. Es ist hierzu erforderlich, daß ein vorgegebener zeitlicher Abstand zwischen den Abfragesignalen UPAX, EPAX, URAK 1... URAK n, SRAK 1... SRAK n" und Rückmeldungssignalen "MRQY, URQY, SRQY" der Merkelemente überwacht werden. Tritt das Rückmeldungssignal innerhalb der vorgegebenen Zeit nicht auf, dann wird eine Fehlerverarbeitung durchgeführt, von der die Anforderungssignale von der fehlerbehafteten Einheit gesperrt werden, während ein Adresseingabezyklus für die Eingabe der Adresse des die Fehlerverarbeitung auslösenden Anforderungssignals an die Verarbeitungseinheit 7 durchgeführt wird. Bei nicht oder nicht richtig eingegebener Adresse wird das Anforderungssignal an die letzte Stelle der Rangfolge der vorliegenden Anforderungssignale gesetzt, bis diese abgearbeitet sind. Wenn das die Fehlerverarbeitungs auslösende Anforderungssignal inzwischen verschwunden ist, arbeitet die Datenverarbeitungsanlage weiter. Steht das Anforderungssignal aber noch an oder entsteht es neu, dann wird im Falle des noch vorhandenen Fehlers das oben erläuterte Verfahren erneut durchgeführt, bis der Fehler beseitigt ist. Es ist möglich, einen mehrmals auftretenden Fehler zu melden, damit die fehlerbehaftete Einheit repariert wird.
  • Bei Meldung eines Anforderungssignals IR-iO bis IR 7 n über ein Sammelmeldungssignal "MRQY, URQY, SRQlt" an die Verarbeitungseinheit 7 ist es günstig, daß von dieser ein Abfragesignal UPAX, MPAX" erzeugt wird durch das alle weiteren Anf oraerung ssi gnale solange gesperrt werden, bis die Auswahl des Anforderungssgnals gemäß der festgelegten Rangfolge zu Ende geführt ist.

Claims (15)

  1. Patentansprüche
    9 Verfahren zum Empfang und Auswerten von für eine Verarbeitungseinheit in einer Datenverarbeitungsanlage bestimmten Anforderungssignalen, die in einer Rangfolge Zugriff zur Verarbeitungseinheit erhalten und die nach dem Auftreten in Merkelementen gespeichert werden, von denen eine Sammelmeldung an die Verarbeitungseinheit abgegeben wird, die eine Abtastung der Merkelemente einleitet, deren Vorrang durch die Reihenfolge ihrer Anordnung festgelegt ist, dadurch gekennzeichnet, daß ein vorgegebener zeitlicher Abstand zwischen Abfragesignalen (UPAX, MPAX, URAK 1, MRAK i) und einem Rückmeldungssignal (MRQlt, URQY) der Merkelemente überwacht wird, daß bei Abweichungen vom vorgegebenen Abstand eineFehlerverarbeitung durchgeführt wird, durch die bei einer Sperrung der Anforderungssignale der vom Fehler betroffenen Einheit eine Adresseneingabezyklus für die Eingabe der Adresse des die Fehlerverarbeitungs auslösenden Anforderungssignals an die Verarbeitungseinheit durchgeführt wird und daß bei nicht oder nicht richtig eingegebener Adresse das Anforderungssignal bei Vorliegen weiterer Anforderungssignale an die letzte Stelle der Rangfolge ge-, setzt wird, bis diese Anforderungssignale abgearbeitet sind.
  2. 2. Verfahren insbesondere nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß bei der Meldung eines Anforderungssignals an die Verarbeitungseinheit von dieser ein Abfragesignal (UPAX, MPAX) erzeugt wird, durch das alle weiteren Anforderungssignale solange gesperrt werden, bis die Auswahl des Anforderungssignals gemäß der festgelegten Rangfolge zu Ende geführt ist.
  3. 3. Anordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Anforderungs signale (IR 10... IR 6 n)je einem ersten Speicher (20) zuführbar sind, dessen Ausgang einen zweiten Speicher (23) speist, der zusammen mit den anderen zweiten Speichern (23) über Verknüpfungsglieder (26) an eine Leitung (16) angeschlossen ist, über die bei einem Anforderungssignal der Verarbeitungseinheit (7) eine Sammelmeldung (UATY, MATY) zuführbar ist, von der in der Verarbeitungseinheit (7) erste und zweite Abfragesignale (UPAX, URAK 1) auslösbar sind, mit denen die Weiterleitung anderer Anforderungssignale sperrbar und ein dem einzelnen Anforderungssignal zugeordneter dritter Speicher (27) setzbar ist, von dem ein Rückmeldungssignal (MRQ, URQ) an die Verarbeitungseinheit abgebbar ist, durch das die Übertragung der dem Anforderungssignal zugeordneten Adresse in die Verarbeitungseinheit einleitbar ist, daß der zeitliche Abstand zwischen den Abtastsignalen (UPAX, URAK 1) und dem Rückmeldungssignal (MRQ) von einem Zeitglied überwachbar ist, daß nach Ablauf der im Zeitglied eingestellten Verzögerungszeit ein Fehlermeldespeicher (46) setzbar ist, durch den die Weiterleitung von Anforderungssignalen (MATY, UATY) aus dem fehlerbehafteten Bereich sperrbar ist, und daß der Fehlermeldesspeicher (46) durch die richtige Adresseingabe des Fehlerbereichs oder nach dem Verschwinden des die Fehlerveraritung auslösenden Anforderungssignals durch ein das Fehlen anderer Anforderungssignale anzeigendes Signal zurücksetzbar ist.
  4. 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Anforderungssignale zu Gruppen (IR 10... IR 1 n, IR 20...
    IR 2 n, IR 30... IR 3 n, IR 40... IR 4 n) zusammengefasst sind, von denen jede an eine Gruppensteuerung (1, 2, 3, 4) angeschlossen ist, daß in jeder Gruppensteuerung ein Anforderungsspeicher (34) von einem oder mehreren Anforderungssignalen der jeweiligen Gruppe setzbar ist, von dem ein Melde signal (UATY) an die Verarbeitungseinheit (7) abgebbar ist, daß in jeder Gruppensteuerung (1, 2, 3, 4) ein Anforderungsmerkspeicher (39) von Signalen des Anforderungsspeichers und den Abfragesignalen (UPAX, URAK 1, URAK 2...) der Verarbeitungseinheit (7), wenn keine Adresseneingabe abläuft, setzbar ist und daß in jeder Gruppensteuerung der Fehlermeldespeicher (46+ vorgesehen ist, der nach dem Abklingen der Abfragesignale (UPAX, URAK 1, URAK 2), bei gesetztem Anforderungsspeicher und bei nicht gesetztem Anforderungsmerkspeicher (39) oder bei Ausbleiben des Rückmeldungssignals (URQ, MRQ) oder bei einem Fehlermeldungs signal einer Fehlerprüfeinrichtung setzbar ist und durch den die Weiterleitung von Anforderungssignalen aus der Gruppe an die Verarbeitungseinheit (7) sperrbar ist.
  5. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß mehrere Gruppensteuerungen (1, 2, 3, 4) bezüglich eines der Abfragesignale (URAK) nach einer festgelegten Rangfolge in Reihe und bezüglich des die zeitweilige Sperrung anderer Anforderungssignale auslösenden Abfragesignals (UPAX, MPAX) sowie des Sammel- und des Rückmeldungs signals (UATY, URQY) parallel geschaltet sind und daß bei einem gesetzten Fehlerspeicher (46) in einer Gruppensteuerung die dieser Gruppensteuerung nachgeschalteten Anforderungssignale sperrbar und die Übertragungsleitungen (11) zu den in der Rangfolge niedrigeren Gruppensteuerungen freigebbar sind.
  6. 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß mehrere Gruppensteuerungen (1A, 2A, 1B) zu Gruppen zusammengefasst sind, von denen jede an eine zentrale Gruppensteuerung (ion, 200) angeschlossen ist, daß in jeder zentralen Gruppensteuerung (100, 200) ein Anforderungsspeicher von einem oder mehreren Anforderungssignalen der jeweiligen Gruppensteuerung setzbar ist, von dem ein Meldungssignal (SATY) an die Verarbeitungseinheit (7) abgebbar ist, daß in jeder zentralen Gruppensteuerung (100, 200) ein Anforderungsmerkspeicher von Signalen des Anforderungsspeìchers und den Abfragesignalen (UPAX, URAK) der Verarbeitungseinheit (7) setzbar ist, und daß in jeder zentralen Gruppensteuerung (100, 200) der Fehlermeldespeicher vorgesehe#n ist, der nach dem Abklingen der Abfragesignale (UPAX, URAK) bei nicht gesetztem Anforderungsmerkspeicher oder bei Ausbleiben des Rückmeldungssignals (SRQlt) oder bei einem Fehlermeldungssignal einer Fehlerprüfeinrichtung setzbar ist und durch den die Weiterleitung der Sammelmeldungssignale (UATY) aus den Gruppensteuerungen an die Verarbeitungseinheit (7) sperrbar ist.
  7. 7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß mehrere zentrale Gruppensteuerungen (100, 200) bezüglich eines der Abfragesignale (SRAK) nach einer festgelegten Rangfolge in Reihe und bezüglich des die zeitweilige Sperrung anderer Anforderungssignale auslösenden Abfrage signals (MPAX, UPAX) sowie des Sammel- und des#Rückmeldungssignals (UATY, SATY, URQY, SRQlt) parallel geschaltet sind und daß bei einem gesetzten Fehlerspeicher in einer zentralen Gruppensteuerung die dieser Steuerung nachgeschalteten Sammelmeldungen (UATY) sperrbar und die Übertragungsleitungen zu den in der Rangfolge niedrigeren zentralen Gruppensteuerungen freigebbar sind.
  8. 8.Anordnung nach Anspruch 2 oder einem der folgenden, dadurch gekennzeichnet, daß der erste Speicher (26) an ein erstes Verknüpfungsglied (22) angeschlossen ist, dessen Ausgang mit dem Setz-Eingang eines ersten Flipflop 123) verbunden iflt, dessen Ausgang an einen Eingang eines zweiten (24) und einen Sperreingang eines dritten Verknüpfungsglieds (25) sowie über ein ODER-Glied (26) an die Leitung (16) für die Sammelmeldung (MATT) gelegt ist, daß eine Leitung (14) für ein.erstes von der Verarbeitungseinheit (7) abge gebenes Abfragesignal (MPAX) mit einem Sperreingang des ersten Verknüpfungsglieds (22) und einem Takteingang des ersten Flipflop (23) verbunden ist, daß der Ausgangrvdes zweiten Verkniipfungsglieds (24) das über einen weiteren Eingang mit der Leitung (14) für das erste Abfragesignal (MPAX) verbunden ist, an einen Rücksetzeingang des ersten Speichers (20) und den Setzeingang eines zweiten Flipflop (27) gelegt ist, dessen Ausgang eine Leitung (17) für das Rückmeldungssignal (MRQY) und einen dynamischen Eingang des ersten Flipflop (23) speist und dessen Sakteingang mit einem die Adresseneingabe in die Verarbeitungseinheit anzeigenden Signal (AEX) beaufschlagbar ist, durch das eine logische ~0" in das zweite Flipflop einspeicherbar ist, und daß ein zweites Abfragesignal (MRAK 1, MRAK 2) an einen Eingang des dritten Verkniipfungsglieds (25) gelegt ist, das mit einem weiteren Eingang an die Leitung(14) für das erste Abfragesignal (MPAX) angeschlossen ist und dessen Ausgang mit dem dritten Verknüpfungsglied des in der Rangfolge niedrigeren Anforderungssignals verbunden ist.
  9. 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß je ein D-Flipflop für zweite Flipflop verwendet ist und daß der D-Eingang des zweiten Flipflop mit einem einer logischen "O" zugeordneten Signal beaufschlagbar ist.
  10. 10. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß jeweils ein J-K-Flipflop für das erste und zweite Flipflop (23, 27) verwendet sind, daß die J-Eingänge des ersten und zweiten Flipflop je mit einem einer logischen ~0" zugeordneten Signal, der K-Eingang des ersten Flipflop (23) mit dem nichtinvertierten Ausgangssignal des zweiten Flipflop (27) und der K-Eingang des zweiten Flipflop mit einem einer logischen "1" zugeordneten Signal beaufschlagbar sind.
  11. .11. Anordnung nach Anspruch 4 oder einem der folgenden, dadurch gekennzeichnet, daß in jeder Gruppensteuerung (1, 2, 31 4) die Sammelmeldung (MATY) einem ODER Glied (54) und einem vierten Verknüpfungsglied (33) zuführbar ist, an das ein als Anforderungsspeicher ausgebildetes Flipflop (34) angeschlossen ist, dessen nichtinvertierender Ausgang an einen Sperreingang eines fünften Verknüpfungsglieds (36) und über ein ODER-Glied (35) an eine Leitung (5) für die von der Gruppensteuerung (1, 2, 3, 4) an die Verarbeitungseinheit (7) abgegebene Sammelmeldung (UATY) angeschlossen ist, daß ein Sperreingang"des ersten Verknüpfungsglieds (33) vom ersten Abfragesignal (UPAX) der Verarbeitungseinheit (7), das zugleich an einen Eingang des ODER-Glieds (54) gelegtoist, und ein weiterer Sperreingang von einem Signal des Fehlerspeichers (46) beaufschlagbar ist, daß Eingänge eines sechsten Verknüpfungsglieds (37) je von den Abtastsignalen (UPAX, URAK 1) und dem Misgngssignal des Anforderungsspeichers (34) beaufschlagbar sind, und daß vom fünften und sechsten Verknüpfungsglied (36, 37) einerseits eine Leitung (11) zu einem Eingang des fünften Verknüpfungsglieds in der Gruppensteuerung mit dem nächstniedrigeren Rang und andererseits zu einer Leitung (15) des dritten Verknüpfungsglieds (22), das dem ranghöchsten Anforderungssignal (IR 20) der Gruppe (1) zugeordnet ist, geführt ist.
  12. 12.Anordnung nach Anspruch 4.oder einem der folgenden, dadurch gekennzeichnet, daß der Anforderungsmerkspeicher (39) als Flipflop ausgebildet ist, dessen Setzeingang an ein siebtes Verkniipfungsglied (38) angeschlossen ist, von dem Eingänge je mit dem Ausgangssignal des Anforderungsspeichers (34) des ersten und zweiten Abfragesignals (UPAX, URAX) und ein Sperreingang mit dem Rückmeldungssignal (MRQ) beaufschlagbar sind, daß der Anforderungsmerkspeicher (39) über ein Normiersignal, das von der Verarbeitungseinheit (7) ausgeht, und von einem die Adresseneingabe an die Verarbeitungseinheit (7) anzeigenden Signal (AEX) zurücksetzbar ist, und daß der nichtinvertierende Ausgang des Anforderungsmerkspeichers (39) mit einem UND-Glied (40) verbunden ist, dessen zweiter Eingang mit dem Rückmeldungssignal (MRQY) beaufschlagbar ist, das von den der Gruppensteuerung (1) nachgeschalteten zweiten Speichern (27) abgebbar ist, und daß das UND-Glied (40) über ein ODER-Glied (52) an eine Leitung (6) für die Rückmeldung (URQ) zur Verarbeitungseinheit (7) angeschlossen ist.
  13. 13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Anforderungsmerkspeicher als D-Flipflop ausgebildet ist, dessen Setzeingang mit dem siebten Verknüpfungsglied (38) und dessen Rücksetzeingang mit einer von der Verarbeitungseinheit (7) ausgehenden Leitung (51) verbunden ist, daß der Takteingang an eine Leitung (31) für die Anzeihe der Adresseneingabe gelegt ist und daß der D-Eingang mit einem einer logischen "O" angeordneten Signal beaufschlagbar ist.
  14. 14. Anordnung nach Anspruch 4 oder einem der folgenden, dadurch gekennzeichnet, daß als Fehlerspeicher (46) ein Flipflop vorgesehen ist, das von dem invertierten Ausgangssignal des UND-Glieds (40) in UND-Verknüpfung mit dem Ausgangssignal des Anforderungsspeichers (34), und dem ersten und zweiten Abfragesignal (UPAX, URAK) setzbar ist, daß dem Rücksetzeingang des Flipflop (46) ein ODER-Glied (43) vorgeschaltet ist, dessen einer Eingang mit dem Normiersignal beaufschlagbar ist, während zwei weitere Eingänge je an ein Verknüpfungsglied angeschlossen sind, von denen das erste (42) mit dem Ausgangssignal des Anforderungsmerkspeichers (39) und dem die Adresseneingabe in die Verarbeitungseinheit (7) anzeigenden Signal beaufschlagbar ist, daß ein Eingang des zweiten Verknüpfungsglieds (41)-mit der Leitung (8) für das erste Abfragesignal (UPAX) und ein Sperreingang mit dem Ausgang des dem Anforderungsspeicher (34) nachgeschalteten ODER-Glieds (35) verbunden ist, daß dem nichtinvertierden Ausgang des Fehlerspeichers ein Flipflop (48) nachgeschaltet ist, dessen Rücksetzeingang an ein NOR-Glied (49) angeschlossen ist, dessen Eingänge je mit dem die Adresseneingabe in die Verarbeitungseinheit (7) anzeigenden Signal (AEX) und dem Ausgangssignal des Fehlerspeichers (46) beaufschlagbar sind, und daß der nichtinvertierende Ausgang des Flipflop (48) Sperreingänge des fünften Verknüpfungsglieds (33) und eines weiteren Verknüpfungsglieds (50) speist, von dem ein weiterer Eingang mit dem ODElt-Glied (54) verbunden ist und dessen invertierter Ausgang auf den Rücksetzeingang des Anforderungsspeichers (34) gelegt ist.
  15. 15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß als Fehlerspeicher ein D-Flipflop verwendet ist, dessen Takteingang mit dem Ausgang eines Verkniipfungsglieds (47) verbunden ist und dessen D-Eingang an den Ausgang eines NAND-Glieds angeschlossen ist, dessen eine Eingang vom Ausgang des dem Anforderungsmerkspeicher nachgeschalteten UND-Glieds und dessen anderer Ausgang von einer Fehlerpriifschaltung (45) gespeichert wird, und daß der Setzeingang des D-Flipflop (46) von einem einer logischen "O" zugeordneten Signal beaufschlagt ist.
DE2441786A 1974-08-31 1974-08-31 Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen Ceased DE2441786A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2441786A DE2441786A1 (de) 1974-08-31 1974-08-31 Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2441786A DE2441786A1 (de) 1974-08-31 1974-08-31 Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen

Publications (1)

Publication Number Publication Date
DE2441786A1 true DE2441786A1 (de) 1976-03-11

Family

ID=5924577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2441786A Ceased DE2441786A1 (de) 1974-08-31 1974-08-31 Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen

Country Status (1)

Country Link
DE (1) DE2441786A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985002473A1 (en) * 1983-11-30 1985-06-06 American Telephone & Telegraph Company Interrupt bus structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985002473A1 (en) * 1983-11-30 1985-06-06 American Telephone & Telegraph Company Interrupt bus structure
US4654820A (en) * 1983-11-30 1987-03-31 At&T Bell Laboratories Interrupt bus structure

Similar Documents

Publication Publication Date Title
DE3486257T2 (de) Synchrones dezentralisiertes Verarbeitungssystem.
DE2726753C2 (de) Ferngesteuerter Prüf-Interface-Adapter
EP0403763A2 (de) Verfahren zum Vernetzen von Rechnern und/oder Rechnernetzen sowie Vernetzungssystem
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
DE69025242T2 (de) Kommunikationseinrichtung zur Überwachung der übertragenen Datenmenge
DE2441786A1 (de) Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen
DE1955721A1 (de) Datenverarbeitungssystem
DE2727983C2 (de) Schaltungsanordnung mit mindestens doppelt vorgesehenen zentralen Steuerungen, insbesondere für Fernsprechvermittlungsanlagen
DE2014729C3 (de) Datenverarbeitungssystem mit Einrichtungen zur Fehlerermittlung und zur Systemumkonfiguration unter Ausschluß fehlerhafter Systemeinheiten
DE2019795C3 (de) Schaltungsanordnung zur Überprüfung von Ein-Ausgabeeinrichtungen
DE1287190B (de) Verfahren zur Sicherung von Codetelegrammen gegen Startschrittverfaelschungen in Fernwirksystemen
DE1230075B (de) Verfahren zur UEbertragung von Schluesselzeichen
DE1938312C3 (de) Verfahren zum vorübergehenden Registrieren von fehlerhaften Zuständen mit Hilfe eines Speichers
EP1399818A2 (de) Verfahren und vorrichtung zur kommunikation in einem fehlertoleranten verteilten computersystem
DE2753442C2 (de) Schaltungsanordnung für eine indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage
EP0162270B1 (de) Verfahren zur Durchschalteprüfung eines Raummultiplex-Koppelnetzes
DE2248451C3 (de) Prüfverfahren und Schaltungsanordnung in Datenverarbeitungsanlagen
DE2449634A1 (de) Informations-erfassungssystem
DE4303048A1 (en) Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems
DE2048473C3 (de) Mit einem Hauptdatenrechner verbundener Fehlerdatenrechner geringerer Leistungsfähigkeit
DE2315285C3 (de) Anordnung zur Steuerung der Abtastung in Vermittlungssystemen
DE2737133B1 (de) Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage
DE1537821C3 (de) Schaltungsanordnung zur Überwachung der Funktionsfähigkeit von zentralen Einrichtungen, insbesondere für Fernsprechvermittlungsanlagen
DE2411582C2 (de) Schaltungsanordnung zur Überwachung von datenübertragenden Leitungen für mindestens eine datenverarbeitende Anlage, insbesondere Fernsprechvermittlungsanlage
DE1499262C (de) Einrichtung zur Auswahl der richtigen von zwei parallel betriebenen Datenverarbei tungsanlagen

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
8131 Rejection