DE2737133B1 - Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage - Google Patents
Schaltungsanordnung zum Verhindern von Doppelfehlern in einer DatenverarbeitungsanlageInfo
- Publication number
- DE2737133B1 DE2737133B1 DE2737133A DE2737133A DE2737133B1 DE 2737133 B1 DE2737133 B1 DE 2737133B1 DE 2737133 A DE2737133 A DE 2737133A DE 2737133 A DE2737133 A DE 2737133A DE 2737133 B1 DE2737133 B1 DE 2737133B1
- Authority
- DE
- Germany
- Prior art keywords
- error
- data processing
- generator
- processing system
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 45
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005923 long-lasting effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Retry When Errors Occur (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Verhindern von. Folgefehlern in einer
Datenverarbeitungsanlage gemäß dem Oberbegriff des Hauptanspruches.
Datenverarbeitungsanlagen sollen fehlerfreie Ergebnisse liefern. Sie sind aber komplexe technische Gebilde,
die programmgesteuert arbeiten, für die also eine Vielzahl von Fehlerursachen denkbar ist Ohne hier alle
möglichen Fehlerursachen im einzelnen untersuchen zu wollen, seien wenigstens grundsätzlich zwei Gruppen
angedeutet: Fehler können sowohl im Programm als auch im Aufbau der Datenverarbeitungsanlage, also
ihrer Hardware, begründet sein. Bei letzteren ist der endgültige Ausfall eines Bauelementes noch der
einfachere Fall, weil die Fehlerursache oft leichter feststellbar ist Besonders unangenehm sind jedoch
sporadische Fehler, die scheinbar ohne erkennbare Ursache auftreten, aber auch wieder verschwinden. Sie
werden häufig durch das an sich seltene Zusammentreffen mehrerer, für sich betrachtet noch unkritischer
Ursachen ausgelöst
Da der Betrieb von Datenverarbeitungsanlagen also nicht völlig störungsfrei abzuwickeln ist müssen
wenigstens Vorkehrungen getroffen werden, um Fehler festzustellen, zu prüfen, und sofern möglich, zu
korrigieren. So sollen fehlerfreie Ergebnisse sichergestellt oder doch wenigstens die Ausgabe falscher
Ergebnisse vermieden werden, was bedeutet daß die weitere Verarbeitung eines Programms abgebrochen
werden muß, falls ein festgestellter Fehler nicht automatisch korrigierbar ist Es ist daher bereits eine
Vielzahl von Versuchen bekannt dieses Ziel zu erreichen.
So ist aus der US-Patentschrift 35 48177 eine
Einrichtung bekannt mit der das Arbeiten einer Datenverarbeitungsanlage auf kritische Zustände überwacht
wird, bei denen eine bestimmte Wahrscheinlichkeit zukünftig zu erwartender Fehler vorliegt Als
Kriterium für eine bestimmte Fehlerwahrscheinlichkeit wird ein Störpegel in einer mikroprogrammierten
Steuereinrichtung herangezogen. Er wird ausgewertet und der Verarbeitungszyklus dann angehalten, wenn
dieses Signal eine festgelegte Größe überschreitet Ein solcher Wartezustand dauert so lange, bis der kritisch«
Funktionszustand beendet ist Danach setzt die datenverarbeitende Einrichtung den Normalbetrieb an dem
Punkt fort an dem sie angehalten worden war. Die Verzögerung der Verarbeitungszyklen wird durch das
Blockieren einer Anzahl zentraler Taktimpulse erreicht, so behalten getaktete Einrichtungen der Steuer- oder
auch der Verarbeitungseinheit der datenverarbeitenden Anlage ihren Funktionszustand, insbesondere sollen
auch Registerinhalte nicht geändert werden. Darüber
ORIGINAL INSPECTED
hinaus sind Einrichtungen zum erneuten Synchronisieren
von Speichereinrichtungen mit dem Zentralprozessor der datenverarbeitenden Anlage beim Wiederanlauf
vorgesehen.
Das Prinzip dieser Fehlerüberwachung besteht darin, einen laufenden Maschinenzyklus nicht zu unterbrechen,
sondern ihn um eine Wartezeit zu verlängern, unter der Annahme, daß sich der kritische Funktionszustand
der datenverarbeitenden Anlage innerhalb dieser Wartezeit von selbst auflöst Dadurch soll das Auftreten ι ο
eines echten Fehlers von vornherein vermieden werden, der zu einer Fehlerbehandlung und damit einer
Unterbrechung des normalen Verarbeitungszustandes der datenverarbeitenden Anlage führen müßte.
Auf ähnlichen Überlegungen beruht eine aus der US-Patentschrift 35 48 178 bekannte Einrichtung. Auch
hier wird der Systemtakt der Steuereinrichtung blockiert, falls im laufenden Zyklus aus einem Störpegel
eine gewisse Wahrscheinlichkeit für das Auftreten eines Fehlers in den Steuersignalen der mikroprogrammierten
Steuereinrichtung zu schließen ist Hier wird nun darüber hinaus ein zweiter Taktgeber während solcher
Unterbrechungen der Systemtakte aktiviert, mit deren Hilfe es möglich ist, solche getakteten Steuerschritte der
mikroprogrammierten Steuereinrichtung und anderer 2~> Einrichtungen der Datenverarbeitungsanlage fortzusetzen,
für die eine ununterbrochene Fortführung trotzdem erwünscht ist
Diese bekannten Einrichtungen beschränken sich auf die Überwachung einer kleinen Gruppe möglicher Jo
Fehler, die beim Auslesen von Mikrobefehlsworten aus ' dem Mikroprogrammspeicher der Steuereinheit auftreten
können. Darüber hinaus besteht die weitere Schwierigkeit, den kritischen Schwellenwert für den
Störpegel so festzulegen, daß einerseits eine mögliche Fehlerursache eindeutig ausgeschaltet ist, andererseits
aber Elementaroperationen nicht unnötig häufig durch Blockieren des Systemtaktgenerators beliebig verlängert
werden, bis ein scheinbar unkritischer Funktionszustand in der Steuereinrichtung wieder erreicht ist Dies
könnte zu einer erheblichen Verminderung der Verarbeitungsleistung der datenverarbeitenden Anlage insgesamt
führen, wenn man diese Einrichtung nach der sicheren Seite hin auslegt Zum anderen hat aber dieses
Konzept den Nachteil, daß eine gewisse Häufung solcher Fehlerursachen nicht unmittelbar feststellbar ist
weil ein Auftreten eines Fehlers von vornherein ausgeschaltet werden soll und damit eine dokumentierbare
oder anzeigbare Fehlerroutine gar nicht erst erfolgt
Weiterhin ist aus der deutschen Auslegeschrift 23 24 906 eine Datenverarbeitungsanlage mit einer
Steuervorrichtung bekannt die beim Auftreten eines durch einen Fehlerdetektor erkannten Fehlers in einen
bereits durchlaufenen Zustand zurücksetzbar ist und π durch ein Wiederanlaufsignal von diesem Zustand aus
wieder anlaufen kann.
Mit diesem Wiederanlaufsignal wird in der Steuereinheit ein Zwischensignal erzeugt, das den zentralen
Taktgeber dazu veranlaßt, während eines bestimmten «>
Zeitraumes Taktimpulse geringerer Pulsfrequenz abzugeben. Dadurch soll erreicht werden, daß ein vorher zu
einem Fehler führender Ablauf von Steuerschritten langsamer und fehlerfrei wiederholt wird. Ein derartiges
Prinzip kann für die Behandlung mancher sporadischer Fehler dann sicherlich zum Erfolg führen, wenn die
entsprechende Fehlerursache nur kurzzeitig wirksam ist Im praktischen Betrieb einer Datenverarbeitungsanlage
tritt jedoch durchaus auch der Fall ein, daß solche sporadisch auftauchenden Fehler langlebiger sind, d. h.
die Fehlerursache für einen Zeitraum aufrechterhalten wird, der sich über mehr als eine Elementaroperation
der mikroprogrammierten Steuereinheit erstreckt. Dann ist das Problem, vor allem die Ausbreitung der
Ursachen und Auswirkungen eines aufgetretenen Fehlers zu verhindern, nicht gelöst
Die sich bei der Fehlerbehandlung aus dem bekannten Stand der Technik ergebende Problematik
sei nachfolgend nochmals zusammengefaßt: Es besteht grundsätzlich keine Möglichkeit alle Fehlerursachen
mit vertretbarem Aufwand und bei einer hohen durchschnittlichen Verarbeitungsleistung vollkommen
auszuschalten. Mit Fehlern ist daher zu rechnen und sie müssen, soweit möglich, korrigiert werden. Dies ist mit
hardwaremäßigen Schaltungseinrichtungen, durch die mikroprogrammierte Steuereinheit während der Verarbeitung
eines Maschinenbefehls und schließlich durch ausgedehnte Maschinenfehlerroutinen möglich.
Im Normalfall erfordert die schrittweise erweiterte Routine für eine Fehlerbehandlung bei einem nicht
korrigierten Hardwarefehler demnach folgende Reaktionen: Die Tatsache, daß ein bestimmter Fehler
aufgetreten ist wird protokolliert d. h. zum Beispiel durch Setzen einer Bitstelle in einem Fehlerregister
festgehalten. Dazu gehört auch, daß dieses Register danach gegen die Übernahme neuer Fehler gesperrt
wird. Per Schaltungsanordnung oder Mikroprogramm, also durch die Steuereinheit der datenverarbeitenden
' Anlage, kann daraufhin die Fehlerursache analysiert und die erforderliche Reaktion auf den Fehler bestimmt
werden. Dazu gehört die Fehlerinformation sicherzustellen und danach das Fehlerregister für die Übernahme
weiterer Fehlerereignisse freizugeben. Der Fehler wird analysiert und, sofern möglich, der Befehlszähler
zurückgerechnet so daß eine Wiederholung des betroffenen Maschinenbefehls auf Hardware- und
Mikroprogrammebene erfolgen kann. Abhängig vom Ergebnis einer derartigen Befehlswiederholung und des
Fehlerreaktionsmodus ist entweder eine Fortsetzung der Befehlsausführung möglich oder es muß per
Programmunterbrechung in einen Funktionszustand der datenverarbeitenden Anlage übergegangen werden,
in dem der im normalen Funktionszustand der Anlage nicht behebbare Fehler weiterbehandelt wird.
Tritt nun in der Zeit zwischen der Freigabe des Fehlerregisters und dem Beginn einer Maschinenbefehlswiederholung
erneut ein Hardwarefehler auf, so muß die datenverarbeitende Anlage angehalten werden,
da eine einwandfreie Weiterverarbeitung und Fehlerbehandlung nicht gewährleistet ist Dies gilt auch dann,
wenn während der Fehlerbehandlung per Software, also im genannten Fehler-Funktionszustand, ein Hardwarefehler
auftritt, der durch hardwaremäßige Maßnahmen unmittelbar nicht korrigierbar ist Das Anhalten der
datenverarbeitenden Anlage wegen eines derartigen Fehlers bedeutet dann den Zusammenbruch des
Systems und sollte daher möglichst vermieden werden.
Jedoch müssen nicht alle auftretenden Doppelfehler, wenn man sich ihre Ursachen betrachtet, zwangsläufig
zu einem Systemstop führen. Doppelfehler können auf Fehlern beruhen, die durch den endgültigen Ausfall
eines Bauelementes hervorgerufen werden und sich daher unter gleichen Bedingungen ständig wiederholen.
Doppelfehler können aber auch zurückzuführen sein auf langlebige sporadische Fehler, deren Ursachen sich über
mehrere Elementaroperationen des Mikroprogramms
hinweg auswirken und die deshalb nach einer ersten Fehlermeldung in einer späteren Elementaroperation zu
einer erneuten Fehlermeldung führen. Schließlich können Doppelfehler auch als Folgefehler entstehen,
bei denen eine einmalige kurze Störung den Zustand der datenverarbeitenden Anlage derart beeinflußt oder sich
so in der Hardware ausbreitet daß in der Folge weitere Fehlermeldungen auftreten. Dies ist z. B. auch der Fall,
wenn nach Abschluß einer fehlerhaft verlaufenen Elementaroperation ein Register Informationen mit
falscher Parität enthält
Die obengenannten »festen« Fehler können nur durch Austausch der gestörten Bauteile beseitigt
werden, die übrigen Fehler bleiben jedoch beherrschbar, dh. müssen nicht unbedingt zu einem Systemstop
führen, wenn die Ausbreitung und Auswirkung einer einen ersten Fehler verursachenden Fehlerursache
verhindert werden kann.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Schaltungsanordnung der eingangs genannten Art derart auszubilden, daß eine durch das Auftreten eines
Einfachfehlers ausgelöste Fehlerbehandlung, insbesondere auch eine Wiederholung vorangegangener Arbeitsschritte,
vorgenommen werden kann, ohne daß die dem Einfachfehler zugrundeliegende Fehlerursache in
der Lage ist durch Folgefehler Doppelfehler hervorzurufen.
Für die Lösung dieser Aufgabe wird davon ausgegangen, daß aus der deutschen Auslegeschrift 26 19 445 ein
Taktgenerator zum Erzeugen des Systemtakts einer datenverarbeitenden Anlage bekannt ist dessen erzeugte
Taktkette mehrfach unterbrechbar ist und asynchron wieder zu starten ist Der Taktgenerator weist dazu ein
über ein Laufzeitglied zurückgekoppeltes und mit über einen Polarisator zugeführten Stopbedingungen zu
sperrendes UND-Glied auf, das ein D-Flipflop taktet Mit dessen Ausgangssignalen werden wechselseitig
weitere D-Flipflops eines ringförmig geschlossenen Takt-Schieberegisters getaktet deren D-Eingängen
teilweise, gesteuert durch vorangehende Stop-Signale
wahlweise Taktschiebeimpulse oder Start-Signale zuführbar sind Wird ein derartiger Taktgenerator zum
Erzeugen des Systemtaktes in einer mikroprogrammierten Steuereinheit des Systemtaktes in einer mikroprogrammierten
Steuereinheit einer datenverarbeitenden Anlage eingesetzt, so hat man es in der Hand den
Systemtakt zu genau definierten Zeitpunkten zu unterbrechen und asynchron wieder zu starten. Mit
Hilfe eines derartigen Taktgenerators wird die oben beschriebene Aufgabe der Erfindung gemäß den im
Kennzeichen des Hauptanspruches beschriebenen Merkmalen gelöst
Folgende Fehlerbehandlung ist damit möglich: Nach dem Erkennen eines nicht korrigierbaren Hardwarefehlers
wird der zentrale Taktgenerator angehalten und damit die Verarbeitungseinrichtung der datenverarbeitenden
Anlage in einen Wartezustand versetzt Parallel dazu wird der Pausengenerator gestartet der nach
Ablauf einer durch das umschaltbare ÄC-Netzwerk einstellbaren, jedoch definierten Pausenzeit von beispielsweise
100 ms ein Startsignal erzeugt das den Taktgenerator wieder anlaufen läßt Während dieser
Pausenzeit erhalten die Register und Steuer-Flipflops der Verarbeitungs- bzw. der Steuereinheit der datenverarbeitenden
Anlage keine Taktimpulse mehr. Störungen können sich daher nicht weiter ausbreiten und die
Signalzustande in den betroffenen Logikkomplexen und auf Signalleitungen haben genügend Zeit sich zu
stabilisieren, d. h. auf definierte Logikpegel einzuschwingen.
Das Anhalten des zentralen Taktgenerators erfolgt innerhalb der Taktkette immer vor einem bestimmten
Systemtakt so daß damit ein definierter Ausgangszustand eingestellt ist Dadurch läßt sich vermeiden, daß
beispielsweise ein Register, das durch den festgestellten Einfachfehler mit falscher Parität geladen wurde,
während einer folgenden Maschinenfehlerroutine eine
to weitere Fehlermeldung herbeiführt Denn man hat es auf diese Weise in der Hand, alle für diese
Maschinenfehlerbehandlung benötigten Arbeitsregister zu Beginn dieser Routine definiert auf Null zu setzen.
Die Fehlerroutinen werden dadurch also auch wesentlieh vereinfacht
In Verbindung mit einem derartigen Taktgenerator läßt sich auch der Pausengenerator auf eine einfache
Weise schaltungstechnisch realisieren, unabhängig davon, welche Schaltkreistechnik zum Aufbau der
Steuereinheit der datenverarbeitenden Anlage verwendet wird. Weiterbildungen der Erfindung sind in den
Unteransprüchen gekennzeichnet und werden in einer nachfolgenden Beschreibung eines Ausführungsbeispieles
der Erfindung näher erläutert
2) Das Ausführungsbeispiel der Erfindung ist in einer
einzigen Figur zeichnerisch dargestellt Diese zeigt ein Übersichtsschaltbild einer datenverarbeitenden Anlage
mit Einrichtungen zur Fehlerbehandlung, soweit sie für die im vorliegenden Fall zu beschreibenden Funktionen
x> wichtig sind.
So ist jeweils ein Funktionsblock für einen Zentralprozessor CPU und für einen Hauptspeicher M, der
auch als Speichersystem ausgebildet sein kann, angegeben. In beiden Einheiten der datenverarbeitenden
r> Anlage können Fehlerursachen auftreten, die dort z. B.
auch bereits durch örtlich vorgesehene schaltungstechnische Einrichtungen zur Fehlerfeststellung und -lokalisierung
ermittelt werden und bestimmte Fehlersignale hervorrufen. Durch diese Fehlersignale werden jeweils
■»<> zugeordnete Bitstellen in einem an den Zentralprozessor
und den Hauptspeicher angeschlossenen Fehlerregister E-REG gesetzt Dessen Ausgänge sind parallel mit
einem Analysenetzwerk ANW verbunden, das in Abhängigkeit vom aufgetretenen, durch eine bestimmte
Bitstelle im Fehlerregister signalisierten Fehler und einem sich daraus ergebenden Fehlerreaktionsmodus
die erforderliche Fehlerbehandlung durch schaltungstechnische Maßnahmen und/oder auch das Mikroprogramm der Steuereinheit der datenverarbeitenden
Anlage einleitet In den hier betrachteten Fällen gehört dazu beispielsweise auch das kurzzeitige Blockieren des
Fehlerregisters E-REG, um die Fehlerinformation zu konservieren. Hier wird dies durch ein mit seinem
Ausgang an das Fehlerregister angeschlossenes UND-Glied 1/3 erreicht dessen Eingängen ein von einem der
noch näher zu erläuternden Systemtakte abgeleitetes Fehlerregister-Taktsignal TE und ein vom Analysenetzwerk
ANW abgegebenes Sperrsignal STE zum Blockieren des Fehlerregisters zugeführt wird Durch
wi die UND-Verknüpfung dieser beiden Signale bleibt das
Fehlerregister E-REG für die Eingabe neuer Fehlermeldungen blockiert solange dieses Sperrsignal nicht
zurückgenommen wird
Das Analysenetzwerk ANW'ist hier nicht detaillierter
Das Analysenetzwerk ANW'ist hier nicht detaillierter
b5 dargestellt da die eigentliche Fehlerbehandlung, die aus
den unterschiedlichen Fehlerursachen resultiert, im vorliegenden Fall nicht von Bedeutung ist Wesentlich
ist hier nur, daß das Analysenetzwerk in den hier
behandelten Fällen von Fehlerursachen einen Pausengenerator PG durch ein Startsignal ST aktiviert.
Weiterhin ist am Ausgang dieses Pausengenerators ein Flipflop angeordnet, das hinfort als Stop-Merker SM
bezeichnet wird. Ein Ausgang dieses Stop-Merkers ist mit einem zentralen Taktgenerator 7TG verbunden, der,
wie hier schematisch angegeben, aus D-Flipflops 7Fl
bis TF5 eines ringförmig geschlossenen Takt-Schieberegisters
aufgebaut ist Da ein derartiger Taktgenerator an sich als bekannt vorausgesetzt werden kann, ist in
dieser schematischen Darstellung der eigentliche Oszillator und die notwendige Start-Stop-Logik nicht
bzw. nur andeutungsweise dargestellt Daß der Taktgenerator TG vor einem der von den Taktflipflops TF1
bis TF5 abgegebenen Systemtakte Tl bis TS
angehalten werden kann, ist hier durch ein dem ersten
Taktflipflop TFl vorgeschaltetes Stopflipflop SFF angedeutet Diesem wird das Ausgangssignal des
Stop-Merkers 5Af des Pausengenerators PG zugeführt und dadurch verhindert daß der vom letzten Taktflipflop
TF5 abgegebene Schiebeimpuls auf das erste Taktflipflop TFl des Taktgenerators durchgeschaltet
wird. Das Ausgangssignal des Stop-Merkers SM bewirkt daher, daß der Taktgenerator TG Ober seine
Start-Stop-Logik zum nächstmöglichen Zeitpunkt hier vor der Abgabe des ersten Systemtaktes Tl, der eine
neue Elementaroperation des Mikroprogramms einleitet für einen bestimmten Zeitraum angehalten wird.
Um dies zu erreichen, wird das Startsignal ST im
Pausengenerator PG dem Setzeingang des Stop-Merkers SM über ein weiteres UND-Glied Ui zugeführt.
An den zweiten Eingang dieses UND-Gliedes wird ein Inhibit-Signal INH angelegt dessen Bedeutung noch
erläutert wird. Zunächst sei nur erläutert daß das Startsignal ST im Fehlerfall und das Inhibit-Signal INH
normalerweise gleiche Logikpegel besitzen und damit auch der Stop-Merker SM durch das Startsignal ST im
Fehlerfall gesetzt wird, d. h. dann auch den Taktgenerator
TG anhält
Der Pausengenerator soll nun die Wirkung des Startsignals ST nur für einen bestimmten Zeitraum
aufrechterhalten. Er enthält daher eine Einrichtung zum
verzögerten Zurücksetzen des Stop-Merkers SM.
Für das vorliegende Ausfuhrungsbeispiel ist vorausgesetzt
daß die mikroprogrammierte Steuereinheit der Datenverarbeitungsanlage in den hier wesentlichen
Teilen beispielsweise in ECL-Schaltkreistechnik aufgebaut ist Für den Pausengenerator PG sind jedoch nicht
alle notwendigen Bauelemente in ECL-Technik handelsüblich verfügbar, daher wird dieser mit Bauelementen in
TTL-Schaltkreistechnik aufgebaut Aus diesem Grund wird das Startsignal ST über eine erste Pegelwandlerstufe
PWi der dynamischen Eingangsstufe einer monostabilen Kippstufe MK zugeführt Diese Kippstufe
soll nach einer bestimmten Verzögerungszeit ein Ausgangssigna] erzeugen, d. h. stellt also den Oszillator
des Pausengenerators PG aar.
Den Steuereingängen 5 der Kippstufe MK ist dazu
ein umschaltbares ÄC-Netzwerk zugeordnet Dieses weist einen mit dem OV-Pegel einer Betriebsspannungsquelle
UB verbundenen ohmschen Widerstand R1 auf, der über eine negativ vorgespannte Diode D1
unmittelbar und über einen von drei Kondensatoren C1,
CX C3 die durch eine erste Schalteinrichtung Si wahlweise mit dem Widerstand in Reihe geschaltet
werden, an die Steuereingänge S der monostabilen Kippstufe MK angeschlossen ist
51 auf verschiedene Verzögerungszeiten umschaltbar, die dann die Verzögerung des Ausgangssignales der
monostabilen Kippstufe MK festlegen. Dieses Ausgangssignal wird über eine Impulsformerstufe /Fin ein
s Startsignal SFR für eine Fehlerroutine mit einer bestimmten Impulsbreite umgeformt das in einer
zweiten Pegelwandlerstufe PW2 in einen ECL-Pegel umgesetzt und einem Eingang eines weiteren UND-Gliedes
UG 2 zugeführt wird, das dem Rücksetzeingang R des Stop-Merkers SM zugeordnet ist Einem zweiten
Eingang dieses UND-Gliedes U2 wird ebenfalls das genannte Inhibit-Signal INH angeboten.
Dieses Inhibit-Signal ist das Ausgangssignal einer weiteren Schalteinrichtung 52, deren wahlweise betä-
is tigbare Eingangskontakte an einem aus drei weiteren
ohmschen Widerständen Al, R2, R3 gebildeten
Spannungsteiler angeschlossen sind. Damit wird deutlich,
daß mit dieser Schalteinrichtung 51 bzw. das den beiden UND-Gliedern i/l bzw. U2 zugeführte
Inhibit-Signal INH der Stop-Merker unabhängig von der im ÄC-Netzwerk eingestellten Verzögerungszeit
blockiert ist d.h. in einem solchen Fall das vom Analysenetzwerk ANW abgegebene Startsignal ST
keine Auswirkung auf die Funktion des Taktgenerators 7Uhat
Abgesehen von diesem, z. B. bei Wartungsarbeiten eingestellten Spezialfall, hat die geschilderte Anordnung
folgende Wirkungsweise: Ein im Fehlerregister E-REG protokolliertes Fehlerereignis wird im Analysenetzwerk
ANW analysiert und dabei eine bestimmte Fehlerroutine ermittelt die z. B. mikroprogrammgesteuert
abläuft Dies ist in der Zeichnung dadurch angedeutet daß durch das Analysenetzwerk ANW ein
Adreßregister MAR eines Mikroprogrammspeichers MP der Steuereinheit der datenverarbeitenden Anlage
geladen wird. Die Übernahme dieser Anfangsadresse für ein die Maschinenfehlerroutine steuerndes Mikroprogramm
wird, wie durch eine unterbrochene Linie dargestellt ebenfalls durch das Startsignal 5T ausgelöst
Da das Startsignal über den Stop-Merker 5M den zentralen Taktgenerator TG vor dem ersten Systemtakt
Tl anhält ist hiermit sichergestellt daß die Verarbeitung beim Wiederanlauf des Taktgenerators mit der
ersten Elementaroperation dieses Mikroprogramms
«5 beginnt
Das Startsignal ST wirkt sich daneben auch auf die dynamische Eingangsstufe der monostabilen Kippstufe
MK aus, so daß diese kippt sobald an ihrem Steuereingang das durch das ÄC-Netzwerk erzeugte
so verzögerte Steuersignal auftritt Mit dem umgeformten und umgewandelten Ausgangssignal der monostabilen
Kippstufe, dem Startsignal SFR für Fehlerroutinen, wird der Stop-Merker 5Af zurückgesetzt so daß der
Taktgenerator TG nach einer definierten Verzögerungszeit mit einem definierten Systemtakt Tl wieder
anläuft Innerhalb einer derartigen Fehlerroutine ließe sich mit diesem Takt dann auch das definierte
Rücksetzen all der Register bzw. der Steuerflipflops koppeln, die aufgrund der aufgetretenen Fehlerursache
ebenfalls fehlerhafte Signalzustände aufweisen könntea Vielfach wird dieses Rückversetzen aber auch erst durch
ein kurzes, definiert gestartetes Mikroprogramm eingeleitet So ist auf einfache Weise jeder Fehlerursache,
die ein bestimmtes Mikroprogramm zur Behandlung des aufgetretenen Fehlers zur Folge hat ein
definierter Anfangszustand zuzuordnen, mit dem sich auch Auswirkungen langlebiger sporadischer Fehler
oder Folgefehler mit Sicherheit ausschalten lassen.
809548/467
Claims (4)
1. Schaltungsanordnung zum Verhindern von Folgefehlern in einer Datenverarbeitungsanlage, bei
der das Auftreten von Einfachfehlern durch unterschiedliche Fehlersignale getrennt nach ihrer
Art unterscheidbar ist und diese Fehlersignale dazu jeweils zugeordnete Bitstellen in einem Fehlerregister
setzen, an das ein Analysenetzwerk angeschlos- to
sen ist, durch das der jeweilige Inhalt des Fehlerregisters überprüft und davon abhängig in
eine Fehlerbehandlungsroutine verzweigt wird, die für den aufgetretenen Fehler spezifisch ist und durch
die er zu korrigieren versucht wird, dadurch gekennzeichnet, daß zwischen das Analysenetzwerk
(ANW) und einen in an sich bekannter Weise nach dem Start-Stop-Prinzip arbeitenden
Taktgenerator (TG) zum Erzeugen von Systemtakten (71 bis 75) für die zentrale Steuerung der
datenverarbeitenden Anlage ein Pausengenerator fPG^ eingeschaltet ist, in dem im Fehlerfall mit einem
vom Analysenetzwerk abgegebenen Startsignal (ST) ein als Stop-Merker (SM) ausgebildetes Flipflop
gesetzt wird, dessen Ausgang an Start-Stop-Einrichtungen
(SFF) des Taktgenerators angeschlossen ist und damit dessen Taktkette vor einem vorgegebenen,
eine neue Elementaroperation des Mikroprogramms einleitenden Systemtakt (Tl) anzuhalten
gestattet, daß dieser Pausengenerator weiterhin eine monostabile Kippstufe (MK) enthält, die durch das
Startsignal im Fehlerfall gesetzt wird, an deren Steuereingang (S) ein auf unterschiedliche Verzögerungszeiten
umschaltbares ÄC-Netzwerk (Al, Cl, CX C3) angeschlossen ist und deren Ausgang über
eine Impulsformerstufe (IF) zum Zuführen eines Startsignals (SFR) für eine Fehlerroutine mit dem
Rücksetzeingang (R) des Stop-Merkers verbunden ist
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das im Pausengenerator (PG)
zum Einstellen einer veränderlichen Verzögerungszeit angeordnete ÄC-Netzwerk einen an dem
Nullpotential einer Betriebsspannungsquelle (UB) liegenden ohmschen Widerstand (R 1) aufweist, der
über eine negativ vorgespannte Diode an einen der SteuereingSnge (S) und über eine Schalteinrichtung
(51) an jeweils eine von mehreren, parallel mit einem zweiten Steuereingang der monostabilen
Kippstufe (MK) verbundenen Kondensatoren (Cl, C2, C3) unterschiedlicher Kapazität angeschlossen
ist
3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der
Pausengenerator (PG) mit einer Sperreinrichtung, bestehend aus zwei dem Setz- bzw. dem Rücksetzeingang
(S bzw. R) des Stop-Merkers (SM) zugeordneten UND-Gliedern (l/l bzw. U2) ausgestattet
ist, deren einer Eingang jeweils mit einer das Startsignal (ST bzw. SFR) für den Pausengenerator «>
(PG) bzw. fur eine Fehlerroutine führenden Steuerleitung und deren anderer Eingang zum gemeinsamen
Zufahren eines Inhibit-Signals (INH) mit dem Ausgang einer weiteren Schalteinrichtung (52)
verbunden ist, deren wahlweise anschaltbare Ein- b5
gangskontakte Ober einen weiteren Widerstand (R 2) an Null-Potential bzw. über einen dritten
Widerstand (A3) an negativem Betriebspotential
der Betriebsspannungsquelle (UB) liegen.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei der zentrale Steuereinrichtungen der
datenverarbeitenden Anlage in ECL-Schaltungstechnik ausgeführt sind, dadurch gekennzeichnet,
daß der Pausengenerator (PG) zum Anpassen von Pegeln der ECL-Schaltungstechnik an Pegel einer
TTL-Schaltungstechnik mit zwei Pegelwandlerstufen (PW \ bzw. PW2) ausgestattet ist die an die
Eingangs- bzw. über die Impulsformerstufe (IF) an die Ausgangsseite der monostabilen Kippstufe (MK)
angeschlossen sind.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2737133A DE2737133C2 (de) | 1977-08-17 | 1977-08-17 | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage |
CH1564077A CH625066A5 (en) | 1977-08-17 | 1977-12-20 | Circuit arrangement for preventing sequence errors in a data processing system. |
GB20632/78A GB1597198A (en) | 1977-08-17 | 1978-05-19 | Data processing |
NL7806709A NL7806709A (nl) | 1977-08-17 | 1978-06-21 | Schakelinrichting voor het verhinderen van dubbele fouten in een informatieverwerkende inrichting. |
AT0516778A AT372531B (de) | 1977-08-17 | 1978-07-17 | Schaltungsanordnung zum verhindern von doppelfehlern in einer datenverarbeitungsanlage |
FR7823253A FR2400730A1 (fr) | 1977-08-17 | 1978-08-07 | Montage permettant d'empecher des erreurs doubles dans une installation de traitement des donnees |
IT26706/78A IT1098095B (it) | 1977-08-17 | 1978-08-11 | Disposizione circuitale per impedire doppi errori in un impianto elaboratore di dati |
BE189941A BE869812A (fr) | 1977-08-17 | 1978-08-17 | Montage permettant d'empecher des erreurs doubles dans une installation de traitement des donnees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2737133A DE2737133C2 (de) | 1977-08-17 | 1977-08-17 | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2737133B1 true DE2737133B1 (de) | 1978-11-30 |
DE2737133C2 DE2737133C2 (de) | 1979-07-26 |
Family
ID=6016643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2737133A Expired DE2737133C2 (de) | 1977-08-17 | 1977-08-17 | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage |
Country Status (8)
Country | Link |
---|---|
AT (1) | AT372531B (de) |
BE (1) | BE869812A (de) |
CH (1) | CH625066A5 (de) |
DE (1) | DE2737133C2 (de) |
FR (1) | FR2400730A1 (de) |
GB (1) | GB1597198A (de) |
IT (1) | IT1098095B (de) |
NL (1) | NL7806709A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0048991A1 (de) * | 1980-09-30 | 1982-04-07 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Behandlung von Unterbrechungsbedingungen während des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung |
EP0342261A1 (de) * | 1988-05-20 | 1989-11-23 | International Business Machines Corporation | Einrichtung für die Fehlerkorrektur in einem selbstbewachten Datenverarbeitungssystem |
-
1977
- 1977-08-17 DE DE2737133A patent/DE2737133C2/de not_active Expired
- 1977-12-20 CH CH1564077A patent/CH625066A5/de not_active IP Right Cessation
-
1978
- 1978-05-19 GB GB20632/78A patent/GB1597198A/en not_active Expired
- 1978-06-21 NL NL7806709A patent/NL7806709A/xx not_active Application Discontinuation
- 1978-07-17 AT AT0516778A patent/AT372531B/de not_active IP Right Cessation
- 1978-08-07 FR FR7823253A patent/FR2400730A1/fr not_active Withdrawn
- 1978-08-11 IT IT26706/78A patent/IT1098095B/it active
- 1978-08-17 BE BE189941A patent/BE869812A/xx not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0048991A1 (de) * | 1980-09-30 | 1982-04-07 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Behandlung von Unterbrechungsbedingungen während des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung |
EP0342261A1 (de) * | 1988-05-20 | 1989-11-23 | International Business Machines Corporation | Einrichtung für die Fehlerkorrektur in einem selbstbewachten Datenverarbeitungssystem |
Also Published As
Publication number | Publication date |
---|---|
GB1597198A (en) | 1981-09-03 |
AT372531B (de) | 1983-10-25 |
ATA516778A (de) | 1983-02-15 |
FR2400730A1 (fr) | 1979-03-16 |
NL7806709A (nl) | 1979-02-20 |
IT1098095B (it) | 1985-08-31 |
CH625066A5 (en) | 1981-08-31 |
IT7826706A0 (it) | 1978-08-11 |
BE869812A (fr) | 1979-02-19 |
DE2737133C2 (de) | 1979-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2946081C2 (de) | ||
DE2413401A1 (de) | Einrichtung zur synchronisierung dreier rechner | |
DE3702408C2 (de) | ||
DE2324906C3 (de) | Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers | |
DE102009059852B4 (de) | Impulsverzögerungs-Vorrichtung mit gerader Stufenanzahl | |
EP0048991B1 (de) | Verfahren und Anordnung zur Behandlung von Unterbrechungsbedingungen während des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung | |
DE1224542B (de) | Pruefschaltung | |
DE2120289A1 (de) | Gesteuerte Pause in einer Datenverarbeitungsanlage | |
DE2737133C2 (de) | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage | |
EP0248269B1 (de) | Verfahren zur Simulation eines Unterbrechungsfehlers in einer Logikschaltung mit Feldeffekttransistoren und Anordnungen zur Durchführung des Verfahrens | |
EP1025501B1 (de) | Verfahren und vorrichtung zur überprüfung einer fehlerüberwachung einer schaltung | |
DE2161994A1 (de) | Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage | |
DE3751374T2 (de) | Verfahren und Mechanismus zum unabhängigen Sicherstellungsmodustransfer für digitale Steuerprozessoren. | |
DE3731097A1 (de) | Schaltungsanordnung zur ueberwachung einer einrichtung mit zwei mikroprozessoren, insbesondere einer kraftfahrzeug-elektronik | |
DE2715983C2 (de) | Schaltungsanordnung in einem Digitalrechner zur Überwachung und Prüfung des ordnungsgemäßen Betriebs des Digitalrechners | |
DE3114230C2 (de) | Schaltungsanordnung zum sicheren Betrieb eines zweikanaligen Schaltwerkes | |
DE3920696A1 (de) | Mikroprozessor-schaltungsanordnung mit watchdog-schaltung | |
DE3146735C2 (de) | Selbstüberwachungseinrichtung für einen digitalen, programmgesteuerten Ablaufsteuerschaltkreis | |
EP0568550B1 (de) | Verfahren zur steuerung einer umschalteeinrichtung | |
DE4430177A1 (de) | Überwachungsvorrichtung für einen Prozessor | |
DE2616186C3 (de) | Verfahren zur Prüfung des Speicherteiles einer Steuereinrichtung für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage | |
DE2247540C3 (de) | Schutzschaltung für Ringzähler | |
DE2942133C2 (de) | Prüfeinrichtung für Kleinrechnersysteme | |
DE3713068C2 (de) | ||
DE2441786A1 (de) | Verfahren und schaltungsanordnung zum empfang und auswerten von fuer eine verarbeitungseinheit in einer datenverarbeitungsanlage bestimmten anforderungssignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |