DE4430177A1 - Überwachungsvorrichtung für einen Prozessor - Google Patents

Description

Die Erfindung bezieht sich auf Überwachungsvorrichtungen für einen Prozessor nach dem Oberbegriff des Anspruchs 1.

In vielen Anwendungsfällen ist es wichtig, den Betrieb eines Prozessors zu überwa­ chen, um einen fehlerhaften Betrieb detektieren zu können. Bei einem Duplexsystem kann die Detektion eines fehlerhaften Betriebs dazu verwendet werden, den fehler­ haften Prozessor abzuschalten und auf einen alternativen Prozessor umzuschalten. Ein fehlerhafter Betrieb des Prozessors kann mit Hilfe einer Beobachtungsschaltung erfaßt werden. Diese Beobachtungsschaltung wird in periodischen Abständen von dem Prozessor angesteuert und ein Fehlen dieser Ansteuerung führt zu einem Unter­ brechen oder Zurücksetzen des Prozessors. Dies kann zu einem unbestimmten Aus­ gangssignal des Prozessors während des Betriebs der Beobachtungsschaltung führen und einen Sicherheitsalarm auslösen, während der Prozessor seinen Normalbetrieb wieder aufnimmt.

Es besteht daher die Aufgabe, eine Überwachungsvorrichtung so auszubilden, daß kein unbestimmtes Ausgangssignal auftritt.

Gelöst wird diese Aufgabe mit dem kennzeichnenden Merkmal des Anspruchs 1. Vorteilhafte Ausgestaltungen sind den Unteransprüchen entnehmbar.

Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die Zeichnung näher beschrieben, welche einen schematischen Schaltplan der Vor­ richtung zeigt.

Die Vorrichtung umfaßt einen Prozessor 1, dessen Ausgang über eine Beobachtungs­ schaltung 3 an eine zugeordnete Apparatur 2 angeschlossen ist. Die Beobachtungs­ schaltung 3 überwacht den korrekten Betrieb des Prozessors 1 und verhindert den Zugang des Prozessorausgangssignals zu der Apparatur, wenn sie einen fehlerhaf­ ten Betrieb detektiert. Die Beobachtungsschaltung 3 kann auch zu einem (nicht dargestellten) alternativen Prozessor zur Kontrolle der Apparatur umschalten.

Die Beobachtungsschaltung 3 verfügt über ein logisches Gatter 30 innerhalb eines Schaltkreises 31. Das logische Gatter 30 hat zwei Eingänge, von denen einer an den Ausgang des Prozessors 1 angeschlossen ist. Der Ausgang des Gatters 30 bildet den Eingang zu der Apparatur 2.

Der Schaltkreis 31 beinhaltet auch eine Serienanordnung zweier monostabiler Schal­ tungen 32 und 33, welche das andere Eingangssignal des logischen Gatters 30 lie­ fern. Die erste monostabile Schaltung 32 ist an den Ausgang eines UND-Gatters 34 angeschlossen, dessen beide Eingänge an entsprechende Komparatoren 35 und 55 angeschlossen sind. Der Komparator 35 hat zwei Eingänge 37 und 38, welche beide entsprechende Codeworte empfangen. Das Codewort des einen Eingangs 37 wird von einer Schaltung 39 gebildet, die unabhängig von dem Prozessor 1 und vorzugsweise als einfache festverdrahtete Schaltung ausgebildet ist. Der andere Eingang 38 wird von dem Prozessor 1 selbst abgeleitet, beispielsweise durch einen von dem Prozessor ausgeführten Algorithmus, wie er in der Zeichnung als Block 40 dargestellt ist. Der von dem Algorithmus 40 abgeleitete Code ist mit dem am anderen Eingang 37 so lange identisch, wie der Prozessor 1 korrekt funktioniert, unterscheidet sich jedoch von dem festverdrahteten Code, wenn der Prozessor fehlerhaft arbeitet. Das Ergeb­ nis des Algorithmus 40 wird dem Komparator 35 alternierend direkt und indirekt über eine Korruptionseinheit 41, welche den Code ändert, zugeführt. Die Korrupti­ onseinheit 41 kann beispielsweise ein zusätzlicher Schritt in dem Algorithmus sein, der das Komplement des Codes erzeugt.

Der zweite Komparator 55 hat ebenfalls zwei Eingänge 57 und 58, welche Codeworte von einer von dem Prozessor 1 unabhängigen Schaltung 59 und vom dem Prozessor selbst empfangen. Der dem zweiten Komparator 55 zugeführte Code unterschei­ det sich von dem dem ersten Komparator 35 zugeführten und kann durch einen verschiedenen Algorithmus 50 oder durch Modifikation des Algorithmus 40 erzeugt werden.

Bei normalem, korrektem Betrieb des Prozessors 1 erzeugt dieser zwei Ausgangs­ signale zu je einem Eingang 38 und 58 der entsprechenden Komparatoren 35 und 55. Die Ausgänge des Prozessors 1 wechseln sich alternierend ab von einem identi­ schen und einem verschiedenen Zustand der Eingänge 37 und 57 der entsprechenden Komparatoren. Auf diese Weise schalten die Ausgänge der Komparatoren 35 und 55 beide gleichzeitig zwischen einem "hohen" Ausgangssignal und einem "tiefen" Ausgangssignal, wenn sich das Ausgangssignal des Prozessors 1 ändert. Diese bei­ den alternierenden Signale werden dem UND-Gatter 34 zugeführt, so daß dessen Ausgang auf "hoch" umschaltet, wenn beide Eingänge "hoch" sind und ansonsten bei "tief" verbleibt. Bei normalem Betrieb ist daher das Ausgangssignal des Gatters 34 ein alternierendes, gepulstes Signal bei der Frequenz, mit welcher sich der Prozes­ sorausgang ändert. Dieses Ausgangssignal wird der ersten monostabilen Schaltung 32 zugeführt, welche eine kurze Zeitkonstante aufweist und an ihrem Eingang durch einen Übergang von "tief" nach "hoch" getriggert wird. Demzufolge wird jedesmal, wenn der Prozessor 1 einen korrekten Codeausgang erzeugt, am Ausgang der ersten monostabilen Schaltung 32 ein Impuls geliefert. Der Impuls wird gelöscht, falls die Codeworte von dem Prozessor 1 einen genügend hohen zeitlichen Abstand für die Zeitkonstante der monostabilen Schaltung 32 haben. Der Ausgang der ersten mo­ nostabilen Schaltung 32 wird dem Eingang der zweiten monostabilen Schaltung 33 zugeführt, welche eine längere Zeitkonstante hat, typischerweise einige Sekunden. Der Ausgang der zweiten monostabilen Schaltung 33 geht auf "hoch", wenn diese Ausgangsimpulse von der ersten monostabilen Schaltung 32 empfängt und verbleibt "hoch" so lange sie weitere Ausgangsimpulse von der ersten monostabilen Schaltung innerhalb der Dauer der Zeitkonstanten empfängt.

Wenn eines der korrekten Codeworte von dem Prozessor 1 nicht mehr gesendet wird, schaltet der Ausgang des entsprechenden Komparators 35 oder 55 auf "tief" und das UND-Gatter 34 schließt, wodurch die zweite monostabile Schaltung 33 keine Impulse mehr von der ersten monostabilen Schaltung 32 erhält. Der Ausgang der zweiten monostabilen Schaltung 33 schaltet damit auf "tief", nachdem ihre Zeitkonstante verstrichen ist. Hierdurch schließt sich das logische Gatter 30 und verhindert damit die Weiterleitung des Prozessorausgangssignals an die zugeordnete Apparatur 2.

Wenn die korrekten Codeworte von dem Prozessor 1 zu schnell erzeugt werden, kann dies auch auf einem Fehler des Prozessors 1 beruhen. Dies wird auch durch die Beobachtungsschaltung 3 detektiert, wenn die Frequenz der Codeworte des Pro­ zessors 1 so hoch ist, daß der Abstand zwischen den Codeworten geringer ist als die Zeitkonstante der ersten monostabilen Schaltung 32. Dies würde zu einem konti­ nuierlichen "hoch"-Ausgang der ersten monostabilen Schaltung 32 führen und die zweite monostabile Schaltung nicht mehr triggern, weil nur ein Übergang von einem "tiefen" zu einem "hohen" Eingang vorkäme. Die Schaltung 31 ermöglicht damit die Zuführung des Ausgangssignals des Prozessors 1 zu der Apparatur 2 solange der Ausgang der Komparatoren 35 und 55 innerhalb eines vorbestimmten Bereichs alterniert.

Das Gatter 30 kann auch einen invertierenden Ausgang aufweisen, so daß ein "hohes" Ausgangssignal des Prozessors 1 bei korrekter Funktion ein "tiefes" Ausgangssignal der Beobachtungsschaltung bewirkt.

Die Beobachtungsschaltung kann anstelle der beiden beschriebenen Komparatoren 35 und 55 auch nur einen einzelnen Komparator aufweisen.

Claims (6)

1. Überwachungsvorrichtung für einen Prozessor (1) mit einer elektronischen Schaltung (3) zur Überwachung des korrekten Betriebs des Prozessors (1) und zur Verhinderung der Zuführung eines fehlerhaften Ausgangs des Prozessors (1) zu einer zugeordneten Apparatur (2), wobei die Überwachungsschaltung ei­ nen zwischen dem Ausgang des Prozessors (1) und der zugeordneten Apparatur (2) angeordneten Schalter (31) aufweist, dadurch gekennzeichnet, daß die Schaltung (3) einen Komparator (35) umfaßt sowie einen Schaltkreis (39) zur Zuführung eines ersten Codes zu einem Eingang des Komparators (35), der Prozessor (1) einem zweiten Eingang des Komparators (35) periodisch und alternierend einen zweiten Code zuführt, welcher mit dem ersten Code no­ minell identisch und abhängig von dem korrekten Betrieb des Prozessors (1) ist, sowie ein von dem zweiten Code verschiedenes Reset-Signal, wodurch der Ausgang des Komparators (35) zwischen zwei verschiedenen Zuständen alter­ niert, der Schalter (31) auf den Ausgang des Komparators (35) anspricht und die Zuführung des Prozessorausgangs zu der zugeordneten Apparatur (2) nur so lange ermöglicht, wie der Ausgang des Komparators (35) innerhalb eines vorbestimmten Bereichs alterniert.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter (31) eine monostabile Schaltung (32) umfaßt, welche durch den Ausgang des Komparators (35) getriggert ist sowie ein Gatter (30), welches durch einen Ausgang der monostabilen Schaltung (32) kontrolliert ist.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Schalter (31) eine erste monostabile Schaltung (32) aufweist, welche bei Triggerung ei­ nen kurzen Impuls erzeugt, eine zweite monostabile Schaltung (33) mit ihrem Eingang an den Ausgang der ersten monostabilen Schaltung (32) angeschlossen ist und die zweite monostabile Schaltung (33) einen längeren Impuls als die erste monostabile Schaltung (32) erzeugt und die zweite monostabile Schal­ tung (33) mit dem Gatter (30) verbunden ist, wodurch bei alternierendem Komparator (35) zur Erzeugung eines kontinuierlichen Ausgangs aus der er­ sten monostabilen Schaltung (32) die zweite monostabile Schaltung (33) nur einen Impuls erzeugt und das Gatter daraufhin den Durchgang von Signalen von dem Prozessor (1) zu der Apparatur (2) sperrt.

4. Vorrichtung nach einem der voranstehenden Ansprüche, dadurch gekenn­ zeichnet, daß sie einen festverdrahteten Schaltkreis (39) zur Erzeugung des ersten Codes aufweist.

5. Vorrichtung nach einem der voranstehenden Ansprüche, dadurch gekenn­ zeichnet, daß der Prozessor (1) eine Korruptionseinheit (41) aufweist und das Reset-Signal ableitet, indem er den zweiten Code durch die Korruptions­ einheit (41) führt.

6. Vorrichtung nach einem der voranstehenden Ansprüche, dadurch gekenn­ zeichnet, daß die Schaltung (3) einen zweiten Komparator (55) und eine Schaltung zur Zuführung eines dritten Codes zu einem Eingang des zweiten Komparators (55) aufweist, der Prozessor (1) periodisch alternierend einen vierten Code dem zweiten Komparator (55) zuführt, welcher nominell iden­ tisch mit dem dritten Code und abhängig von der korrekten Betriebsweise des Prozessors ist und ein von diesem dritten Code verschiedenes Reset-Signal, wo­ durch der Ausgang des zweiten Komparators (55) zwischen zwei verschiedenen Zuständen alterniert, die Schaltung (3) ein Gatter (34) mit an die Ausgänge des ersten und zweiten Komparators (35, 55) angeschlossenen Eingängen auf­ weist und der Ausgang dieses Gatters (34) an den Schalter (31) angeschlossen ist.