DE3240704A1

DE3240704A1 - Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen

Info

Publication number: DE3240704A1
Application number: DE19823240704
Authority: DE
Inventors: Werner 7257 Ditzingen Fischer; Gerd 60521 Hinsdale Ill. Gerhards; Albin 7141 Schwieberdingen Haßler
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1982-11-04
Filing date: 1982-11-04
Publication date: 1984-05-10

Description

Schaltungsanordnung zur Überwachung von elektronischen
Rechenbausteinen Stand der Technik Die Erfindung geht aus von einer Schaltungsanordnung zur Überwachung von elektronischen Rechenbausteinen nach der Gattung des Rauptanspruchs. Solche, üblicherweise auch als Watchdog-Schaltungen bezeichnete Schaltungsanordnungen dienen der Rücksetzung von elektronischen Rechenbausteinen, um einen erneuten Programmstart zu ermöglichen, wenn deren Ausgangssignale nicht einen vorbestimmten Rhythmus einhalten. Solche, z.B. aus der DE-OS 29 03 638, der DE-OS 30 35 896 sowie der DE-OS 32 14 006 bekannte Überwachungsanordnungen überwachen dabei die Einhaltung eines maximal zulässigen Signalabstands der Ausgangssignale. Weiterhin ist aus der JP-OS 57 108 939 eine Schaltungsanordnung nach der Gattung des Hauptanspruchs bekannt, die aus zwei hintereinander geschalteten Zeitgliedern besteht. Hierdurch kann nicht nur ein maximal zulässiger Signalabstand sondern zusätzlich auch ein minimal zulässiger Signalabstand der Ausgangssignale eines Rechenbausteins überwacht werden. Wenn die Ausgangssignale außerhalb dieses Zeitfensters liegen, so wird eine Fehlfunktion erkannt und der Rechenbaustein zurückgesetzt. Die dort beschriebene Anordnung hat jedoch den Nachteil, daß bei Unterschreitung des minimal zulässigen Signalabstands der Ausgangssignale nur eine einmalige Rücksetzung des Rechenbausteins erfolgt. Wenn jedoch diese fehlerhafte Unterschreitung andauert, so kann durch die Überwachungsschaltung kein erneutes Rücksetzsignal erzeugt werden. Es hat sich jedoch gezeigt, daß gelegentlich auch längere Störungen vorkommen, so daß eine ständige Wiederholung von Rücksetzsignalen zur Erreichung eines neuen Programmstarts wünschenswert ist.
Vorteile der Erfindung Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß auch bei länger anhaltenden Störungen, die sich durch Überschreiten des maximal zulässigen Signalabstands und durch Unterschreiten des minimal zulässigen Signalabstands auswirken, immer wieder durch Rücksetzsignale ein erneuter Programmstart des Rechenbausteins versucht wird.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Schaltungsanordnung möglich.
Besonders vorteilhaft ist die Ausbildung der Signalerzeugungsstufe für die Rücksetzsignale als Zeitglied. Dadurch kann eine definierte Zeit vor dem Versuch eines erneuten Programmstarts vorgegeben werden.
Weiterhin ist-es besonders vorteilhaft, das Rücksetzsignal für den Rechenbaustein zur Sperrung des Ausgangs des ersten Zeitglieds dessen Rücksetzeingang zuzuführen, so daß wiederum eine gewisse Zeitspanne gewährleistet ist, bis bei fortdauernder Störung ein erneutes Rücksetzsignal erzeugt wird.
Zeichnung Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen Figur 1 ein Blockschaltbild des Ausführungsbeispiels und Figur 2 ein Signaldiagramm zur Erläuterung der Wirkungsweise.
Beschreibung des Ausführungsbeispiels Ein Ausgang (Port) eines als Rechenbaustein verwendeten Mikrorechners 10 ist mit dem Triggereingang eines ersten Zeitglieds 11 verbunden, das durch Rückflanken triggerbar ist und zur Vorgabe eines minimal zulässigen Signalabstands eine Zeitkonstante Tmin von beispielsweise 5 ms aufweist. Der Ausgang dieses Zeitgliedes 11 ist über eine Diode 12 sowohl über einen Widerstand 13 mit Masse, wie auch mit dem Triggereingang eines zweiten Zeitglieds 14 verbunden. Dieses Zeitglied 14 ist ebenfalls durch Rückflanken triggerbar und weist zur Uberwachung eines maximal zulässigen Signalabstands eine Zeitkonstante Tmax von beispielsweise 10 ms auf. Der Ausgang dieses zweiten Zeitglieds 14 ist mit dem Triggereingang eines dritten Zeitgliedes 15 verbunden, das wiederum durch Rückflanken triggerbar ist und eine Zeitkonstante Treset zur Vorgabe der Dauer eines Rücksetzsignals aufweist. Der Ausgang dieses dritten Zeitglieds 15 ist mit dem Rücksetzeingängen (Reset) des Mikrorechners 10 und des ersten Zeitglieds 11 sowie über eine Diode 16 mit dem Triggereingang des zweiten Zeitglieds 14 verbunden.
Die Wirkungsweise des in Figur 1 dargestellten Ausführungsbeispiels soll im Folgenden anhand des in Figur 2 dargestellten Signaldiagramms erläutert werden. Die Signalfolge U10 stellt die Ausgangssignalfolge des Mikrorechners 10 dar, deren zeitlicher Abstand bei ordnungsgemäßer Funktion im Zeitfenster z.B. zwischen 5 und 10 ms liegen soll. Dazu wird gewöhnlich an einer definierten Stelle im Programmablauf, die bei jedem Programmzyklus durchlaufen wird, ein Befehl ausgegeben, über einen bestimmten Ausgabekanal (port) ein Signal U10 auszugeben.
In der ersten Zeile ist der Fall dargestellt, daß die Signalfolge U10 zunächst innerhalb des Zeitfensters verläuft und dann - infolge einer Störung - in zu engen zeitlichen Abständen auftritt. Mit jeder Rückflanke eines Signals U10 wird das Zeitglied 11 getriggert, dessen Ausgangssignal U11 wiederum mit seiner Rückflanke das Zeitglied 14 triggert. Da der zeitliche Abstand der Signale U10 zunächst korrekt ist, wird das Zeitglied 14 erneut getriggert, bevor eine Rückflanke seines Ausgangssignals U14 auftreten kann. Diese erneute Triggerung während der Haltezeit ist durch einen Pfeil gekennzeichnet. Da das Zeitglied 14 dadurch zunächst keine Rückflanken erzeugt, wird das dritte Zeitglied 15 nicht getriggert und es wird kein Rücksetzsignal erzeugt.
Das vierte dargestellte Signal U10 weist einen Signalabstand auf, der unterhalb der minimal zulässigen Grenze liegt. Dies äußert sich dadurch, daß das Zeitglied 11 erneut getriggert wird, bevor eine Rückflanke auftritt.
Da auf diese Weise das Zeitglied 14 kein erneutes Triggersignal erhält, wird eine Rückflanke erzeugt, durch die das dritte Zeitglied 15 getriggert wird. Während der Haltezeit Treset wird dadurch sowohl der Mikrorechner 10, wie auch das erste Zeitglied 11 in zurückgesetztem Zustand gehalten. Dies bedeutet, daß der Mikrorechner 10 erst nach Ende dieses Signals U15 einen erneuten Programmdurchlauf startet und daß am Ausgang des Zeitglieds 11 während dieser Zeit ein O-Signal vorliegt. Die punktierte Linien der Signalfolge U11 deutet an, daß eigentlich das Zeitglied U11 durch ständige Triggerung auf einem ausgangsseitigen 1-Pegel gehalten werden sollte, daß dies jedoch durch das zwangsweise Rücksetzen überspielt wird. Da dieses Rücksetzsignal zusätzlich über die Diode 16 dem Triggereingang des Zeitglieds 14 zugeführt ist, wirkt die Rückflanke dieses Signals U15 dort als erneutes Triggersignal, durch das ein erneutes Ausgangssignal U14 erzeugt wird. Da jedoch wegen der zu schnellen Signalfolge U10 keine Rückflanke eines Signals U11 erscheint, wird nach der Zeit Tmax das Zeitglied 15 erneut getriggert und somit erneut ein Rücksetzsignal erzeugt. Solange die Signalfolge U10 unterhalb des minimal zulässigen Signalabstands bleibt, wird eine Rücksetz-Signalfolge U15 mit Signalpausen der Länge Tmax erzeugt, durch die immer wieder ein erneuter Programmstart des Mikrorechners 10 versucht wird.
In den unteren vier Zeilen ist der Fall dargestellt, daß die zunächst reguläre Signalfolge U10 in eine Signalfolge übergeht, die den maximal zulässigen Signalabstand überschreitet. Dies wirkt sich beim dritten Signal U10 so aus, daß das Signalende eines Signals U114 erreicht wird, bevor eine neue Trigger-Rückflanke eines Signals U11 erscheint. Diese Rückflanke des Signals U14 triggert in bereits beschriebener Weise das Zeitglied 15 und erzeugt eine Folge von Rücksetzsignalen gemäß dem zuvor Beschriebenen. Da auch hier wieder während eines Singals U15 Rückflanken am Ausgang des Zeitglieds 11 unterdrückt werden, kann eine definierte Signalpause Tmax zwischen zwei Signalen U15 eingestellt werden.
Leerseite

Claims

Ansprüche Schaltungsanordnung zur Überwachung von elektronischen Rechenbausteinen, die an einem ihrer Ausgänge bei ordnungsgemäßem Betrieb periodische Signale abgeben, mit zwei hintereinander geschalteten, retriggerbaren Zeitgliedern, wobei die Zeitkonstante des einen den minimal erlaubten Signalabstand und die Zeitkonstante des anderen den maximal erlaubten Signalabstand bestimmt, und mit einer dem zweiten Zeitglied nachgeschalteten Signalerzeugerstufe für Rücksetzsignale für den Rechenbaustein, dadurch gekennzeichnet, daß die Rücksetzsignale zusätzlich dem Triggereingang des zweiten Zeitglieds (14) zugeführt sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Zuführung über eine Diode (16) erfolgt.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Signalerzeugerstufe (15) ein Zeitglied ist.
b. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rücksetzsignale zur Sperrung des Ausgangs des ersten Zeitglieds ( diesem zugeführt sind.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Rücksetzsignale dem Rücksetzeingang des ersten Zeitglieds (11) zugeführt sind.
6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste Zeitglied (11) über eine Diode (12) mit dem zweiten Zeitglied (14) verbunden ist und daß über einen Widerstand (13) der Verbindungspunkt an Masse gelegt ist.