DE1224542B - Pruefschaltung - Google Patents
PruefschaltungInfo
- Publication number
- DE1224542B DE1224542B DEJ27184A DEJ0027184A DE1224542B DE 1224542 B DE1224542 B DE 1224542B DE J27184 A DEJ27184 A DE J27184A DE J0027184 A DEJ0027184 A DE J0027184A DE 1224542 B DE1224542 B DE 1224542B
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signal
- output
- reset
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESGHRIFT
Int. Cl.:
G06f
?-A Bl. v« A I. W-
Nummer: 1
Aktenzeichen: J 27184IX c/42 m
Anmeldetag: 22. Dezember 1964
Auslegetag: 8. September 1966
Die Erfindung bezieht sich auf Datenverarbeitungsmaschinen, bei denen Schaltungen zur Fehler- oder
Gültigkeitsprüfung vorgesehen sind, und insbesondere auf eine solche Prüfschaltung, die in der Lage
ist, festzustellen, ob die Schaltung zur Fehler- und/ oder Gütigkeitsprüfung selbst ordnungsgemäß arbeitet.
Es ist bekannt, daß es bei der Datenverarbeitung erforderlich ist, die Gültigkeit der Daten an verschiedenen
Punkten innerhalb eines Datenverarbeitungssystems in regelmäßigen Intervallen zu prüfen. Das
ist durch die große Kompliziertheit der Schaltungen einer modernen Rechenanlage bedingt. Besonders in
den Fällen, in denen die Sicherheit von Menschenleben o'der die Errechnung von Geldwerten vom riehtigen
Arbeiten der Rechenanlage abhängt, muß der Rechnungsgang beim Auftreten von Fehlern als
Folge von Störungen unterbrochen werden.
Obgleich die Verwendung von Schaltungen zur Fehler- und Gültigkeitsprüfung bekannt ist, gab es
verhältnismäßig wenige Wege, festzustellen, ob die Schaltungen zur Fehler- und Gültigkeitsprüfung
selbst betriebsbereit waren. In einem Fall verzweigte die Rechenanlage von ihrem laufenden Programm
zu einem Prüfbefehl, durch den Fehler in den Fehlerprüfschaltungen absichtlich hervorgerufen wurden,
und die Anlage nahm ihr normales Programm nicht eher wieder auf, als bis die absichtlich hervorgerufenen
Fehler durch die Fehlerprüfschaltungen erkannt wurden. Auf dem Gebiet der Nachrichtentechnik ist
es bekannt, ein Prüfsignal, das fehlerhafte Codekombinationen enthält zwischen der Übertragung von Informationssignalen
auszusenden. Die Übertragung des Prüf signals wird durch eine den Beginn der Nachricht
kennzeichnende Kombination identifiziert, die den Empfänger unwirksam macht, wenn er nicht erkennt,
daß das Prüfsignal fehlerhaft ist. Ebenso sind in großer Vielfalt Schaltungen zur Fehlerprüfung
verwendet worden, die durch die Bedienungsperson auf richtiges Arbeiten überwacht werden.
Wenn jedoch die Bedienungsperson eine Schaltung um 8 Uhr prüft und anschließend stündlich während
des ganzen Tages, ist doch keine Gewähr dafür gegeben, daß in der Zeit zwischen zwei Prüfungen nicht
einige Billionen fehlerhafter Rechnungen durchgeführt werden. Das gleiche gilt von programmierten
Kontrollen der Fehlerprüfschaltungen und von Kontrollen, die zwischen die Übertragung vieler Informationsdaten
eingefügt werden, wie das vorher beschrieben wurde.
Obgleich die Zuverlässigkeit der Schaltungen vervollkommnet wurde, ist es natürlich möglich, daß die
Prüfschaltung
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
William McGovern,
Poughkeepsie, N. Y. (V. St. A.)
William McGovern,
Poughkeepsie, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 23. Dezember 1963
(332765)
V. St. v. Amerika vom 23. Dezember 1963
(332765)
Schaltung, die die Fehler- oder Gültigkeitsprüfschaltungen überwacht, selbst nicht ordnungsgemäß arbeitet.
Die erfindungsgemäße Schaltungsanordnung zur Überwachung der Fehlerprüfschaltungen einer programmgesteuerten,
elektronischen Datenverarbeitungsanlage stoppt diese auch in solchen Fällen. Die
Schaltungsanordnung gemäß der Erfindung ist gekennzeichnet durch eine UND-Schaltung, deren Eingänge
mit den Ausgängen der zu überwachenden Fehlerprüfschaltungen verbunden sind, in denen zu
einem bestimmten Zeitpunkt jedes Verarbeitungszyklus absichtlich Fehler hervorgerufen werden, und
deren Ausgang mit dem Einstell-Eingang einer bistabilen Verriegelungsstufe verbunden ist, die bei
ordnungsgemäßem Arbeiten aller Fehlerprüfschal-, tungen eingestellt wird und deren Rückstell-Eingang
mit dem Ausgang einer weiteren UND-Schaltung verbunden ist, deren einer Eingang über einen Inverter
an den Ausgang der ersten UND-Schaltung angeschlossen ist und deren anderem Eingang zum
Rückstell-Zeitpunkt ein Taktimpuls zugeleitet wird; sie ist ferner gekennzeichnet durch eine weitere mit
dem Rückstell-Ausgang der bistabilen Verriegelungsstufe verbundene dritte UND-Schaltung, die nach
609 659/319
3 4
dem, Einstell-Zeitpunkt für die bistabile Verriege- Leitung 704 ein Fehlersignal, wenn in irgendeiner
lungsstufe abgefragt wird und durch ein Ausgangs- der mit dem Eingang der ODER-Schaltung versignal
eine ausgebliebene Einstellung der bistabilen bundenen Schaltungen ein Fehler auftritt. Beispiels-Verriegelungsstufe
anzeigt und die Datenverarbei- weise können der ODER-Schaltung 702 die Signale
tungsanlage stoppt, und ist schließlich gekennzeich- 5 der Fehlerschaltungen des primären Kanals, die
net durch eine vierte UND-Schaltung, die an den Signale auf der Leitung 731, die Signale der Gültig-Einstell-Ausgang
der bistabilen Verriegelungsstufe keitsprüfschaltungen der Adressenhauptleitung oder
angeschlossen ist und nach dem Rückstell-Zeitpunkt ein auf der Leitung 434 erscheinendes Fehlersignal
für die bistabile Verriegelungsstufe abgefragt wird des sekundären Kanals, das in der Anordnung nach
und durch einQ Ausgangssignal eine ausgebliebene io F i g. 3 erzeugt wird, zugeführt werden. Das Fehler-Rückstellung
der bistabilen Verriegelungsstufe an- signal auf der Leitung 704 wird der Schaltung 706
zeigt und ebenfalls die Datenverarbeitungsanlage zur Kontrolle der Prüfschaltung und der Schaltung
stoppt. 708 zur Unterbrechung der Rechnung zugeleitet. Der
Weitere Einzelheiten der Erfindung ergeben sich Schaltung 706 wird auch ein Signal der Gültigkeitsaus der Beschreibung eines bevorzugten Ausfüh- 15 prüfschaltung 1306 der Adressenhauptleitung und
rungsbeispieles in Verbindung mit den Zeichnungen. über die Leitung 434 ein Fehlersignal des sekun-In
diesen zeigt dären Kanals zugeleitet, und sie erzeugt auf der Lei-
F i g. 1 ein vereinfachtes Blockschaltbild einer rung 710 ein erstes und auf der Leitung 712 ein zwei-Schaltung
zur Unterbrechung der Rechnung bei tes Signal, das invertiert auf der Leitung 626 erAuftreten
eines Fehlers, 20 scheint. Die Schaltung 708 zur Unterbrechung der
Fig. 2 ein Blockschaltbild einer Schaltung zur Rechnung spricht auf das irgendeinen Fehler anzei-
Kontrolle einer Fehlerprüfschaltung gemäß der Er- gende Signal auf der Leitung 704, auf das Signal auf
findung, der Leitung 710, auf ein auf der Leitung 356 ersehet-
F i g. 3 eine Torschaltung mit einer Fehlerprüf- nendes Signal, das das Zurücksetzen des Programms
schaltung und einer Vorrichtung, um zu einer be- 25 anzeigt und auf ein auf der Leitung 700 erscheinenstimmten
Zeit Fehler absichtlich hervorzurufen, des Signal, das eine Unterbrechung durch den Be-
F i g. 4 ein Zeitdiagramm, diener anzeigt, an. Die Schaltung 708 zur Unter-
F i g. 5 ein Blockschaltbid einer Oszillatorschal- brechung der Rechnung erzeugt ein Unterbrechungs-
tung, die durch ein gemäß der Erfindung gewonnenes signal auf der Leitung 714.
Fehlersignal gesperrt wird, 30 Die Schaltung 706 zur Kontrolle der Prüfschaltung
Fig. 6 ein Zyklusdiagramm, das die zeitliche ist in Fig. 2 dargestellt. Sie hat den Zweck,-sicher-
Steuerung der Anordnung gemäß der Erfindung dar- zustellen, daß die üblichen Fehler- und Gültigkeits-
stellt, prüfschaltungen in einem System richtig arbeiten;
Fig. 7 eine Schaltung zur Unterbrechung der d.h., sie hat sicherzustellen, daß die Abwesenheit
Rechnung, die durch ein Fehlersignal, das von der 35 eines Fehlersignals bedeutet, daß kein Fehler aufAnordnung
gemäß der Erfindung erzeugt wird, be- getreten ist und daß das nicht etwa bedeutet, daß
tätigt wird; möglicherweise eine der Fehlerprüf schaltungen selbst
F i g. 8 ist ein vereinfachtes Blockschaltbild des unwirksam ist.
Taktgebers für den Hauptzyklus, der in dem gesam- Die Schaltung zur Kontrolle der Prüfschaltung
ten Taktgebersystem der Rechenanlage verwendet 40 nach F i g. 2 enthält im wesentlichen eine Verriegewerden
kann, welches durch ein Fehlersignal, das lungsstufe 720, die über eine UND-Schaltung 722
von dem in F i g. 2 dargestellten Ausführungsbeispiel beim Vorliegen eines einen Fehler auf der Adressender
Erfindung erzeugt wird, gesperrt wird, hauptleitung anzeigenden Signals auf der Leitung 724,
■ F i g. 9 die Taktgeberschaltungen für die in den des irgendeinen Fehler anzeigenden Signals auf der
übrigen Figuren dargestellten Anordnungen, 45 Leitung 704, des einen Fehler im sekundären Kanal
F i g. 10 das Blockschaltbild einer Schaltung zur anzeigenden Signals auf der Leitung 434 und des
Erzeugung von Taktimpulssignalen, die mit Oszil- Taktsignals B 4 (s. F i g. 6) eingestellt wird. Beim
latorsignalen kombiniert werden, um die in F i g. 4 gleichzeitigen Vorliegen der genannten Signale wird
dargestellten Taktimpulse für die Schaltung nach die Verriegelungsstufe 720 über die UND-Schaltung
Fig. 11 in Abhängigkeit von einem Signal zu erzeu- 50 722 eingestellt. Das irgendeinen Fehler anzeigende
gen, das das Nichtvorliegen von Fehlern anzeigt und Signal auf der Leitung 704 wird der UND-Schaltung
Fig. 11 ein Blockschaltbild einer Schaltung zur 722 zugeführt, um sicher zu sein, daß die ODER-
Erzeugung von Taktimpulsen durch Kombination Schaltung 702 nicht gesperrt ist. Es ist zu bemerken,
der Oszillator- und Torschaltungsimpulse. daß die UND-Schaltung 722 nur während der Zeit
Gemäß einem Ausführungsbeispiel der Erfindung 55 B 4 ein Ausgangssignal erzeugen kann. Zu einem
beeinflußt eine Schaltung zur Kontrolle einer Prüf- späteren Zeitpunkt, wenn der Taktimpuls B 4 nicht
schaltung (F i g. 2) eine Schaltung zur Unterbrechung mehr vorhanden ist, sperrt die UND-Schaltung 722,
der Rechnung bei Auftreten eines Fehlers (F i g. 1 und es gelangt kein Ausgangssignal mehr zu dem
und 7), sperrt einen Oszillator (Fig. 5) und eine Tor- Inverter 726, so daß der damit verbundene Eingang
schaltung des Taktgebers (F i g. 10) immer dann, 60 der UND-Schaltung 728 erregt ist. Zu dem späteren
wenn die Fehlerprüfschaltungen der Rechenanlage v Zeitpunkt A 2 wird die Verriegelungsstufe 720 über
nicht ordnungsgemäß arbeiten. die UND-Schaltung 728 rückgestellt.
In F i g. 1 ist ein .Blockschaltbild einer Schaltung Die Verriegelungsschaltung 720 wird zum Zeitzur
Unterbrechung der Rechnung bei Auftreten eines punkt B4, wenn alle Fehlersignale gleichzeitig vorFehlers
dargestellt, in der die Anordnung gemäß der 65 liegen, eingestellt und muß zum Zeitpunkt A 2 rückErfindung
benutzt wird. Eine ODER-Schaltung 702, gestellt werden, da die UND-Schaltung 722 dann
deren.-Eingänge mit den Ausgängen einer Vielzahl keine Fehleranzeige mehr liefert. Der Grund dafür ist,
von Schaltungen verbunden sind, erzeugt auf der daß in allen Prüfschaltungen während der Zeit B 4
5 6
absichtlich Fehler erzeugt werden, um sicher zu sein, Das einen Fehler im sekundären Kanal anzeigende
daß die Fehlerprüfschaltungen die Fehler in ihnen Signal auf der Leitung 434 wird durch die Schaltung
erkennen können. Um sicherzustellen, daß die UND- nach F i g. 3 erzeugt. Diese Schaltung enthält eine
Schaltung 722 noch nicht gesperrt wurde, wird ge- Reihe von UND-Schaltungen 410 bis 414, deren
fordert, daß das Fehlen eines Ausgangssignals der 5 Ausgänge mit einer ODER-Schaltung 416 verbunden
UND-Schaltung 722 die Verriegelungsstufe zur Zeit sind. Deren Ausgangsleitungen stellen den sekun-
A 2 über den Inverter 726 und die UND-Schaltung dären Kanal 224 dar.
728 zurückstellt. Anstatt mit dem Inverter 726 kann Mit dem sekundären Kanal ist eine Paritätsprüf-
der Ausgang der UND-Schaltung 722 auch mit einer schaltung 432 für den sekundären Kanal verbunden,
UND-Schaltung für negativen Pegel der ein negativer io die auf der Leitung 434 einen Fehler im sekundären
Taktimpuls — tA2 zugeführt wird, verbunden sein, Kanal anzeigendes Signal erzeugt, wenn die Anzahl
die an Stelle der UND-Schaltung 728 vorgesehen der Bits auf dem sekundären Kanal nicht ungerade
wird. Dadurch wird die Fehlersicherheit der Schal- ist. Die Paritätsprüfschaltung 432 für den sekun-
tung erhöht. Eine UND-Schaltung 730 ist vorgesehen, dären Kanal kann in bekannter Weise ausgeführt
um den Null-Ausgang der Verriegelungsstufe 720 15 sein, ihre Einzelheiten sind für die Erfindung nicht
zum Zeitpunkt Al zu überwachen. Wenn die Ver- wesentlich.
riegelungsstufe sich nicht in ihrem Eins-Zustand Eine UND-Schaltung 415 ist vorgesehen, um auf
befindet, erscheint auf der mit dem Null-Ausgang dem sekundären Kanal zu den Zeiten, zu denen
verbundenen Leitung 731 ein Signal und die UND- keine Daten zu ihm übertragen werden, die richtige
Schaltung 730 erzeugt auf der Leitung 710 ein 20 Parität zu erzeugen. So werden während eines A-Fehlersignal.
Wenn jedoch alle Schaltungen richtig Zyklus, wenn Zugriff zu den A -Feldern besteht und
arbeiten, wird die Verriegelungsstufe 720 zum Zeit- diese in die /!-Register gebracht werden und wähpunkt
A1 eingestellt. Unmittelbar nach der Prüfung, rend eines /-Zyklus keine Daten zu dem sekundären
ob die Verriegelungsstufe richtig eingestellt ist Kanal übertragen. Um das Auftreten von Fehlern
(zum Zeitpunkt A1), wird die Verriegelungsstufe 25 während dieser Zeit zu verhindern, wird ein Paritätsüber
die UND-Schaltung 728 zum Zeitpunkt A 2 bit mittels der ODER-Schaltung 418 und der UND-rückgestellt.
Danach wird zum Zeitpunkt B in dem Schaltung 415 erzeugt und auf den Kanal gegeben,
folgenden Zyklus durch die UND-Schaltung 732 Die UND-Schaltungen 410 und 415 sind nur
geprüft, ob die Verriegelungsstufe rückgestellt ist. während der Zeit .B gesperrt, was durch das Fehlen
Wenn das zu Beginn des Zeitpunktes B (der dem 30 des Signals NICHT tB erreicht wird. Dieses Signal
Zeitpunkt B 4 unmittelbar voraus geht) nicht der Fall wird durch das Komplement des Signals B, das beiist,
erzeugt die UND-Schaltung 732 ein entsprechen- spielsweise in einem nicht gezeigten Inverter erzeugt
des Fehlersignal auf der Leitung 712. Wenn daher werden kann, gewonnen. In F i g. 4 ist ein Zeitdiazum
Zeitpunkt^4 absichtlich Fehler in der Schal- gramm gezeigt, das die Beziehungen der verschiedetung
erzeugt werden, sollte die Verriegelungsstufe 35 nen Signale erkennen läßt, die zur Erzeugung einer
eingestellt werden, wenn alle Schaltungen richtig Folge von vier Taktimpulsen verwendet werden. In
arbeiten. Zum folgenden Zeitpunkt Al prüft die der Fig. 4 sind unten die Taktimpulse dargestellt,
UND-Schaltung 730 den Zustand der Verriegelungs- die mit 1, 2, 3, 4, 1, 2, 3, 4 ... usw. bezeichnet sind,
stufe und erzeugt auf der Leitung710 ein Fehler- Diese Taktimpulse werden durch die in Fig. 11 darsignal,
wenn die Verriegelungsstufe nicht eingestellt 40 gestellte Anordnung durch Kombinationen von Signawurde.
Unmittelbar danach sollte die Verriegelungs- I6n erzeugt: Der mit CP 2 bezeichnete Impuls wird
stufe über die UND-Schaltung 728 rückgestellt wer- aus einem negativen invertierten Oszillatorimpuls
den, und das wird durch die UND-Schaltung 732 ge- und einem positiven mit BG 2 bezeichneten Impuls
prüft, die ein Fehlersignal auf der Leitung 712 er- gewonnen; der mit CP4 bezeichnete Impuls wird
zeugt, wenn die Verriegelungsstufe nicht ordnungs- 45 durch einen negativen invertierten Oszillatorimpuls
gemäß zum Zeitpunkt B rückgestellt wird. Das und dem negativen, invertierten mit BG 2 bezeich-Fehlersignal
auf der Leitung 712 wird dem Inverter neten Impuls erzeugt; der mit CFl bezeichnete Im-
734 zugeführt und erscheint invertiert auf der puls wird durch einen positiven Oszillatorimpuls und
Leitung 626. An Stelle der UND-Schaltung 603 einen positiven mit BGl bezeichneten Impuls ge-(Fig.
10) kann eine UND-Schaltung für negativen 50 wonnen. Die Fig. 4 läßt noch erkennen, in welcher
Pegel verwendet werden, wodurch der Inverter 734 Weise die Taktimpulse nach einer Unterbrechung
eliminiert und eine größere Betriebssicherheit er- der Rechnung beim Auftreten eines Fehlers die
reicht wird. Rechenanlage erneut starten. Die genauere Beschrei-
Das Fehlersignal auf der Leitung 731 wird direkt bung folgt später bei der Erläuterung der zugehöri-
der Schaltung zur Unterbrechung der Rechnung bei 55 gen Schaltungen.
Auftreten eines Fehlers (F i g. 1) zugeleitet, so daß Die Oszillatorschaltung ist in F i g. 5 dargestellt,
eine Betriebsunterbrechung verursacht wird, wie sie In dieser Figur ist links unten ein Rechteckgenerator
später für den Fall des Versagens der UND-Schal- 580 von bekannter Art dargestellt, der erne Impuls-
tung 730 beschrieben wird. periode von etwa 400 Nanosekunden aufweist. Das
Obgleich das Zyklusdiagramm der F i g. 6 nur So bedeutet, daß einem positiven Teil der Impulszeigt,
daß in den A- und /-Zyklen absichtlich Fehler periode ein negativer Teil folgt und jeder Teil eine
erzeugt werden, werden Fehler in den Fehlerschal- Dauer von etwa 200 Nanosekunden aufweist, wie das
tungen während jeder ß-Zeit, d. h. auch in den B- oben in der Fiig. 4 angedeutet ist. Das auf der Lei-Zyklen,
die, wie auch die A- und /-Zyklen, in meh- tung 582 erscheinende Ausgangssignal des Rechteckrere
Intervalle B, C, D, E... (vgl. F i g. 6) unter- 65 generators 580 wird einer ODER-Schaltung 584 zuteilt
sind, absichtlich erzeugt. Ähnlich erfolgt das geführt, deren auf der Leitung 586 erscheinendes
Einstellen, Rückstellen und Prüfen zu jedem Zeit- Ausgangssignal einer Verzögerungsschaltung 588 und
punkt54, A2, Al und B. weiteren Schaltungen zugeführt wird.
7 8
Die Verzögerungschaltung 588 besitzt eine Ver- ten positiven Ausgangssignal des Oszillators auf der
zögerungszeit von etwa 100 Nanosekunden und er- Leitung 590 statt. Durch das Ausgangssignal des
zeugt dadurch auf der Leitung 590 ein verzögertes Oszillators 580 auf der Leitung 582 wird erreicht,
Ausgangssignal des Oszillators. Die übrigen in daß das Startsignal auf der Leitung 684 zum richti-F
i g. 5 dargestellten Schaltungen werden später in 5 gen Zeitpunkt die Verriegelungsschaltung 736 rück-
Verbindung mit den Schaltungen zur Unterbrechung · stellt. Durch das Verschwinden des Stoppsignals auf
der Rechnung beschrieben. der Leitung 738 (F i g. 7) wird die Rechenanlage ver-
Ein Unterbrechungssignal auf der Leitung 738 anlaßt, weiterzuarbeiten. Das Signal auf der Leitung
wird durch die in F i g. 7 dargestellte Verriegelungs- 754, das anzeigt, daß die Anlage gestoppt wurde,
stufe 736 erzeugt, die über die UND-Schaltung 740 io kann dazu benutzt werden, im ganzen System die
eingestellt wird, die ihrerseits mit dem Ausgang der Tatsache anzuzeigen, daß auf Grund des Anhaltens
ODER-Schaltung 742 und dem Ausgang des Inver- des Oszillators keine Rechnung durchgeführt werden
ters 744 verbunden ist. Der ODER-Schaltung 742 kann. Das Anhalten des Oszillators erfolgt mittels
werden die folgenden Signale zugeführt: Über die der ODER-Schaltung 584 während des positiven
Leitung 356 ein Signal, das das Zurücksetzen im 15 Teils der Oszillatorperiode und der verzögerten Os-
Programm anzeigt; über die Leitung 710 ein Signal, zillatorperiode.
das anzeigt,, daß die Verriegelungsstufe720 nicht Die in Fig. 10 dargestellten binären Torschaltuneingestellt
wurde; ein Signal auf der Leitung 704, das gen für den Taktgeber erzeugen die ImpulseBGl und
das Vorliegen irgendeines Fehlers anzeigt und ein BG 2 sowie deren Inversionen, die alle den Schaltun-Signal
auf der Leitung700, das eine Unterbrechung 20 gen nach Fig. 11 zugeführt werden, um die Taktdürch
den Bediener anzeigt. Dem Inverter 744 wird impulse CPl bis CP 4 zu erzeugen. Das verzögerte
über die Leitung 684 ein Startsignal zugeführt. Daher Ausgangssignal des Oszillators auf der Leitung 590
wird die Verriegelungsschaltung736 immer dann wird der in Fig. 10 dargestellten UND-Schaltung
eingestellt, wenn kein Startsignal vorhanden ist, aber 603 zugeführt, die das verzögerte Oszillatorsignal nur
eines der vier Eingangssignale für die ODER- 25 durchläßt, wenn auf der Leitung 626 ein Signal vorSchaltung
742 vorliegt. Die Verriegelungsschaltung handen ist, das anzeigt, daß die Verriegelungsstufe
736 wird über eine UND-Schaltung 746 rückgestellt, 720 ordnungsgemäß rückgestellt wurde. Das verder
das Startsignal und über die Leitung 582 das zögerte Ausgangssignal des Oszillators auf der Lei-Ausgangssignal
des Oszillators zugeführt werden. tung 590 wird auch einem Inverter 610 zugeführt,
Die UND-Schaltung 746 hat den Zweck, sicherzu- 30 der das invertierte Signal der Schaltung 604 zur Erstellen,
daß ein Start nur während des positiven zeugung des ImpulsesBGl zuleitet. Die in Fig. 10
Teils einer Oszillatorschwingung eingeleitet werden dargestellte Schaltung stellt einen Frequenzteiler dar,
kann. Dadurch wird erreicht, daß der Impuls CPl der phasenstarr mit dem Oszillator in der Weise verder
erste Taktimpuls ist, der nach dem Starten des bunden ist, daß ein positiver Impuls BGl und ein
Rechners durch Rückstellen der das Unterbrechungs- 35 positiver Impuls BG 2 zu dem Zeitpunkt vorhanden
signal speichernden Verriegelungsstufe 736 erzeugt ist, wenn die Rechenanlage nach einer Unterbrechung
wird. infolge Auftretens eines Fehlers wieder zu arbeiten
Das auf der Leitung 738 erscheinende Unterbre- beginnt. Die Wirkung der UND-Schaltung 603 bechungssignal
wird der UND-Schaltung 748 der in steht darin, das verzögerte Oszillatorsignal nicht
F i g. 5 dargestellten Oszillatorschaltung gemeinsam 4° weiterzuleiten und dadurch eine Änderung in der
mit den Taktimpulsen A und CPl zugeführt. Zum Schaltung zur Erzeugung des Impulses BG 2 zu verZeitpunkt
A1 wird das Ausgangssignal der UND- hindern, wenn ein Fehlersignal vorliegt, das anzeigt,
Schaltung 748 der ODER-Schaltung 750 zugeleitet, daß die Verriegelungsstufe 720 nicht rückgestellt
wenn das Unterbrechungssignal auf der Leitung 738 wurde, weil auf der Leitung 626 kein Signal vorlag,
vorliegt. Die ODER-Schaltung 750 ist auch mit dem 45 das die ordnungsgemäße Rückstellung der Verriege-Ausgang
der UND-Schaltung 752 verbunden, deren lungsstufe 720 anzeigte.
einem Eingang über die Leitung 712 ein Fehlersignal Aus dem Zyklusdiagramm der F i g. 6 geht hervor,
zugeführt wird, das anzeigt, daß die Verriegelungs- daß die Verriegelungsschaltung 720 zum Zeitpunkt
stufe 720 nicht rückgestellt wurde und deren zweitem A 2 am Ende des ersten Zyklus rückgestellt wird.
Eingang ein Taktimpuls CP1 zugeführt wird. Daher 50 Während der Zeit B wird der UND-Schaltung 732
erzeugt die ODER-Schaltung 750 immer dann ein (F i g. 2) das Signal tB zugeführt, und unter der An-Ausgangssignal,
wenn ein Fehlersignal vorliegt, das nähme, daß die Verriegelungsstufe noch nicht rückanzeigt,
daß die Verriegelungsstufe 720 nicht rück- gestellt wurde (auf Grund eines Fehlers in der Schalgestellt wurde. Wie noch erläutert werden wird, tritt tung zur Kontrolle der Prüfschaltung), erscheint auf
das Ausgangssignal der ODER-Schaltung normaler- 55 der Leitung 712 ein Fehlersignal, das anzeigt, daß
weise zum Zeitpunkt des frühzeitigen Cl-Impulses die Verriegelungsstufe 720 nicht rückgestellt wurde,
auf. Das Ausgangssignal der ODER-Schaltung 750, Auf Grund des Fehlersignals auf der Leitung 712
das auf der Leitung 754 erscheint und anzeigt, daß erzeugt der Inverter 734 das Signal auf der Leitung
die Anlage gestoppt ist, wird der ODER-Schaltung 626, das anzeigt, daß die Verriegelungsstufe 720
584 zugeführt, wie vorher beschrieben wurde. Das 60 ordnungsgemäß rückgestellt wurde, nicht mehr. Zu
Weiterleiten des Ausgangssignals der ODER-Schal- Beginn des Zeitpunktes B3 (Fig. 4 ist der Impuls
tung 750, das anzeigt, daß die Anlage gestoppt ist, zu BGl negativ und der Impuls BG 2 positiv. Da das
der ODER-Schaltung 584 hat den Zweck, daß der verzögerte Oszillatorsignal direkt dem Inverter 610
Oszillator, wenn die Anlage tatsächlich gestoppt (F i g. 10) zugeleitet wird, kann sich der Zustand der
wird, während des positiven Teiles seiner Impuls- 65 Schaltung zur Erzeugung des Impulses BGl ändern,
periode angehalten wird. Daher findet der Start der aber der der Schaltung zur Erzeugung des Impulses
Anlage immer bei positivem Ausgangspotential des BG2 kann es nicht. Daher erzeugt die Schaltung
Oszillators auf der Leitung 586 und einem verzöger- nach Fig. 10 weiterhin ein positives BG2-Signal
i 224 542
ίο
während der Zeit ß auf Grund der Wirkungsweise der Schaltung nach F i g. 2 zur Kontrolle der Prüfschaltung.
Das Fehlersignal, das anzeigt, daß die Verriegelungsstufe 720 nicht rückgestellt wurde, wird
auch der Oszillatorschaltung nach F i g. 5 zugeführt. Dieses Signal erzeugt das Signal auf der Leitung 754,
das anzeigt, daß die Anlage gestoppt ist, und wird auch der ODER-Schaltung 584 zugeleitet, die ein
konstantes positives Ausgangssignal erzeugt. Das Fehlersignal, das anzeigt, daß die Verriegelungsstufe
720 nicht rückgestellt wurde, betätigt die UND-Schaltung 752 nicht, bevor der Taktimpuls CPl auftritt.
Wenn der in dem Zyklusdiagramm nach Fi g. 4 dargestellte Impuls BGl zum Zeitpunkt 3 positiv gehalten
wird, veranlaßt die nächste negative Schwingung des Oszillators (die zum Zeitpunkt 4 auftreten
wird) die Erzeugung des Impulses CPl auf Grund der Tatsache, daß der positive Impuls BG 2 und der
negative, invertierte Teil der Oszillatorschwingung den Ausgangsimpuls CP 2 der UND-Schaltung 613
(Fig. 11) erzeugen. Anschließend werden das Signal
BGl und die Oszillatorschwingung beide positiv, wodurch die Erzeugung des Impulses CPl veranlaßt
wird. Sobald der Impuls CPl für die UND-Schaltung 752 (F i g. 5) verfügbar ist, erzeugt diese einen Ausgangsimpuls,
der der ODER-Schaltung 750 zugeleitet wird, deren Ausgangsimpuls der ODER-Schaltung
584 zugeleitet wird, die einen positiven Ausgangsimpuls erzeugt. Daher wird die Rechenanlage außer
Betrieb gesetzt, da die in der Schaltung nach F i g. 10 erzeugten Impulse SGl und BG 2 positiv sind, und
es wird ein Impuls CPl erzeugt auf Grund der Tatsache, daß das Ausgangssignal der ODER-Schaltung
584 positiv ist. Der Taktgeber erzeugt die folgenden Impulse: Al, A2, B3, B2, Bl. Das ist darauf zurückzuführen,
daß der Haupttaktgeber ohne den Impuls CP 4 nicht den vorzeitigen Impuls C erzeugen
kann und der Impuls CP 4 nicht ohne das Vorhandensein des Impulses BG 2 erzeugt werden kann.
Es wurde eine Kombination von Taktgebersignalen und Start-Stopp-Signalen in Verbindung mit der
Schaltung zur Kontrolle der Prüfschaltung nach F i g. 2 beschrieben, die den Start, das Anhalten, das
Prüfen und Arbeiten der Rechenanlage überwacht und die alle diese Funktionen phasenstarr in der
Weise ablaufen läßt, daß immer, wenn die Rechenanlage gestartet wird, der Impuls CPl der erste Taktimpuls
ist, der erzeugt wird, wie das in dem Zeitdiagramm nach Fig. 4 dargestellt ist. Das stellt sicher,
daß die Maschine stets zur Zeit A erneut gestartet wird, wie das aus der Beschreibung des Taktgebers
für den Hauptzyklus der in F i g. 8 dargestellt ist, erläutert wird.
Der Taktgeber für den Hauptzyklus unterteilt die Operationszyklen, so daß die verschiedenen Schritte
in der richtigen Ordnung ablaufen. Ein Zyklus umfaßt
die Zeiten A bis F, wenn nicht der Speicher auszulesen
ist. In diesem Falle umfaßt ein Zyklus die Zeiten A bis H. Ein Zyklus ist entweder ein Instruktionszyklus
(/-Zyklus) oder ein Ausführungszyklus (A-, B- oder Z-Zyklus). Während der Ausführungszyklen wird entweder der Speicher geladen (wie in
einem .B-Zyklus, indem ein Ergebnis in den Speicher eingeschrieben wird), oder es ist kein Laden des
Speichers erforderlich, wie bei einem ^4-Zyklus, indem
der Speicherinhalt regeneriert wird, während die Zeichen zur Vorbereitung eines folgenden JS-Zyklus
verarbeitet werden.
In F i g. 8 ist der Taktgeber für den Hauptzyklus dargestellt, der eine Reihe von vorzeitigen Taktimpulsen
und von Taktimpulsen erzeugt, einschließlich der mit A bis H bezeichneten Taktimpulse und der
entsprechenden vorzeitigen Taktimpulse A und H. Die in F i g. 8 dargestellte Schaltung besteht im
wesentlichen aus einer Ringschaltung, in der eine Stufe eingeschaltet wird und es der nächsten Stufe
ermöglicht, bei einem nachfolgenden Taktimpuls
ίο eingeschaltet zu werden und in der eine Stufe, die
eingeschaltet wird, eine vorher eingeschaltete Stufe rückstellt. Beispielsweise stellt die Stufe zur Erzeugung
des vorzeitigen Impulses iß die Stufe zur Erzeugung des vorzeitigen Impulses tA rück. Das Emstellen
der Stufe zur Erzeugung des Impulses tB wird durch eine Kombination des vorzeitigen Impulses
tB und eines Impulses CP 3 bewirkt. Allein durch die Tatsache, daß die Stufe tB eingestellt wird, wird
die Stufe tA automatisch rückgestellt.
Wenn das auf der Leitung 738 vorhandene Unterbrechungssignal
verschwindet, erzeugt der Taktgeber die Impulse CP 2 und CP 3. Aber da der Taktgeber
für den Hauptzyklus noch das vorzeitige Signal B und das Signal B erzeugt, kann das Fehlersignal, das
anzeigt, daß die Verriegelungsstufe 720 nicht rückgestellt wurde, abgefühlt werden. Daher ist der Generator
BG 2 noch blockiert. Der Taktgeber erzeugt somit als nächstes die Impulse CP 2 und CPl (in dieser
umgekehrten Reihenfolge) in der gleichen Weise, als wenn die ursprüngliche Unterbrechung zum Zeitpunkt
CPl aufgetreten wäre und der Oszillator wird blockiert. Wenn jedoch der Schalter für das Rücksetzen
des Programms betätigt wird, wird der Taktgeber für den Hauptzyklus zur Erzeugung des Impulses
tA rückgestellt, so daß ein vollständig neuer Zyklus durchlaufen werden kann.
Die Taktgebersignale werden in der Weise kombiniert, daß sie einen bestimmten Zeitpunkt genau festlegen,
wie das in der Fig. 9 erläutert ist. Wenn beispielsweise ein Signal immer vorhanden sein soll,
außer zu einem bestimmten Zeitpunkt, kann es mit tF NICHT bezeichnet werden. Ein solches Signal
kann dadurch erzeugt werden, daß ein Taktsignal wie z. B. tF einen Inverter wie beispielsweise den
Inverter 636 in F i g. 9 durchläuft. In ähnlicher Weise kann jeder Taktimpuls mit irgendeinem anderen
Signal kombiniert werden, um ein Signal wie beispielsweise das vorzeitige k41-Signal mittels der
UND-Schaltung 638 zu erzeugen.
Das vorstehend beschriebene Ausführungsbeispiel dient insbesondere dazu, das Signal BG 2 zuerst zu
blockieren, danach das Ausgangssignal des Oszillators und dessen verzögertes Ausgangssignal positiv
zu halten und dann zu veranlassen, daß die Schaltung nach F i g. 7 zur Unterbrechung der Rechnung
nur während des positiven Teiles der Oszillatorperiode rückgestellt wird. Die dargestellten Schaltungen
sind nur Beispiele, und es ist möglich, den positiven und negativen Teil der Schwingungsperiode des
Rechteckgenerators in der Weise zu benutzen, daß die Ausgangssignale als von einem ersten Oszillator
und einem zweiten Oszillator erzeugt angesehen werden können, wobei das eine Signal die Inversion des
anderen ist, wodurch der Inverter 626, der mit der in F i g. 10 dargestellten Schaltung zur Erzeugung des
Impulses BGl verbunden ist, eliminiert wird. Andere Vereinfachungen und Verbesserungen können vorgesehen
werden, die dargestellten Ausführungsbei-
609 659/319
spiele wurden nur gewählt, um die Erklärung der Erfindung zu vereinfachen.
Claims (2)
1. Schaltungsanordnung zur Überwachung der Fehlerprüfschaltungen einer programmgesteuerten,
elektronischen Datenverarbeitungsanlage, gekennzeichnet durch eine UND-Schaltung
(722; Fig. 2), deren Eingänge mit den Ausgangen der zu überwachenden Fehlerprüfschaltungen
verbunden sind, in denen zu einem bestimmten Zeitpunkt jedes Verarbeitungszyklus
absichtlich Fehler hervorgerufen werden, und deren Ausgang mit dem Einstell-Eingang einer
bistabilen Verriegelungsstufe (720) verbunden ist, die bei ordnungsgemäßem Arbeiten aller Fehlerprüfschaltungen
eingestellt wird und deren Rückstell-Eingang mit dem Ausgang einer weiteren
UND-Schaltung (728) verbunden ist, deren einer Eingang über einen Inverter (726) an den Ausgang
der ersten UND-Schaltung angeschlossen ist und deren anderem Eingang zum Rückstell-Zeitpunkt
ein Taktimpuls zugeleitet wird, ferner
gekennzeichnet durch eine weitere mit dem Rückstell-Ausgang
der bistabilen Verriegelungsstufe verbundene dritte UND-Schaltung, (730), die
nach dem Einstell-Zeitpunkt für die bistabile Verriegelungsstufe abgefragt wird und durch ein
Ausgangssignal eine ausgebliebene Einstellung der bistabilen Verriegelungsstufe anzeigt und die
Datenverarbeitungsanlage stoppt, und schließlich gekennzeichnet durch eine vierte UND-Schaltung
(712),. die an den Einstell-Ausgang der bistabilen Verriegelungsstufe angeschlossen ist und nach
dem Rückstell-Zeitpunkt für die bistabile Verriegelungsstufe abgefragt wird und durch ein
Ausgangssignal eine ausgebliebene Rückstellung der bistabilen Verriegelungsstufe anzeigt und
ebenfalls die Datenverarbeitungsanlage stoppt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die mit dem Rückstell-Ausgang
der bistabilen Verriegelungsschaltung verbundene UND-Schaltung (728) und der an ihren einen Eingang angeschlossene Inverter
(726) durch eine UND-Schaltung für negative Pegel, die durch einen Taktimpuls negativen
Potentials abgefragt wird, ersetzt sind.
Hierzu 2 Blatt Zeichnungen
609 659/319 8.66 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US332765A US3257546A (en) | 1963-12-23 | 1963-12-23 | Computer check test |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1224542B true DE1224542B (de) | 1966-09-08 |
Family
ID=23299762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ27184A Pending DE1224542B (de) | 1963-12-23 | 1964-12-22 | Pruefschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3257546A (de) |
DE (1) | DE1224542B (de) |
GB (1) | GB1070421A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3405258A (en) * | 1965-04-07 | 1968-10-08 | Ibm | Reliability test for computer check circuits |
US3465132A (en) * | 1965-08-23 | 1969-09-02 | Ibm | Circuits for handling intentionally mutated information with verification of the intentional mutation |
US3500318A (en) * | 1967-11-02 | 1970-03-10 | Sperry Rand Corp | Plural communication channel test circuit |
RO63302A (fr) * | 1971-02-23 | 1978-08-15 | Int Standard Electric Corp | Dispositif pour le control continu le fonctionnement tu traitement des informations et l'emission des telegrammes des donnees,aux instalations de chemin de fer commandes pal un ordinateur de proces |
US3810119A (en) * | 1971-05-04 | 1974-05-07 | Us Navy | Processor synchronization scheme |
US3813647A (en) * | 1973-02-28 | 1974-05-28 | Northrop Corp | Apparatus and method for performing on line-monitoring and fault-isolation |
US4223382A (en) * | 1978-11-30 | 1980-09-16 | Sperry Corporation | Closed loop error correct |
FR2461261A1 (fr) * | 1979-07-11 | 1981-01-30 | Cit Alcatel | Dispositif de controle de bon fonctionnement d'un equipement electronique |
DE3404782A1 (de) * | 1984-02-10 | 1985-08-14 | Nixdorf Computer Ag, 4790 Paderborn | Verfahren und schaltungsanordnung zum pruefen eines programms in datenverarbeitungsanlagen |
GB2179179B (en) * | 1985-08-12 | 1989-10-18 | British Gas Corp | Improvements in or relating to burner control systems |
GB2209084B (en) * | 1985-08-12 | 1989-10-18 | British Gas Plc | A parity check circuit |
US4794597A (en) * | 1986-03-28 | 1988-12-27 | Mitsubishi Denki Kabushiki Kaisha | Memory device equipped with a RAS circuit |
US4759019A (en) * | 1986-07-10 | 1988-07-19 | International Business Machines Corporation | Programmable fault injection tool |
US4903270A (en) * | 1988-06-14 | 1990-02-20 | Intel Corporation | Apparatus for self checking of functional redundancy check (FRC) logic |
US7669090B2 (en) * | 2006-05-18 | 2010-02-23 | Kabushiki Kaisha Toshiba | Apparatus and method for verifying custom IC |
US11176010B2 (en) * | 2019-04-15 | 2021-11-16 | International Business Machines Corporation | Circuit-cycle reproduction |
-
1963
- 1963-12-23 US US332765A patent/US3257546A/en not_active Expired - Lifetime
-
1964
- 1964-11-26 GB GB48026/64A patent/GB1070421A/en not_active Expired
- 1964-12-22 DE DEJ27184A patent/DE1224542B/de active Pending
Also Published As
Publication number | Publication date |
---|---|
GB1070421A (en) | 1967-06-01 |
US3257546A (en) | 1966-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1224542B (de) | Pruefschaltung | |
DE2915401A1 (de) | Digitalrechnervorrichtung und verfahren zum pruefen ihrer funktion | |
DE2534141A1 (de) | Computer-schnittstellensystem | |
DE2413401A1 (de) | Einrichtung zur synchronisierung dreier rechner | |
DE3643384C2 (de) | Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors | |
DE2555658A1 (de) | Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlage | |
DD230948A1 (de) | Schaltungsanordnung zur ueberwachung eines mikroprozessors | |
DE2731336A1 (de) | Taktsystem | |
DE2942998A1 (de) | Fehler-korrektur- und -erkennungs- anordnung | |
DE2719531B2 (de) | Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen | |
DE2258917B2 (de) | Regelvorrichtung mit mindestens zwei parallelen signalkanaelen | |
DE2157829C2 (de) | Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern | |
DE2536625C2 (de) | Paritätsprüfschaltung für ein binär zählendes Register | |
DE2705780A1 (de) | Wiederholungsvorrichtung zum empfang und senden von datensignalen | |
DE3119438C2 (de) | Elektronisches Gerät | |
DE2115971A1 (de) | Datenverarbeitungssystem | |
DE1185404B (de) | Fehlerermittlungsanlage | |
DE1910582A1 (de) | Digitales Speichersystem | |
DE2161994A1 (de) | Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage | |
DE3731097C2 (de) | Schaltungsanordnung zur Überwachung einer von zwei Mikroprozessoren gesteuerten Einrichtung, insbesondere einer Kraftfahrzeug-Elektronik | |
DE1256689C2 (de) | Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen | |
DE1462722C3 (de) | Verfahren und Schaltungsanordnung zur Erzeugung von Taktimpulsen hoher Folgefrequenz | |
DE19834419A1 (de) | Mikrocomputer-Rücksetzvorrichtung und Mikrocomputer-Rücksetzverfahren | |
DE1230075B (de) | Verfahren zur UEbertragung von Schluesselzeichen | |
DE2737133C2 (de) | Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage |