DE2555658A1 - Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlage - Google Patents
Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlageInfo
- Publication number
- DE2555658A1 DE2555658A1 DE19752555658 DE2555658A DE2555658A1 DE 2555658 A1 DE2555658 A1 DE 2555658A1 DE 19752555658 DE19752555658 DE 19752555658 DE 2555658 A DE2555658 A DE 2555658A DE 2555658 A1 DE2555658 A1 DE 2555658A1
- Authority
- DE
- Germany
- Prior art keywords
- signals
- data
- error
- register
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
5101459 Ge 10. Dezember 1975
HONEYWELL INFORMATION SYSTEMS INC.
200 Smith Street
Waltham, Mass., USA
Waltham, Mass., USA
Verfahren und Einrichtung zur Fehlerdiagnose in einer Datenverarbeitungsanlage
Die Erfindung betrifft eine Einrichtung zur Fehlerdiagnose gemäß dem Gattungsbegriff des Hauptanspruchs sowie deren Anwendung in
einer Datenverarbeitungsanlage. Sie bezieht sich insbesondere auf die Diagnose von Fehlern innerhalb eines Peripheriesystems und hat
das Ziel, mögliche Quellen zukünftiger Fehler im Voraus ausfindig zu machen.
Es sind Systeme zur automatischen Betriebsüberwachung einer Anlage
bekannt, welche eine sich verschlechternde Betriebsweise der Maschine erkennen und potentielle Störungsquellen, welche zu Fehlern
führen können,- feststellen. Bei einem in der US-PS 3 787 670 beschriebenen System dieser Art erfolgt die Prüfoperation anhand
eines bestimmten Programms unter der Steuerung der Zentraleinheit des Systems. Nachteilig hierbei ist, daß die Systemmittel, wie
beispielsweise die Zentraleinheit und die zugehörigen Ein/Ausgabegeräte der Überwachung der Prüfoperationen zugeordnet und ihrerseits
auf eine ordnungsgemäße Funktionsweise hin überprüft sein müssen, ehe die Prüfung und Fehlerdiagnose beginnen kann.
Andere bekannte Systeme arbeiten mit .Mehrkanal-Fehlererkennung und
Korrekturbetriebsweisen, indem hierzu auf einem magnetischen Medium, gesteuert durch ein Peripheriesteuergerät aufgezeichnete Signalmuster
fverwendet werden. Beil dieser Art von Systemen werden
609827/0826
Fehlermuster auf den Aufzeichnungsträger gegeben, wenn das Steuergerät im Diagnosebetrieb arbeitet. Die Muster werden vom
Programmierer unter Verwendung eines steuernden Diagnoseprogramms aufgezeichnet. Nach dieser Aufzeichnung werden während
einer normalen Betriebsweise die Muster abgelesen,und das Lesegerät
korrigiert, die Fehlermuster und kann dadurch die Betriebsweise der Leseschaltkreise innerhalb des Lesegerätes überprüfen.
Eine solche Arbeitsweise setzt voraus, daß die ursprüngliche Schreiboperation ordnungsgemäß durchgeführt wurde, weil bei der
Erzeugung eines Bitmusters auf dem Band der Auftritt eines Schreibfehlers zu einer falschen Diagnose des Lesegerätes führen
würde. Ungünstig bei dieser Art der Fehlererkennung ist ferner, daß Analogkreise, beispielsweise Taktgeberschaltungen, die normalerweise
in der Datenwiedergewinnungsapparatur vorhanden sind, nicht genau überprüft werden können.
Es ist folglich Aufgabe der Erfindung, eine Fehlerdiagnoseeinrichtung
zu schaffen, welche eine unmittelbare Oberprüfung der Betriebsweise eines Peripheriesteuergerätes ermöglicht, und zwar
soll diese Überprüfung unabhängig von Informationen auf dem Speichermedium des gesteuerten Peripheriegerätes sein. Darüberhinaus
wird angestrebt, daß auch die Wiedergewinnungs- oder Leseschaltkreise innerhalb des Peripheriesteuergerätes mit überprüft
werden.
Zur Lösung dieser Aufgabe dienen das im Anspruch 1 gekennzeichnete
Verfahren sowie die im Anspruch 2 und den Folgeansprüchen gekennzeichneten Einrichtungen zu dessen Durchführung.
Die Fehlerdiagnoseeinrichtung gemäß der Erfindung umfaßt ein mikroprogrammiertes Peripheriesteuergerät mit einer Verarbeitungseinheit,
welche einen Festwertspeicher für Mikrobefehle, eine Mindestanzahl von Grund-Bitmustern und Steuer-Mikrobefehlen
aufweist, um eine Mindestbetriebskapazität innerhalb des Datenwiedergewinnungsgerätes
der Steuereinheit zu ermöglichen. Die Peripheriesteuereinheit enthält ferner Baugruppen, welche in
Abhängigkeit von extern zugeführten Steuersignalen die Verarbeitungseinheit derart einstellen, daß sie eine Reihe von Diagnose-
609827/0626
operationen durchführt. Während einer dieser Prüfoperationen
stellt die Datenverarbeitungseinheit die Datenwiedergewinnungseinrichtung derart ein, daß sie Gruppen von Synchronisier- und
Datenmustern aufnimmt, welche in einem vorgegebenen Format angeordnet
sind. Diese Muster werden gesteuert durch den Festwertspeicher über einen vorgegebenen Weg unabhängig von dem für die
Zufuhr von Datensignalen verwendeten Weg vom Speichermedium abgegriffen und der Datenwiedergewinnungseinheit zugeführt. Fehlerschaltkreise,
welche normalerweise Fehler innerhalb der vom Speichermedium gelesenen Information feststellen und korrigieren,
dienen der Speicherung von Fehleranzeigern, welche als Folge der Einführung jeder der Mustergruppen in die Datenwiedergewinnunseinrichtung
auftreten. Bei Beendigung der übertragung einer Gruppe von Mustern wird die Verarbeitungseinheit derart eingestellt, daß sie den Zustand dieser Anzeiger mit einer vorgegebenen
Gruppe angezeigter Werte, welche im Festwertspeicher abgelegt sind, vergleicht, um auf diese Weise die Betriebsfähigkeit
des Datenwiedergewinnungsgerätes zu bestimmen. Da die Muster'gesteuert
durch den Festwertspeicher der Datenverarbeitungseinheit erzeugt werden,kann die Steuereinheit feststellen, ob die Zeitgeberschaltkreise
der Datenwiedergewinnungseinheit innerhalb der vorgegebenen Betriebsgrenzen arbeiten. Die Datenverarbeitungseinheit
ist in der Lage, genau die Zeitintervalle zu steuern, in denen Muster in die Datenwiedergewinnungseinheit eingegeben werden.
Dadurch ist es möglich, Zeitgeberkreise genau und zuverlässig zu überprüfen.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß die Betriebsfähigkeit der Steuereinheit während der Anfangszeit
festgestellt werden kann und zwar unabhängig vom Betrieb anderer Untersysteme und unabhängig vom Betrieb der Ein/Ausgabegeräte,
welche an die Steuereinheit angeschlossen sind.
Nachfolgend wird die Erfindung anhand in den Zeichnungen wiedergegebener
Ausführungsbeispiele näher erläutert. Dabei zeigt
609827/062
Figur 1 das Blockschaltbild eines Datenverarbeitungssystems mit einer Fehlerdiagnoseeinrichtung;
Figur 2 das Blockschaltbild der zugehörigen Datenwiedergewinnungseinheit ;
Figur 3 weitere Einzelheiten der Übergangsschaltkreise,
Aktivitätsregister und Dekoderschaltungen gemäß Figur 2; Figur 3a den Blockdetektorschaltkreis gemäß Figur 2;
Figur 3b Einzelheiten der Pseudo-Taktgeberkreise und der Kanalfehlerschaltkreise in Figur 2;
Figur 3c die Zeitgeber-und Steuerschaltkreise in Figur 2; Figur 3d die Funktionswegregister aus Figur 1;
Figur 4 ein Signalflußdiagramm der einzelnen vom Peripherieprozessor
ausgeführten Operationen Figur 5a bis 5n Flußdiagramme der Operationsfolgen gemäß
Figur 4 im einzelnen und
Figur 6 die einem Kanal der Datenwiedergewinnungseinheit in Figur 2 zugeführten Signalblöcke.
In Figur 1 ist ein Peripherieprozessor oder eine Peripheriesteuereinheit
100 über ein Ein/Ausgabesteuerung (IOC) 200 an eine Zentraleinheit angeschlossen. Die Peripheriesteuereinheit
100 verarbeitet in Abhängigkeit von Befehlen aus der Ein/Ausgabesteuerung 200 Datenzeichen, welche über eine Auswahlschaltung
und Empfangsschaltungen im Block 110 von einer Anzahl von Magnetbandgeräten
204-1 bis 204-8 ankommen. Die von einem ausgewählten Magnetbandgerät gelesenen Informationszeichen oder Rahmen werden
von der Datenwiedergewinnungseinheit 105 verarbeitet. In die Magnetbandgeräte einzuschreibende Information wird über das Rechenwerk
ALU 104-2 einem Schreibpuffer 109 und von dort über eine Auswahlschaltung 108 sowie über Ubertragungsschaltkreise
im Block 110 dem ausgewählten Magnetbandgerät zugeführt. Befehle
und Daten werden zwischen der Ein/Ausgabesteuerung 200 und der Peripheriesteuereinheit 100 über eine Peripheriesystem-Schnittstellensteuerung
PSI 102 übertragen. Die hierzu erforderlichen Schaltkreise können beispielsweise den in der DT-OS 24 59
beschriebenen Aufbau haben. Zusätzlich zu zahlreichen Steuerleitungen und Datenleitungen für die übertragung und den Empfang
' j
809827/0820
Schnitt von Informationen enthält die Peripherie - /Stellensteuerung
eine Rückstellausgangsleitung RSO, welche von der Ein/Ausgabesteuerung
für die Rückstellung und die anfängliche Einstellung der Peripheriesteuereinheit 100 auf einen bekannten Schaltungszustand
dient. Bei Nichtbenutzung hat die RSO-Leitung den Binärzustand Null. Der Betrieb dieser Leitung ist unabhängig
von einer Betriebseingangsleitung OPI in der Peripheriesystem-Schnittstellensteuerung
202, die normalerweise auf Binär "1" gesetzt ist, wenn die Peripheriesteuerung eingeschaltet und in
Betrieb ist. Der Zustand der OPI-Leitung signalisiert der Ein/ Ausgabesteuerung 200, daß die Steuereinheit 100 zur Aufnahme von
Befehlen vorbereitet ist.
Wie Figur 1 zeigt, enthält die Steuereinheit 100 eine Mikroprogramm-Verarbeitungseinheit 104, welche gesteuert durch Mikrobefehle
in einem programmierbaren Festwertspeicher 104-1 die notwendigen Operationen zur übertragung von Informationen zwischen
einem Magnetbandgerät und der Ein/Ausgabesteuerung 200 bewirkt. Beispielsweise werden in Abhängigkeit von Befehlscodebytes,
welche von der Ein/Ausgabesteuerung 200 über die PSI-Steuerung 102, das PSI-Register 103 und das Rechenwerk 104-2
eingehen, Mikrobefehle in ein Speicherregister 104-5 eingelesen und von Decoderschaltungen 104-6 und 104.-7 decodiert. Diese
Decoderschaltungen erzeugen verschiedene Steuersignale, welche bestimmte andere Teile der Steuereinheit 100 derart einstellen,
daß sie die für die Ausführung bestimmter Befehlsarten notwendigen Operationen einleitet.
Zusätzlich ist aus Figur 1 ersichtlich, daß Signale aus dem Speicherregister 104-5 auch den Multiplexer-Schaltkreisen 1O4-1O
zugeleitet werden, welche darüberhinaus Steuer- und Zustandssignale von anderen Teilen des Systems, beispielsweise der '
Datenwiedergewinnungseinheit'105, erhalten, um die Ergebnisse
oder das Fortschreiten der einzelnen Operationen zu überprüfen. Die tatsächliche Prüfung wird durch eine Verzweigungslogik 104-12
durchgeführt. Signale entsprechend den in den verschiedenen
609827/0626
Arten von Mikrobefehlen enthaltenen Adressen werden vom Register 104-5 zwei weiteren Registern 104-14 und 1O4~16 zugeleitet.
Das Register 104-14 ist ein Indexregister, welches über das Register 104-5 in Abhängigkeit von einem Unterbefehls-Signal
RDLIR10 oder über das Rechenwerk 104-2 in Abhängigkeit von einem Unterbefehlssignal RDT1410 geladen wird. Das Register 104-14 ist
an einen Indexzähler 104-16 angeschlossen und liefert die erforderlichen
Zeitabtastsignale zum Schreiben oder Lesen von Informationszeichen in und aus dem Schreibpuffer 104 bzw. der Datenwiedergewinnungseinheit
105. Der Indexzähler 104-16 wird gesteuert durch von einem Mehrfrequenz-Taktgebersystem 104-20 erzeugte
PDA-Taktgebersignale schrittweise zurückgeschaltet.
-Adreß
Das Register 104-17 wird als Stammdatenregister verwendet, welches
über Mikrobefehle im Speicher 104-1 eine ordnungsgemäße Zeitfolgesteuerung ermöglicht. Das Stammdatenregister 1O4-17
dient beispeilsweise der Speicherung einer Rückkehrverzwexgungsadresse
aus dem internen Speicherregister 104-5 solange, bis die Adresse in das Festwert-Adressenregister 104-4 zu übertragen
ist. Diese Adresse läßt das Register 104-4 den Speicher 104-1 so einstellen, daß er erneut eine vorangehende Speicherstelle
innerhalb des Speichers auswählt und somit den Weitergang der bestimmten Operation ermöglicht.
Das Rechenwerk 104-2 erhält Signale von den Registern und liefert Signale an die Register. Signale, welche als Operandeneingänge
dem Rechenwerk 104-2 zuzuführen sind, werden über darin enthaltene Multiplexer^schaltkreise ausgewählt. Das Rechenwerk 104-2
mit den Multiplexerschaltkreisen kann beispielsweise die der von der Firma Texas Instruments Inc. 1972 veröffentlichten Broschüre
"The Integrated Circuits Catalog for Design Eng&eers" dargestellte
Form haben.
Das Rechenwerk 104-2 liefert Ausgangssignale an mehrere Funktionswegregistern
104-22, die für Steuerzwecke eingesetzt werden, beispielsweise zur Lieferung von Steuersignalen an die Datenwieder-
609827/0626
gewinnungseinheit 105 und zur Steuerung von Hardware-Fehlerzuständen.
Jedes Bit in jedem der einzelnen Register wird zur Anzeige oder zur Ingangsetzung eines speziellen Ereignisses oder
einer Operation verwendet. Die Inhalte dieser Register werden von der Mikroprogrammverarbeitungseinheit 104 über Verzweigungsschaltkreise überprüft, um den Zustand der Steuereinheit während
des Betriebs festzustellen. Darüberhinaus werden sie zur internen Zeitgabe und für die Vorbereitung der Ausführung von Befehlen
eingesetzt. Eines der Bits (z.B. Bit 7) des Registers HFR5 wird als Eingangssignal dem Auswahlschaltkreis 108 zugeleitet,
um den Schreibpuffer 107 während des Schreibbetriebs als Signalquelle an die Datenwiedergewinnungseinheit 105 anzuschliessen
und zwar anstelle einer normalen Datenquelle, beispielsweise eines ausgewählten Magnetbandgerätes.
Zusätzlich überträgt das Rechenwerk 104-2 Signale an und erhält Signale von einer Mehrzahl von Generalregistern 104-8, beispielsweise
den Registern GRO bis GR2, die der Speicherung bestimmter Informationen zur Aufzeichnungsverarbeitung dienen.
Das Register GRO wird zur Steuerung der übertragung von Eingabe- und Ausgabedatensignalen zum und vom Zwischenspeicher 107 verwendet.
Es dient als internes Speicherregister für den Zwischenspeicher 107. Das Register GR1 arbeitet als Eingangspufferregister
für den Zwischenspeicher 107. In gleicher Weise wird das Register GR2 ähnlich dem Register GRO zur zeitweiligen
Speicherung von Informationen verwendet, die im Zwischenspeicher 107 gespeichert werden sollen. Dieser Zwischenspeicher 107
dient als zeitweiliger Speicher für Daten, verschiedene Steuerinformationen und Parameter für die Ausführung von Lese- und
Schreiboperationen. Sowohl Daten als auch Adressen gelangen zum und aus dem Zwischenspeicher 1O7 über das Rechenwerk 104-2 und
die Generalregister. Der Zwischenspeicher 107 ist ein Festkörperspeicher mit 512 Speicherplätzen von jeweils 10 Bitstellen.
Die ersten 32 Speicherplätze dienen als Datenpuffer, wenn die Steuereinheit 100 im Datenmodus arbeitet, d.h. Datenzeichen einer
Aufzeichnung abgibt oder empfängt. In dieser Betriebsart erfolgt die Adressierung des Zwischenspeichers 107 über zwei Adressen-
609827/062G
zähler, einen Schreib- und einen Lesezähler. Der Inhalt des Leseadressenzählers wird zum Lesen der Information aus den
Speicherplätzen des Zwischenspeichers verwendet, während der Inhalt des Schreibadressenzählers zum Einschreiben von Informationen
in den Zwischenspeicher 107 dient. Die übrigen Speicherplätze des Zwischenspeichers 107 dienen der Speicherung
von Gerätekonstanten, Steuerparametern zur Steuerung der Steuereinheit und der zugeordneten Magnetbandgeräte. Außerdem kann
der Zwischenspeicher über ein Zwischenspeicher-Adressregister adressiert werden, welches Informationen vom Rechenwerk 104-2
erhält und dann eingesetzt wird, wenn entweder Steuerkonstanten und Parameter an bestimmte Teile der Steuereinheit 100 weiterge.leitet
werden sollen, oder es wird zürn Fortschreiben bestimmter
Zustandsinformationen verwendet, die zuvor im Zwischenspeicher 107 gespeichert wurden.
609827/062C
Figur 2 läßt erkennen, daß die Datenwiedergewinnungseinheit einen Entschrägungspuffer -Teil 20 mit in Reihe geschalteten
Registern 22, 24 und 26 aufweist. Diese Register dienen der Entschrägung
verschiedener Arten codierter Signale, beispielsweise von phasencodierten Signalen und NRZ-Signalen (Non-Return-to-Zero),
welche "1" und "0"-Informationen darstellen und im Register 26 in Datenzeichen umgewandelt werden. Diese Zeichen werden
dann in das Register 30 und das Rechenwerk 104-2 gemäß Figur 1 überführt. Jeder Kanalbereich jedes der Register im Entschrägungspuffer-Bereich
20 enthält zwei synchrone bzw. taktgesteuerte Flip-Flops, welche ihre Zeitsignale von den PDA-Taktgeber
schaltungen 104-20 des Systems ableiten.
Bei der Verarbeitung phasenkodierter Signale erhalten bestimmte Flip-Flops innerhalb der Register 22,'24 und 26 Taktsignale von
einzelnen Pseudotakt- und Logikschaltungen im Block 105-8. Die Taktsignale bestimmen Intervalle oder "Fenster", während denen
Impulse, welche eine Binär "1" und Binär "0"-phasencodierte Information darstellen, abgetastet werden. Die Schaltungen für
die Erzeugung des Pseudotaktes und der Fensterintervalle sind im einzelnen in Figur 3b dargestellt.
Aus Figur 2 ergibt sich, daß alle Datenimpulse über die Übertragungsdetektorschaltung
105-2 zugeführt werden. Folglich stellen diese Schaltkreise die Flanken der Datensignale fest, welche
sich aus der Wiedergewinnung von im NRZ-Code aufgezeichneten Daten ergeben. Die den Eingängen der Übertragungsschaltkreise zugeführten
Datensignale sind asynchron, d.h. sie sind nicht mit der Taktfolge der Steuereinheit synchronisiert. Die Synchron-Flip-Flops
der Übertragungsschaltkreise 105-2 liefern synchrone Ausgangssignale an verschiedene Teile der Steuereinheit und alle
anderen Teile der Datenwiedergewinnungseinheit. Wie erwähnt, speisen die Ausgangssignale der Schaltkreise 105-2 die Vorbereitungsschaltungen
für die phasencodierten Zeitfensterschaltkreise, welche die phasencodierungs-Taktgeberschaltkreise im
Block 105-4 vorbereiten. Die Übertragungsschaltkreise 105-2
609827/062Ö
erzeugen ferner Signale, welche den NRZ-Taktgeberkreisen 105-14
sowie den Zustands-Taktgeberkreisen 105-16 zugeleitet werden. Durch Ableitung von den Impulsflanken erzeugen die NRZ-Taktgeberkreise
Zeitsignale oder Zeitfenster für die Feststellung niedriger und hoher Datensignale. Die NRZ-Taktgeberschaltkreise
enthalten im wesentlichen Torschaltungen, welche durch ein Betriebsartsteuersignal gesetzt werden, das seinerseits mit dem
Ausgangssignal der über ein ODER-Gatter zusammengeschalteten
AusgangsSignaIe des Datenübertragungsdetektors in einem UND-Gatter
zusammengeführt wird, so daß die Vorderflanke des ersten Datenübertragungssignals ein das Zeitfenster bestimmendes Signal
erzeugt. Dieses Zeitfenster legt die Zeitspanne fest, während der alle neun Kanalausgangssignale abgetastet werden.
In ähnlicher Weise leiten die Zustandstaktgeberschaltkreise Zeitfenstersignale für die Übertragung von Signalen in den
Hardware-Zustandsregistern der Magnetbandgeräte ab. Normalerweise erfolgt die übertragung dieser Signale Byte-weise. Da
keine redundanten Signalgruppen vorhanden sind, werden die Signale unmittelbar in das D-Register 30 geladen, weil sie nicht
entschrägt zu werden brauchen.
Figur 2 läßt erkennen, daß sowohl die NRZ-codierten Datensignale
als auch die phasencodierten Datensignale den Entschrägungspuffer durchlaufen. Diese Anordnung erleichtert die Anwendung
beider Betriebsarten, weil beide normalerweise eine gewisse überprüfung und Korrektur aufgrund von Paritätsinformationen
innerhalb jeder der abgetasteten Bytes oder Zeichen erfordern. Man erkennt ferner, daß die Korrekturschaltungen im Block 28
selektiv in Abhängigkeit verschiedener Betriebsartsignale aktiviert werden. Beispielsweise wird während einer auf eine Schreiboperation
folgenden Leseoperation ein Signal HFR521O zur Sperrung
des Betriebs der Korrekturkreise benutzt, so daß eine überprüfung auf unkorrekte Informations-Bytes erfolgt. Natürlich
sind die Korrekturschaltkreise normalerweise während der Leseoperation aktiviert, wenn eine Korrektur möglichst vieler Bytes
609827/0626
erwünscht ist. Diese Korrektur erfolgt während der Informationsübertragung
durch den Pufferbereich 20 kurz vor dem Laden des abgetasteten Bytes in das D-Register 30. Die hierbei festgestellten
Fehler umfassen den Ausfall einzelner Bits, fehlerhafte Parität, Mehrfachausfall von Bits und Fehler aufgrund übermäßiger
Schrägsteilung.
In Figur 2 sind eine Mehrzahl von Registern parallel an den Pufferbereich
angeschlossen. Diese Register umfassen ein Datenwiedergewinnungsregister 105-4, welches der Speicherung von Datenübertragungen
dient, wenn diese erfolgen und dem Eingang eines Dekoders 105-6 zugeleitet werden. Dieser reduziert die Signale auf
eine vorgegebene Anzahl von AusgangsSignalanzeigern, welche im Blockdetektorregister 105-8 gespeichert werden. Die Ausgangssignale
des Registers 105-2 gelangen "zur Datenverarbeitungseinheit 104, welche den Datenzustand überprüft. Wie später anhand
von Figur 3a noch im einzelnen erläutert wird, enthält das Blockdetektorregister 105-8 in jedem Detektoranzeigeschaltkreis einen
Detektoranzeigekreis für die Phasencodierzone, einen Detektoranzeigekreis
für eine Phasencodier-Bandmarke, einen Detektoranzeigekreis
für "Stoßbetriebsanzeige bei Phasenkodierung und einen Detektoranzeigekreis für einen Phasencodierungsblock. Jeder dieser
Anzeigekreise ist während der Ausführung vorgegebener Mikrobefehlsketten durch die Steuereinheit überprüfbar.
Mehrere Teile der obengenannten Register und Schaltkreise sind im einzelnen in den Figuren 3 und 3a wiedergegeben. Figur 3 läßt erkennen,
daß jeder Kanal ein Einzelaktivitäts-Flip-Flop enthalt,
welches in Abhängigkeit von Datenimpulsen "1" und "0" gesetzt wird. Jedes dieser Flip-Flops 105-60 bis 105-68 umfaßt zwei Eingangsgatter
(z.B. 105-71 und 105-72), welche Datenimpulse "0" bzw. "1" von den Übertragungsdetektorschaltkreisen 105-2 erhalten,
Ein Selbsthalte-UND-Gatter(z.B. 105-73) jedes Aktivitäts-Flip-Flops
wird während der Verarbeitung jedes Datensatzes durch ein Signal QRFCR2A festgehalten. Die Ausgangssignale der Aktivitäts-Flip-Flops
105-60 bis 105-68 werden selektiv in einem Decoder 105-6 kombiniert. Dieser Decoder enthält mehrere Binär/Dezimal-
» ί
609827/0620
Decodierkreise 105-61 bis 105-63, welche Eingangssignale von bestimmten
ausgewählt Aktivitätsregister-Flip-Flops erhalten. Schaltet eines der Eingangssignale an einem der Decoderschaltkreise
105-61 bis 105-63 auf "1" um, so läßt dieser Decoder das entsprechende der Ausgangssignale QDZAOOO, QDZBOOO oder QDZCOOO auf
"1" umschalten. Dies bedeutet, daß die Signale QDZAOOO bis QDZCOOO nur dann "0" sind, wenn alle drei Eingangssignale am
zugehörigen Decoder gleich "0" sind. Jedes dieser Eingangssignale wird durch ein zugehöriges UND-Gatter mit Inverter 105-64,
105-65 und 105-66 invertiert. Die Ausgangssignale dieser Schaltkreise gelangen an ein weiteres UND-Gatter mit Inverter 105-67.
Wenn irgendeines der Signale QDZAOOO bis QDZCOOO den Wert "1" annimmt und damit anzeigtf daß eines der Eingangssignale an
einem der Decoderschaltkreise den Wert "1"r-so schaltet dies die
UND-Gatter mit Inverter auf "1" um. Dies wiederum bewirkt, daß das Detektor-Flip-Flop 105-80 über ein UND-Gatter 105-90 auf
"1" umschaltet. Nimmt das Signal QTANY10 den Wert "1" an, so bedeutet dies, daß wenigstens ein Kanal das Signal empfangen hat,
und damit beginnt ., die Aufzeichnung im Fall eines Informationsaufzeichnung
im NRZI-Code.
Haben alle drei Eingangssignale an einer der Decoderschaltungen 105-61 bis 105-63 den Wert "1", so schaltet dieser Decoder das
entsprechende Ausgangssignal QDZA700, QDZB700 bzw. QDZC700 auf "0". Dies wiederum schaltet den Ausgang des UND-Gatter und
Inverterkreises 105-70 auf "1". Folglich wird das Detektor-Flip-Flop 105-82 für die Phasencodierungszone in Figur 3a über
ein UND-Gatter 105-94 auf "1" geschaltet. Legt dieses Flip-Flop das Signal QTPZD10 auf "1", so bedeutet dies, daß mindestens drei
Kanäle in einer der drei Gruppen dieser benachbarten Kanäle Signale erhalten haben, wodurch eine tatsächliche Aufzeichnung
inganggesetzt werden kann.
Hat die mikroprogrammierte Datenverarbeitungseinheit 104 festgestellt,
daß eine vorgegebene Anzahl aufeinanderfolgender Rahmen durch Abtastung des Signalzustandes von QTPZD10 gemessen wurden,
609827/0C2ü
so schaltet eines der Flip-Flops eines besonderen Funktionswegregisters
, d.h. des Registers HFR5 auf "1" und zeigt an, daß die tatsächliche Aufzeichnung beginnt. Als zusätzliche Information
bezüglich der Auswahl der Kriterien für die Bestimmung, wann tatsächlich eine Aufzeichnung festgestellt wird, kann
auf US-PS 3 810 231 hingewiesen werden.
Haben wenigstens drei Kanäle Signale entsprechend dem Signal QDPZD10 vom Wert "1" und vom Signal QDZC010 vom Wert "1"
empfangen und damit angezeigt, daß alle drei Eingangssignale des Decoders 105-3 den Wert "0" haben (d.h. die Kanäle, 3, 6
und 9 sind 11O"), so schaltet die UND-Gatter-und Verstärkerschaltung
105-74 das Signal QDPTM10 auf "1". Dies zeigt die Feststellung eines durch eine Bandmarke binär codierten Rahmens
an, wodurch das Detektor-Flip-Flop 105-84 in Figur 3a für Phasencodierungs-Bandmarken über das UND-Gatter 105-98 auf "1"
geschaltet wird.
Das Signal QDZCOiO wird ferner als ein Eingangssignal einem UND-Gatter-
und Verstärkerschaltkreis 105-73 zugeleitet. Die Signale QRAFD10 und QDZB010 schalten zusammen mit dem Signal QDZC010
den UND-Gatter-und Verstärkerschaltkreis 105-73, so daß das Signal QDPID10 auf "1" geht, sobald ein spezieller Identifizierungscode,
genannt Phasencodierungsidentifizierungsstoß, empfangen wird. Die Signale werden dadurch identifiziert, daß
alle Kanäle den Wert"0" haben, mit Ausnahme des Paritätskanals,
d.h. wenn das Signal QRAFP10 "1" ist. Das Signal QDPID10 läßt
den Phasencodierungsstoßdetektor-Flip-Flop 105-86 in Figur 3a
über das UND-Gatter 105-102 auf "1" umschalten.
Mehrere UND-Gatter- und Verstärkerschaltkreise 105-69 bis 105-71 dienen der Umschaltung entsprechender Ausgangs signale QDA2Z.1A bis
QDC2Z1A, sobald zwei Kanäle Signale erhalten, welche durch die vom Decoderschaltkreis erzeugten Signale definiert werden. Die
Ausgangssignale jedes dieser UND-Gatter werden einem UND-Gatter- und Verstärkerschaltkreis 105-72 zugeleitet, der ein Ausgangs-
609827/06 2 6
signal einer Gruppe von UND-Gattern 105-75 bis 105-77 zuleitet, die ferner vorgegebene Ausgangssignale der Decoderschaltungen
erhalten. Die UND-Gatter 105-75 bis 105-78 bewirken, daß der Verstärker 105-79 das Signal QDA3Z10 auf "1" umschaltet,, sobald
wenigstens ein Signal "1" in jeder Kanalgruppe oder Zone vorhanden ist. Das Signal QDA3Z10 schaltet das Blockdetektor-Flip-Flop
105-88 in Figur 3a über ein UND-Gatter 105-106 auf "1". Das Signal QTPDD10 zeigt im Zustand "1" an, daß irgendwelche
drei Kanäle aktiv sind, d.h. Übergangssignale erhalten.
Figur 3b zeigt, daß die Pseudo-Taktgeberschaltungen 105-8 eine Pseudo-Taktgeberschaltung für jeden Kanal aufweisen, die beispielsweise
einen spannungsgesteuerten Oszillator enthält, dessen Frequenz entsprechend der Dateneingangsgeschwindigkeit ein- -■■
gestellt wird. Jeder Pseudotaktgeber'enthält Schaltungen, die ein Zeitfenster-Intervallsignal bestimmen, z.B. das Signal
QPDW010, das seinerseits zwei in Reihe geschaltete Flip-Flops 105-20 und 10522 ansteuert, welche durch Gatter 105-23 bis
105-26 gesetzt und rückgesetzt werden. Zwei UND-Gatter-und Verstärkerschaltungen
105-29 und 105-28 wandeln die Fesnterimpulssignale in eine Gruppe von Impulsen um, welche den 25%-Punkt
Punkt
und den 75%/eines Bitzellenintervalls bestimmen. Im einzelnen definieren die Signale QP25O1O und QP25P1O die 25%-Punkte für die Pufferschaltungen der Kanäle 1 und 9. In ähnlicher Weise definieren die Signale QP75O1O und QP75P1O die 75%-Punkte für diese Pufferschaltungen.
und den 75%/eines Bitzellenintervalls bestimmen. Im einzelnen definieren die Signale QP25O1O und QP25P1O die 25%-Punkte für die Pufferschaltungen der Kanäle 1 und 9. In ähnlicher Weise definieren die Signale QP75O1O und QP75P1O die 75%-Punkte für diese Pufferschaltungen.
Jede der Taktgeberschaltungen wird durch einen der Schaltkreise 105M2 bis 105-121 aktiviert. Die Einschalt- und Kanalfehlerstromkreise jedes Kanals umfassen ein Kanalfehler-Flip-Flop
(z.B. das Flip-Flop 105-120) mit zugehörigen UND-Gattern zum Empfang von einen Kanalfehlerzustand anzeigenden Signalen, welche
den UND-Gattern 105-121 bis 105-124 zugeführt werden. Im
einzelnen wird das UND-Gatter 105-121 aktiviert, wenn nicht dargestellte Fehlerdetektorschaltungen in einem Kanal feststellen,
daß eine vorgegebene Anzahl (z.B. drei) von Bits durch
j 6 09827/0626
den Kanal unterdrückt wurden. Diese Stromkreise schalten jeweils dann das Signal QRDBO1O auf "1", wenn die Kanalspeicherkreise
während eines Bitintervalls kein Bit speichern. Zwei Signale QPCFO1A und QPCFO1B werden "1" und zeigen an, daß der Kanal "
drei aufeinanderfolgende Bits unterdrückt hat. Das UND-Gatter 105-122 wird durch die Signale QRAFOOO und QPSDT1A, wenn diese
auf "1" gehen, aktiviert und zeigt an, daß der Kanal inaktiv ist. Das UND-Gatter 105-123 wird eingeschaltet, wenn die Signale
QP75O1O und QP0S010 nach "1" gehen und laßt erkennen, daß eine
übermaäßige Schrägstellung im Kanal vorhanden ist, d.h. daß die Signale dieses Kanals zu zeitig im Vergleich zu denen anderer
Kanäle auftreten. Jedes der Gatter schaltet bei seiner Aktivierung das Kanalfehler-Flip-Flop auf "1".
Das Ausgangssignal "1" des Kanalfehler-Flip-Flops wird den entsprechenden
beiden Flip-Flops des Registers 26 in Figur 2 zugeleitet. Außerdem gelangt das Signal zu Mehrfachkanal-Fehlerschaltungen
im Block 32, welche im einzelnen aus Figur 3c ersichtlich sind. Diese Stromkreise decodieren eine Anzahl von
Kanalfehlern und signalisieren die Feststellung eines Mehrfachfehlers, um den Umfang der Korrektur zu bestimmen, die bei den
im Register 26 befindlichen Zeichen oder Rahmen durchgeführt werden kann. Das Ausgangssignal "0" des Kanalfehler-Flip-Flops
gelangt als Haltesignal an einen Aktivierungsverstärker 105-130, der Zwei UND-Gatter 105-131 und 105-132 enthält. Der Aktivierungsschaltkreis jedes Kanals, z.B. 105-130 schaltet seinen Ausgang.,
auf "1", sobald ein Impuls von einem der Übergangsdetektorschaltungen,
z.B das Signal QRD1010, eintrifft, wenn die Peripheriesteuereinheit 100 ein Signal QFR501A auf "1" schaltet. Der Aktivierungsschaltkreis
läßt dann einen weiteren Inverter,ζiB. den Inverter 105-140 sein Ausgangssignal auf "0" umschalten, wodurch
die Taktgeberstromkreise Zeitfenstersignale,ζ.Β. das Signal
QPDW010 erzeugen können. Sind die Aktivierungsstromkreise daran gehindert, den entsprechenden Inverterausgang auf "0" zu stellen,
so können die Kanaltaktgeberkreise keine Zeitfenstersignale erzeugen. Nur als Folge dieser Zeitfenstersignale werden die 25%
609827/0C2Ü
und 75% Impulssignale erzeugt und hierdurch der Kanal in die Lage versetzt, Datensignale durch die beiden Flip-Flops im
Entschrägungspufferbereich 20 zu übertragen. Hinsichtlich weiterer Einzelheiten des Pufferbereichs 20, der Register und
Korrekturschaltungen 30 sowie der Fehlerdetektorschaltungen kann auf US-PS 3 792 436 verwiesen werden.
Bezüglich der Datenwiedergewinnungseinheit 105 ist aus Figur ersichtlich, daß der Datenübergangsdetektor 105-2 jedes Kanals
mehrere Flip-Flops, z.B. die Flip-Flops 105-210 und 105-212 enthält, die in Serie geschaltet sind und über zwei UND-Gatter,
beispielsweise die UND-Gatter 105-214 bis 105-220 gesetzt und rückgestellt werden. Das erste Flip-Flops jedes Paars wird durch
eine Zustandsänderung von Signalen hervorgerufen, welche dem
Wert "1" und dem Wert "0" der phasencodierten Information entsprechen,
die über die Auswahlschaltung 108 von einem ausgewählten Bandgerät empfangen wird. Die Ausgangssignale dieser
Flip-Flop-Paare werden in zwei UND-Gattern kombiniert, welche die Eingangssignalpegel in Impulse entsprechend einem phasencodierten
Datenimpuls "1" und "0" umwandeln. Diese Gatter entsprechen den UND-Gatter- und Verstärkerkreisen 105-222 und
105-224. Die Ausgangsimpulse gelangen zum Register 22 in Figur 2, den Pseudotaktgeberkreisen 105-8 und entsprechenden Flip-Flops,
welche das Aktivitätsregister'105-4 enthält.
In der Peripheriesteuereinheit 100 liefern die Zeitgeber und Steuerkreise 105-10 der Figur 3c Zeitgebersignale, welche zur
Bemessung bestimmter Zeitintervalle für die Verarbeitung von Datensatzrahmen mit Information dienen. Figur 3c zeigt, daß diese
Schaltkreise zwei in Reihe geschaltete Flip-Flops 105-101 bis 105-104 umfassen, welche mehrere Gatter 105-105 bis 105-112 aufweisen.
Die Flip-Flops 105-101 bis 105-104 arbeiten als Schiebezähler und erzeugen zu bestimmten Zeitintervallen Impulse in Abhängigkeit
von einem Hilfsindexzähler 105-112 in der Datenwiedergewinnungseinheit
105, welche die Zeitdauer der Intervalle bestimmt. Das erste Flip-Flop 105-101 arbeitet als 0,5 Rahmenzeitgeber,
der durch ein Signal QIBOROB über eine Gatter- und
609827/0G2Ü
Inverterschaltung 105-114 jeweils dann gesetzt wird, wenn der
Indexzähler 105-112 auf Null zurückzählt, sowie nach jedem
Rahmenintervall. Das Flip-Flop 105-104 dient als 1,5-Bandsprossenzeitgeber
und erzeugt PDA-Impulse im Abstand von 1,5 Bandsprossen (Rahmen). Die Zeitintervalle werden durch Voreinstellung
des Hilfs-Indexzählers 105-112 mit einem Zählerstand
festgelegt, der vom Indexregister 104-14 als Folge des Signals QISTBOO kommt, wenn der Zähler 105-112 auf Null zurückgeschaltet
ist. Außerdem setzt während der Verarbeitung von NRZ-Signalen ein UND-Gatter 105-130 infolge der Signale QRGHD1A
und QRGHDOO aus dem Block 105-14 in Figur 1 den Hilfsindexzähler
105-112 nach jedem Bjandsprossenintervall. Das bedeutet, daß bei der positiv gerichteten Flanke jedes NRZI Datenimpulses
die Signale QRGHD1A und QRGHDOO die vom Übergangsdetektor gemäß ·-■■
Figur 3a abgeleitet werden, das Flip-Flop 101 auf "1" schalten, wodurch der Hilfszähler 105-112 auf den im Indexregister 104-14
gespeicherten Zählerstand eingestellt wird.
Zunächst lädt die Datenverarbeitungseinheit 104 das Indexregister 104-14 über das Rechenwerk 104-2 mit einem Zählerstand. Dieser ist
um 2 kleiner als die durch die PDA-Taktrate dividierte halbe Bandsprossenzeit. Dieser Wert 2 ermöglicht einen ordnungsgemäßen
Betrieb, der Zählerüberlauf-Logikschaltungen, d.h. diese benötigen
zwei PDA-Taktimpulse.
Verschiedene dieser Signale, beispielsweise die Signale QRFCR10
und QRFCROO werden verschiedenen Teilen des Systems mit den Flip-Flops
des Blockregisters 105-8 in Figur 3a zugeführt. Dies bedeutet, daß die verschiedenen Flip-Flops im Abstand von 1,5
Bandsprossen gesetzt und rückgestellt werden.
Figur 3c enthält ferner mehrere Steuerprüf- und Fehleranzeigeschaltungen
105-13O bis 105-164. Das Flip-Flop 105-130 zeigt, wenn über die Gatter 105-132 bis 105-136 auf "1" gesetzt, an,
daß das D-Ausgangsregister 30 ein zusammengesetztes Zeichen oder eine Bandsprosse enthält. Das Flip-Flop 104-140, welches mit
des
Hilfe des Signals QRDRD10 und Pariätsfehlersignals QTDRP10 auf
Hilfe des Signals QRDRD10 und Pariätsfehlersignals QTDRP10 auf
609827/0626
Eins gesetzt ist, läßt erkennen, daß das Register ein Zeichen mit einem Paritätsfehler enthält, d.h. entweder war die Korrektur
gesperrt,oder der Fehler ist von der Korrekturschaltung 28 nicht beseitigt worden. Ist das Flip-Flop 105-146 über das UND-Gatter
105-148 auf "1" gesetzt, so bedeutet dies eine ausgefallene Bandsprosse für die im NRZI-Code aufgezeichnete Information.
Ähnlich dem Flip-Flop 105-130 zeigt das Flip-Flop 105-160, wenn
es über das UND-Gatter 105-162 auf "1" gesetzt ist, an, daß der Schreibpuffer 109 ein Zeichen oder eine Bandsprosse speichert.
Das Signal DWWRD10 läßt im Zustand "1" erkennen, daß der Puffer
109 mit einem Zeichen geladen ist. Wurde das Flip-Flop 105-150 über die Gatter 105-152 bis 105-154 auf "1" gelegt, so bedeutet'"-dies,
daß das D-Register 30 ein Zeichen mit einem nicht korrigierbaren Bandsprossenfehler enthält. Dies ergibt sich aus der
Tatsache, daß das Zeichen einen Paritätsfehler, aufweist oder mehr
als ein ausgefallenes Bit enthält. Der Zustand, daß mehrere Bits ausgefallen sind, wird dadurch angezeigt, daß das Flip-Flop 105-130
über das UND-Gatter 105-82 auf "1" geschaltet wird. Die Paritätsgenerator-Prüfschaltung 105-159 erzeugt ein Paritätsfehlersignal
für das im D-Register 30 enthaltene Zeichen. Andere Fehlerzustände entsprechend dem Ausfall irgendeiner Anzahl von
Bits, einer übermäßigen Schrägstellung und einem Kanalfehler werden durch den Zustand "1" der Flip-Flops 105-165, 105-170
bzw. 105-176 angezeigt. Diese Flip-Flops werden auf "1" gesetzt, beispielsweise wenn die Signale QRDB010, QP0S010 bzw. QPCF010
der Schaltungen im Block 105-11 den Wert "1" haben.
Figur 3d zeigt weitere Einzelheiten der Funktionswegregister im Block 104-22. Jedes Register hat acht Flip-Flops, welche über
das Rechenwerk 104-2 durch Signale UB10030 bis UB1O53O auf "1"
gesetzt werden. Durch ein vom Decoder 104-6 erzeugtes Steuersignal RDFP410 wird das Register HFR4 auf den durch die Signale
UB10030 bis UB1O53O definierten Zustand eingestellt. Die Flip-Flops
HFR40 bis HFR45 enthalten die Zustandsinformation bezüglich
1 609827/0826
der Betriebsweise eines Einsekundenzeitgebers, eines Bandsprossenzeitgebers,
des Zustands und der NRZ!-Betriebsart, ein
Nachrichtenanzeigefeld bzw. des Anfangs des Bandzustandes. In ähnlicher Weise wird das Funktionswegregister HFR5 mit den
Flip-Flops 104-131 bis 104-135 und den Schaltkreisen 104-122 und 104-136 bis 104-138 mit Signalen aus dem Rechenwerk 104-2
geladen, wenn ein Steuersignal RDFP510 vom Decoder 104-6 erzeugt wird. Die Datenverarbeitungseinheit 104 schaltet das Flip-Flop
104131 auf "1", um die Taktgeberschaltungen für Phasencodierung
zu aktivieren, sobald sie feststellt, daß fünf aufeinanderfolgende Bandsprossen eines Blocks verarbeitet wurden und damit
das Vorhandensein eines tatsächlichen Datenblocks angezeigt wird. Stellt die Datenverarbeitungseinheit 104 fest, daß etwa
25 zusätzliche Bandsprossen oder Zeichen verarbeitet wurden, so schaltet sie das Flip-Flop 104-130 auf "1" und zeigt den PE-Vorlaufbetrieb
an. Zu dieser Zeit werden die Taktgeberkreise der Datenwiedergewinnungseinheit 104, welche mit den ankommenden
Signalen ordnungsgemäß synchronisiert sein sollte, aktiviert. Das Flip-Flop 104-132 wird von der Verarbeitungseinheit 104 auf "1"
geschaltet, um eine Korrektur falscher Bandsprossen durch die Korrekturschaltungen 28 in Figur 2 zu sperren. Wird eine Bandsprosse
mit lauter Werten "1" festgestellt, so schaltet das UND-Gatter 104-135 das Flip-Flop 104-133 auf "1" und zeigt an, daß
der PE-Datenbetrieb läuft. Das Flip-Flop 104-137 wird für Testoperationen benutzt. Liegt es auf "1", so kann die Datenverarbeitungseinheit
und nicht die Peripheriegeräte als Informationsquelle dienen. In diesen Fällen bewirkt die Verarbeitungseinheit
104 eine Umschaltung der Funktionspfadregister-Flip-Flops durch Mikrobefehle, welche den Registern HFR4 und HFR5 über das Rechenwerk
104-2 Konstante zuleiten.
Wie Figur 3d zeigt, werden die Ausgangssignale "0" der Flip-Flops 140-130 und 140-131 durch Daten- und Inverterschaltungen
104-137 sowie 104-138 invertiert. Auch das invertierte Signal QF5011A wird zusammen mit Zeitgebersignalen QRFCR10 einem UND-Gatter-
und Verstärkerkreis 104-122 zugeleitet, um ein Blindspursignal QPSDT1A zu erzeugen,welches (der Kanalfehlerschaltung
in Figur 3b zugeleitet wird.
609827/0C2G
Die Flip-Flops der Register HFR2 und HFR 6 speichern Zustandsinformationen
für die Ergebnisüberprüfung der verschiedenen Operationen.
Unter Bezugnahme auf die Figuren 1 bis 3d soll nunmehr anhand der Flußdiagramme der Figuren 4 und 5a bis 5d die Arbeitsweise
der erfindungsgemäßen Einrichtung beschrieben werden. Aus Figur 4 ist ersichtlich, daß der Beginn der Operation durch eine
Hardware-Rückstelloperation gemäß Block 400 gebildet wird. Das Rückstellsignal entsteht, wenn der Peripherieprozessor 100 entweder
von einer Stromversorgungskonsole oder von einer Hilfssteuerkonsole
mit Strom versorgt wird. Die Hardware-Rückstelloperation beginnt, wenn der Prozessor durch Signale inganggesetzt
wird, welche ihm über die Peripheriesystem-Schnittstellensteuerung und die Leitung RSO oder von der Wartungskonsole oder ·"*
einem Hilfsgerät zugeleitet werden. Diese Aktionen lassen das Hardware-Rückstellsignal entstehen, welches die Datenverarbeitungseinheit
104 auf den nächsten Zustand einstellt, der in einer Hardware-Abtastoperation des Festwertspeichers gemäß Block 402
besteht. Die Abtastoperation beginnt mit der Vorderflanke des Hardware-Rückstellsignals. Zu den hierdurch eingeleiteten Operationen
gehört die -Einstellung der Leitung OPI der Peripheriesystem-Schnittstellensteuerung
PSI 202 auf "0", die Einstellung des Inhalts des Festwertadressregisters 104-4 auf "0" und die
Rückstellung aller Fehlerspeichereinrichtungen zusätzlich zur Aktivierung dieser Einrichtungen, welche diese in die Lage versetzt,
bei Feststellung eines Fehlerzustandes während der Abtastoperation gesetzt zu werden. Während der Abtastoperation erfolgt
Zugriff zu allen Speicherplätzen des Festwertspeichers und deren überprüfung auf Fehler. Die Abtastoperation endet normalerweise
mit der Feststellung einer bestimmten Art von Mikrobefehl in einem Speicherplatz des Festwertspeichers. Hinsichtlich
der Abtastoperation im einzelnen wird auf US-PS 3 831 148 verwiesen. Bei Abschluß der Abtastoperation verzweigt die Verarbeitungseinheit
104 auf eine Mikrobefehlsfolge, welche eine Reihe von grundlegenden logischen Prüfroutinen ingangsetzt, die verschiedene
Teil des Prozessors 100 überprüft. Als erster dieser Prüfvorgänge ist in Figur 4 eine Verzweigungsfolgeüberprüfung
609827/0Ü2G
dargestellt, welche den Betrieb der Verzweigungslogikkreise testet. Hinsichtlich Einzelheiten dieser Betriebsweise kann auf
US-PS 3 728 690 verwiesen werden.
Der nächste Test gemäß Figur 4 bezieht sich auf die überprüfung
des Stammdatenregisters, um festzustellen, daß eine ordnungsgemäße übertragung in das Stammdatenadressregister 104-17 und
das Speicherregister 104-5 über die gezeigten Datenwege erfolgt. Das Registerlöschsegment wird zur überprüfung der Funktionswegregister
und der Generalregister herangezogen, indem bestimmte Bitmuster in die Register eingegeben und anschließend die Register
zurückgestellt werden. Anschließend überprüft die Rechenwerk-Multiplexertestoperation
ALU MPX die Betriebsweise des Rechenwerks ALU, der Multiplexer und der Ausgangsauswahllogik,
schaltungen. Dieser Teil des Prozessors wird während der Ausführung aller Befehle überprüft, wobei Information durch das
Rechenwerk ALU 104-2 hindurchläuft und während arithmetische logische Operationen erfolgen. Dabei werden verschiedene Register
durch die Multiplexerkreise ausgewählt, um die Quelle für Operanden zu bestimmen und die Stelle, wohin die Ergebnisse zu
liefern sind. Folglich wird die Fähigkeit, verschiedene dieser Register auszuwählen, als Kernerfordernis des Systems angesehen.
Die Testroutine überprüft die Auswahloperationen, inäm alle Register
mit "0" und nur ein bestimmtes Register mit "1" geladen wird. Anschließend wird eine Modifizierung des Inhalts dieses
einen Registers durchgeführt,und alle Register werden daraufhin
überprüft, daß keines der anderen Register durch die Modifikation des einen Registers beeinflußt wurde. Im Anschluß an diese überprüfung
erfolgt eine Rechenwerküberprüfung ALU, welche das Rechenwerk verschiedene logische und arithmetische Befehle verarbeiten
läßt, die auf den Inhalt zweier Generalregister GRO und GR2 einwirken. Diese überprüfung erstreckt sich auch auf die
ordnungsgemäße Betriebsweise* der verschiedenen Anzeiger im Rechenwerk. Die überprüfung des Rechenwerkes kann sich nur auf
dessen Hauptoperationen erstrecken und stellt keine vollständige Durchprüfung des Rechenwerks ALU dar.
609827/0628
Als nächster Testblock ist in Figur 4 eine Registertestsegmentroutine
angegeben, welche den Betrieb aller Register des Systems überprüft. Der vorangehende Prüfvorgang erstreckte sich auf die
Fähigkeit, jedes der Register auf Null zu setzen, d.h. zu löschen, Dies war der Registerlöschsegmenttest. Im jetzigen Test werden
Datenmuster in jedes der Register eingegeben und der Inhalt anschließend überprüft, um festzustellen, ob die Register und die
ParitätsprüfStromkreise und Logikschaltungen, welche die Paritätsfehler^anzeigen.
speichern, ordnungsgemäß arbeiten.
Anschließend wird der Zwischenspeicher überprüft, wobei nicht nur die Speicheranordnung getestet wird und dabei die vorhandenen
Paritätserzeuger: und Prüfkreise Verwendung finden, sondern dient
gleichzeitig der Überprüfung der Adressierfähigkeit des Zwischenspeichers, indem eine kombinierte Adressenauswahlprüfung erfolgt.
Hierbei werden verschiedene Muster in den Speicher eingegeben und anschließend wieder ausgelesen und mit den ursprünglich eingeschriebenen
Mustern verglichen.
Weitere nicht dargestellte Testroutinen überprüfen den Betrieb der Haupttaktgeberkreise innerhalb der Datenverarbeitungseinheit
104. Ferner prüfen sie die Lese/Schreib-Steuerzähler des Zwischenspeichers,
den Betrieb des Indexzählers des 1-Bandsprossenzeitgebers und des 1-Sekundenzeitgebers. Auch die Haltefähigkeit
der Datenverarbeitungseinheit wird überprüft. Die Haltefolge
wird jeweils dann eingegeben, wenn die Datenverarbeitungseinheit einen Zustand feststellt, der den Prozessor außer Betrieb gehen
läßt. Die einzelnen Testvorgänge können in der in US-PS 3 728 690 beschriebenen Weise erfolgen.
Teil der grundlegenden logischen Testroutinen sind die Routinen zur Überprüfung der Datenwiedergewinnungseinheit 105. Diese
Tests stellen nicht nur fest, daß Information durch diese Einheit hindurchgeschleusst und darin ordnungsgemäß wieder aufbereitet
werden kann, sondern überprüft gleichzeitig, daß diese Übertragung innerhalb der vorgeschriebenen Zeit erfolgt. Die
verschiedenen Testroutinen sind zeitlich so abgestimmt, daß
909827/0626
einerseits ein korrekter Wert der Information und andererseits
eine übertragung dieser korrekten Werte zur richtigen Zeit überprüft
wird. Hiermit wird sichergestellt, daß der Prozessor optimal arbeitet. Durch überprüfung des Zeitverhaltens wird der
Prozessor daran gehindert, Operationen in weniger effektiver Weise auszuführen, was zu einer ständigen Zunahme der Fehlerquote
und kleinerer Fehler führen würde, die andererseits korrigierbar wären, wenn sie eher entdeckt würden.
Die Figuren 5a bis 5d zeigen weitere Einzelheiten verschiedener Testroutinen der Blocks 406 bis 414, welche die Betriebsweise
der Datenaufbereitungseinheit überprüfen. Die Umkehrprüfsegmentroutine
für die Geräteschnittstelle besteht im Prinzip aus drei Subroutinen:
1. Eine Mustererzeugungssubroutine (IBLTiDP);
2. einer Impulsgenerator subroutine (IBLTrDG) ;
3. einer Entschrägungsdaten-Überprüfungssubroutine (IBLT:DC).
Die erste Routine erzeugt ein Muster, welches als ausreichend angesehen wird, um die Datenwiedergewinnungs- bzw. Datenaufbereitungseinheit
105 zu testen. Anschließend wird das Muster durch die Impulsgeneratorroutine modifiziert, die das Muster in Zeitimpulse
einer Form umwandelt, wie sie die Datenaufbereitungseinheit 105 normalerweise von einem Magnetbandgerät erhält. Diese
Betriebsweise entspricht der Schreiboperation,und die erzeugten
Taktgeberkurvenformen sind denjenigen gleichwertig, welche beim Einschreiben und anschließenden Lesen von einem Bandgerät auftreten.
Die letzte Folge überprüft, ob die von der Datenwiedergewinnungseinheit 105 wiedergewonnene Information der zuvor eingeschriebenen
Information entspricht und ob die verschiedenen Fehleranzeigekreise auf den entsprechenden Zustand gesetzt sind.
Dies bedeutet, daß im Falle eines ordnungsgemäßen Datenmusters alle Fehleranzeiger auf "0" stehen müssen, bzw. im Falle eines
fehlerhaften Datenmusters bestimmte Anzeiger auf "1" gesetzt sind.
609827/0626
Die erste Serie von Mustern befaßt sich mit der überprüfung der
Datenwiedergewinnungseinheit 105 bei der Verarbeitung von Informationen
im NRZI-Code. Diese Betriebsweise ist ausgewählt/ weil
sie die am wenigstens komplizierte Betriebsweise ist, welche die Datenverarbeitungseinheit ausführen muß. Die für den schwierigsten
Fall erzeugten Muster sind folgende:
Muster Nr. M 0 1234567 Fehler
01 0 0 0000001 0
02 oo 0000010 ο
09 | 1 | 0 | 0000000 | 0 |
10 | 1 | 1 | 1111101 | 1 |
11 | 0 | 0 | 1110111 | 1 |
12 | 1 | 0 | 1010101 | 0 |
Figur 5a läßt erkennen, daß der Anfangsteil der Testfolge den Abruf
von Mikrobefehlsworten aus dem PROM-Speicher 104-1 enthält, wodurch die verschiedenen Funktionswegregister in die Lage versetzt
werden, die Datenverarbeitungseinrichtung in der gewünschten Weise arbeiten zu lassen. Die Betriebsart dient der 9-Kanalverarbeitung
von Daten im NRZI-Code mit ungerader Parität. Das Signal QDCDR1A wird auf "1" gebracht, wodurch die verschiedenen Register
des Entschrägungspuffer-Bereichs 20 zusammen mit dem D-Register so eingestellt werden, daß alle darin enthaltenen Flip-Flop-Paare
zurückgestellt sind. Der nächste Mikrobefehl setzt den Schreibpufferspeicher
190 auf "1 "-Werte, wodurch die Datenwiedergewinnungseinheit
auf "0" umschaltet. Die folgenden beiden Mikrobefehle setzen die Bitpositionen 0,1 und 3 des Funktionswegregisters
HFR5 auf "0" und die Bitpositionen 2,3 und 7 auf "1" (vgl. Figur 5a) . Auch die Bitpositionen 2 und 3 des Funktionswegregisters
HFR4 werden auf "0" bzw. "1" gesetzt. Der nächste Mikrobefehl erzeugt ein erstes Muster, welches mit Ausnahme der Bitposition 7
überall den Wert 11O" aufweist. Der folgende Mikrobefehl führt zu
einer Verzweigung in die Impulserzeugungsroutine IBLT:DG.
j 609827/062G
Diese nimmt das von der Mustererzeugungsroutine erzeugte Muster und wandelt es in Niedrigpegel- und Hochpegel-Datenimpulse um,
welche die normalerweise von einem Bandgerät empfangenen NRZI-Informationen ersetzen. Diese Impulse werden derart erzeugt, daß
der erste Impuls ein Niedrigpegelimpuls mit zwei PDA-Breite ist, gefolgt von einem zweiten Hochdatenimpuls mit zwei PDA-Breite,
getrennt durch sechs PDA-Impulsbreiten. Die Routine arbeitet als Aufrufroutine, indem sie gleichgültig wo sie aufhört, jeweils die
Steuerung an die aufrufende Routine zurückgibt. Um die ersten neun Muster zu erzeugen, ist es lediglich erforderlich, das Anfangsmuster einmal zu verschieben und über das Rechenwerk zu prüfen,
daß das Muster nicht nur aus "0" besteht. Bei der nächsten Verschiebung ändert das Rechenwerk das "O"-Ausgangssignal auf "1"
und zeigt damit an, daß die Routine die ersten neun Muster durchlaufen hat. Im Fall der Muster 10 bis 12, werden diese durch Einladen
konstanter Werte im Gegensatz zur Verschiebung erzeugt.
Wie Figur 5a zeigt, wird der Inhalt des Schreibpuffers 109 mit dem Inhalt des Generalregisters GRO über ein ODER-Gatter zusammengeschaltet
und das Ergebnis aufgrund eines ersten Mikrobefehlswortes in den Schreibpuffer zurückgegeben. Dieses Mikrobefehlswort liefert die geeigneten Signale entsprechend der Vorderflanke
der Niedrigpegel-Datenimpulse. Das nächste Mikrobefehlswort lädt eine Konstante von 2 in das Zwischenspeicherregister gemäß Figur
1. Das anschließende Mikrobefehlswort DG03 setzt das Rechenwerk
104 so, daß die Inhalte des Generalregisters GRO und des Schreibpufferregisters WBF einer ODER-Verknüpfung unterworfen
und das Ergebnis in den Schreibpuffer zurückgeladen wird. Hierdurch entsteht die Rückflanke des zu erzeugenden Niedrigdatenimpulses.
Der nachfolgende Mikrobefehl DG04 vermindert den Inhalt des Zwischenspeicheradressregisters
um 1 und überprüft das Ergebnis mit Hilfe eines Verzweigungs-Mikrobefehls DG05. Ist der Zählerstand
die
nicht gleich Null, so wird den Zählerstand schrittweise verringernde
Operation wiederholt. Ist hingegen der Zählerstand gleich Null, so wird das Mikrobefehlswort DG06 ausgeführt, welches
das Rechenwerk erneut so einstelltf daß die j Inhalte des
60 982 7/0626
Schreibpuffers und des Generalregisters GRO über ein ODER-Gatter verglichen werden. Hierdurch entsteht die Vorderflanke
des Hochpegel-Tatenimpulses nach einer Zeitspanne, die größer ist als 6 PDA-Taktimpulse. Das nächste Mikrobefehls DG07 überträgt
erneut eine Konstante 2 in das Zwischenspeicheradressregister. In ähnlicher Weise setzt das Mikrobefehlswort DG08
das Rechenwerk so, daß die Inhalte des Schreibpuffers und des Generalregisters über ein ODER-Gatter zusammengeschaltet werden
und die Rückflanke des Hochpegel-Datenimpulses entsteht. Der bestehende Zählerstand wird auf "0" überprüft durch das Mikrobefehlsowrt
DG09 und mit dem anschließenden Mikrobefehlswort DG10 solange schrittweise verringert, bis der Wert Null erreicht
ist. Hierauf folgt der Mikrobefehl DG11, der den Zustand des
Datenbereitschaft-Flip-Flops in Figur 3c überprüft. V
Hat das Datenbereitschafts-Flip-Flop den Wert "1", so erfolgt
eine Verzweigung zum Mikrobefehlswort DG13, wodurch ein Fehlerzustand
angezeigt wird, weil das in den Entschrägungspufferbereich
eingegebene Muster zu zeitig angekommen ist. Befindet sich das Datenbereitschafts-Flip-Flop immernoch im Zustand "0", so
wird das Mikrobefehlswort DG12 ausgeführt, welches den Zustand des Datenbereitschafts-Flip-Flops um einen PDA-Taktimpuls später
erneut überprüft. Steht dieses Flip-Flop auf "1", so zeigt dies an, daß das Muster zur rechten Zeit angekommen ist und bewirkt
eine Verzweigung in eine Entschrägungsdatenprüfroutine. Steht
das Datenbereitschafts-Flip-Flop noch auf "0" und zeigt an, daß das Muster zu spät erschienen ist, so wird das Mikrobefehlswort
DG13 ausgeführt und die Operation angehalten. Die Ausführung eines Halte-Mikrobefehls setzt die Operationen des Peripherieprozessors
aus. Dies bedeutet, die Inhalte des Festwertspeicheradressregister 104-4 werden eingefroren und damit auch der Zustand
der Anzeige- und Speicherregister innerhalb des Systems. Dies erfordert dann eine Diagnose der Fehlerzustände, um von
hier aus von Hand weiterzuarbeiten. Nimmt man an, daß das erste Muster durch die Datenwiedergewinnungseinheit hindurch übertragen
und zur geeigneten Zeit empfangen wurde, so vergleicht das
609827/0626
Mikrobefehlswort DCO1 das Muster vom Entschrägungsregister DRO
mit dem Inhalt des erzeugten Musters im Generalregister GRO. Dies erfolgt durch Einstellung des Rechenwerks 104-2 derart, daß
die Inhalte der beiden Register einer Exklusiv-ODER-Operation
unterworfen werden. Das Mikrobefehlswort DC02 überprüft das Ergebnis dieses Vergleichs, d.h. es überprüft den Zustand eines
dem Rechenwerk zugeordneten Anzeigers AOZ, der anspricht, wenn alle Stellen 11O" sind.
Nimmt man an, daß der Vergleich erfolgreich war und das Ergebnis "0" ist, so wird )das Mikrobefehlswort DC04 aufgerufen. Dieses erzeugt
ein Unterbefehlssignal RDLDE10, welches die Datenaufbereitungs-Fehler
anzeigen, d.h. die Signale QIPDRP10 und QTUFE10 in
Figur 3c in das Generalregister 2 lädt. Das Mikrobefehlswort DC05 setzt die nicht benutzen Bitpositionen im Generalregister GR2
auf Nullj und das Mikrobefehlswort DC06 prüft den Zustand des EntschrägungsParitätsanzeigeslgnals
QTDRP10, welches dem Ausgangssignal des Paritätsgenerators 105-159 in Figur 3c entspricht. Ist
dieser Anzeiger nicht auf "1" gesetzt, so findet eine Verzweigung zu einem Mikrobefehl DC08 statt, der den Zustand des fehlerhaften
Bandsprossen-Fehleranzeige-Flip-Flops 105-150 in Figur 3c
überprüft. Wurde dieses Flip-Flop nicht auf "1" gesetzt, so zweigt die Routine zum Mikrobefehlswort DC10 ab. Dieses und das
nächste Mikrobefehlswort überprüfen, ob das Generalregister GR2 an allen Stellen mit "1" geladen ist, d.h. das erzeugte Muster
eine falsche Parität hat, oder an allen Stellen den Wert "0" hat, gleichbedeutend mit einem Muster ordnungsgemäßer Parität.
Enthält das Generalregister GR2 ein Bitmuster mit überall "0", so ruft die Datenverarbeitungseinheit 104 das Mikrobefehlswort
DC13 auf, welches eine Rückkehr zur Datenmusterroutine und im
einzelnen zum nächsten Mikrobefehlswort DP06 innerhalb der Routine bewirkt. Dieser Mikrobefehl verschiebt den Inhalt des
Generalregisters 0 um 9 Bit-Positionen nach links, um die nachfolgenden Muster 2 bis 9 zu erzeugen. Das Mikrobefehlswort DP07
überprüft das Ergebnis und bestimmt, ob die Routine erneut zur Impulserzeugungsroutine verzweigen muß oder zum nächsten Mikro-
509827/0626
befehlswort DPO8 gelangt, um die Muster 10-12 zu erzeugen.
Nimmt man an, daß die ersten neun Muster erzeugt wurden und das Anzeigesignal AOZ für alle Stellen auf Null auf den Wert "1" gesetzt
ist, so wird das Mikrobefehlswort in DP08 ausgeführt, welches das Einladen einer Konstanten in das Generalregister 0 bewirkt.
Anschließend führt das Mikrobefehlswort DB09 zu einer Verzweigung zur Mustererzeugungsroutine, welche die gleichen Operationen
hinsichtlich der Muster 11 und 12 ausführt, wie dies in
Figur 5a dargestellt ist. Auch die Routinen, welche im Zusammenhang mit Muster 1 aufgerufen wurden, werden erneut aufgerufen.
Nach Ausführung des letzten Musters bewirkt das Mikrobefehlswort Dd3 der Prüfroutine eine Verzweigung zur NRZI-Prüfroutine gemäß ·
Figur 5b auf unterdrückte Daten. Diese Routine erfordert die Einstellung der gleichen Funktionen wie beim vorangehenden Test. Im
allgemeinen bewirkt der NRZI-Datenunterdrückungstest die Erzeugung
einer Pseudo-Bandsprossenrate, um den Unterdrückungsbandsprossenindikator
zu überprüfen. Im einzelnen wird eine Bandsprosse in die Datenwiedergewinnungseinheit 105 eingegeben und
nach einer vorgegebenen Zeit werden die Stromkreise überprüft, um festzustellen, ob die Unterdrückung der Bandsprosse erkannt
worden ist. Dies überprüft den Betrieb des Hilfs-Indexzählers
104-16, der die Zeitvorgabe für den Bandsprossenunterdrückungsindikator liefert. Dieser Hilfsindexzähler befindet sich in der
Datenwiedergewinnungseinheit und wird in Abhängigkeit vom Regelindexzähler gemäß Figur 2 betrieben. Der Hilfszähler wird auch vom
Indexregister des Systems geladen aber er kann innerhalb der Datenwiedergewinnungseinheit
frei arbeiten.
Die zusammengesetzte Bandsprosse wird dann zur Datenverarbeitungseinheit übertragen. Die Routine simuliert ferner die übertragung
eines Niedrigpegel-Datenimpulses ohne Hochpegel-Datenimpulse. Dies entspricht der übertragung von Randimformationen von einem Bandgerät
im Fall, wo die Information die Niedrigpegelschwelle passiert, jedoch nicht die Hochpegelschwelle erreicht. Der
Peripherieprozessor enthält Taktstromkreise zur Wiedergewinnung von Randdaten und dieser Prüf Vorgang bestimmt diej Fähigkeit
609827/062(3
dieser Stromkreise, diese Daten wiederzugewinnen und auch zu korrigieren. Außerdem überprüft diese Routine das Zeitverhalten
der Datenbereitschaftsstromkreise. Vorangehende Routinen haben die Datenbereitschaftszeitgabe für eine ordnungsgemäße Bandsprosse
mit Daten überprüft. Diese Routine überprüft jetzt die Datenbereitschaftszeitgabe für eine Randbandsprosse. Sie überprüft
ferner den Betrieb des Hauptindexzählers 104-16, indem er
dessen Inhalt zu einer bestimmten Zeit mit einem erwarteten Wert vergleicht.
Figur 5b zeigt, daß das erste Mikrobefehlswort DD01 die Speicher der Datenwiedergewinnungseinheit löscht, d.h. das Signal QDCDR1A
auf "1" setzt. Das nächste Mikrobefehlswort DD01A überträgt einen
Zählerstand "0" zum Funktionswegregister 1, d.h. die Bitstellen»6
und 7, und schaltet damit den Zähler ab. Aufgrund des Mi.krobefehlswortes
DDOiB wird das Indexregister 104-14 gemäß Figur 1 über das Rechenwerk 104-2 mit der Pseudo-Bandsprossenrate geladen.
Der nächste Mikrobefehl lädt die Bandsprossenrate in das Generalregister 0, während das Mikrobefehlswort DD02A diese
Bandsprossenrate in das Indexregister 104-14 überführt. Das Laden der 8 niedrigwertigen Bits des Indexregisters 104-14 bewirkt,
daß der Hauptindexzähler 104-16 vom Indexregister her geladen wird. Während der Prüfroutinen wird der größte vom Prozessor 100
je zu verarbeitende Bandsprossenzählstand verwendet, d.h. er wird auf die niedrigste Bandgeschwindigkeit von 18,75 Zoll pro
Sekunde und die niedrigste Dichte von 200 Bits pro Zoll gesetzt. Durch überprüfung der Betriebsweise unter Verwendung der Höchstwerte
ist sichergestellt, daß die Anlage bei allen Werten ordnungsgemäß arbeitet.
Das Mikrobefehlswort DD03 erzeugt das geeignete Muster, indem der Inhalt des Schreibpuffers über ein Exklusiv-ODER-GatterYund das
Ergebnis in den Schreibpuffer zurückgeführt wird. Hierdurch entsteht die Vorderflanke des Niedrigpegel-Datenimpulses. Das Mikrobefehlswort
DD04 gibt das Muster "01" in die Bit-Positionen 6 und 7 des Funktionswegregisters 1, welches den Indexzähler aufgrund
des PDA-Taktimpulses setzt. Zu dieser Zeit wird der Hilfs-
609827/0828
indexzähler 105-13 aus dem Indexregister 104-14 geladen. Das
Verzögerungs
Mikrobefehlswort DD06 lädt eine ^konstante in das Zwischenspeicher-Adressregister,
während das Mikrobefehlswort DD07 den Anzeige-Flip-Flop für unterdrückte Bandsprossen gemäß Figur 3c
zurücksetzt.
Die Mikrobefehlsworte DD08 und DD09 zusammen bewirken eine Verzögerung
von 12 PDA-Taktimpulsen. Während dieser Zeit wird der Zustand des Datenbereitschafts-Flip-Flops in Figur 3c geprüft
und zwar aufgrund der Mikrobefehlswort DD10 bis DD12. Das Datenbereitschafts-Flip-Flop
sollte sich 17 PDA-Impulse nach der Rückflanke im Zustand "0" befinden und 18 PDA-Impulse nach der
Rückflanke auf "1" umschalten. Durch überprüfung des Zustands des Datenbereitschafts-Flip-Flops wird die Zeitgabe innerhalb ■■
eines PDA-Taktimpulses überprüft, um festzustellen, daß die Bitmuster-Signale durch die Datenwiedergewinnungseinheit 105 hindurchgelangt
und zur rechten Zeit angekommen sind. Ergibt sich, daß diese Impulse nicht im vorschriftsmäßigen Zeitintervall eingelaufen
sind, so bewirkt das Mikrobefehlswort DD13 ein Verzögern Das Mikrobefehlswort 12 prüft, ob der Datenbereitschafts-Flip-Flop
seinen gesetzten Zustand beibehält, d.h. es überprüft den Betrieb des Rückführgatters.
Die nächste Gruppe von Mikrobefehlsworten prüft das Zeitverhalten in Bezug auf die Einstellung des Flip-Flops 105-140 in Figur 3c
für unterdrückte NRZI-Bandsprossen. Figur 5b zeigt, daß die MikrobefehlswortsDD13A und DD13B den Zählerstand 50 bzw. 16 in
das Generalregister GR2 bzw. in das Zwischenspeicher-Adressregister SPA einladen. Die Mikrobefehle DD13B bis DD13F werden
50 mal durchgeführt, bis der ursprünglich im Generalregister 2
gespeicherte Zählerstand auf Null zurückgeschaltet ist. Hieran schließt sich die Durchführung des Mikrobefehlswortes DD13G an,
wodurch das Funktionswegregister FP1 mit Werten 11O" geladen und
der Indexzähler angehalten wird. Das Mikrobefehlswort DD13H führt zur übertragung des Inhalts des Indexzählers in das Indexregister
gemäß Figur 1.
609827/0 6 20
Mit den Mikrobefehlsworten DD14 bis DD16 wird der Zustand des
Flip-Flops 105-140 überprüft. Wurde dieses Flip-Flop zu zeitig oder zu spät gesetzt, so hält das Mikrobefehlswort DD17 die
Systemoperation an. Da das System während des PrüfVorganges auf
die niedrigste Bandgeschwindigkeit und die niedrigste Bandsprossenrate geschaltet ist, wird der Zustandswechsel des Flip-Flops
104-140 um eine beträchtliche Zeitspanne verzögert, ehe
die Änderung vom Ausschalt- in den Einschaltzustand geprüft wird. Die zeitliche Steuerung des NDF-Flip-Flops bezüglich der verschiedenen
Konstanten wird folgendermaßen erreicht. Das Flip-Flop NDF hat den Ausgangswert 1 zur Zeit +1924 PDA-Impulse nach
der Rückflanke des Niedrigpegel-Datenimpulses, entsprechend der dreifachen Bandsprossenrate zuzüglich 4 PDA Taktimpulse. Wenn
das NDF-Flip-Flop zu zeitig gesetzt wird, so tritt dies zur Zeit
+1923 PDA Taktimpulse auf. Die wiederholte yerzögerungs.schleifen
folgendermaßen dargestellt werden: -_ ', ' , r . -. '.;.".■--."
' Verzögerung =
. (TH-D2+4 (M-1)+ (N*1)2+2) = 2(MN+3M-1)
Wobei -M = 50, N=16 und ; ·
Verzögerungs^^rftß = 13F) « 18981PpA;
+22 (Nr.05 = 13B) = 1920 PDAi
+ 2 (136 = 13H) = 1922 PDA.
Der letztgenannte Teil dieser Prüfroutine mit den Mikrobefehlsworten DD18 bis DD24 überprüft den Betrieb des Hauptindexzählers.
Der Inhalt dieses Zählers wird mit einem vorgegebenen Wert verglichen. Stimmen die Werte überein, so leitet der Mikrobefehl
DD23 den nächsten PrüfVorgang ein. Führt der Vergleich hingegen zu keiner Obereinstimmung, so wird das System durch das Mikrobefehlswort
DD24 angehalten.
Wie Figur 4 zeigt, handelt es sich bei dem nächsten grundlegenden logischen Prüfvorgang um den Blockdetektor-Folgetest gemäß Block
410, welcher in Figur 5c im einzelnen dargestellt ist. Wenn die Datenverarbeitungseinheit 104 die Blockdetektorroutine ausführt,
so wird hierbei jedes der 512 möglichen Datenmuster simuliert und die Blockdetektoranzeige-Flip-Flops, für jedejs Muster auf eine
■609827/0626
ordnungsgemäße Arbeitsweise der Anzeiger hin überprüft. Der Inhalt
des Funktionswegregisters FR2 wird dazu benutzt, den erwarteten Zustand der Blockdetektoranzeiger zu speichern. Führt der
Vergleich mit dem tatsächlichen Zustand nicht zu einer Übereinstimmung, so führt die Routine zum Anhalten des Systems. Die folgende
Tabelle zeigt die Beziehung zwischen den Datenkanälen, Bandspuren und Zonen.
Datenkanal P01234567 573P21O64 Datenkanal
Bandspur 476539182 123456789 Band Spur
Zone A 11XXXX1XX 1XX1XX1XX Zone A
Zone B XXX1XXX11 X1XX1XX1X Zone B
Zone C XX1X11XXX XX1XX1XX1 Zone C
Wie bereits erwähnt, wird der IRG-Speicheranzeiger gesetzt,
wenn ein Bit in einem Kanal auf "1" umgeschaltet wird; der ' Phasencodierungs-Zonendetektor wird gesetzt, wenn irgendeine der
Zonen A, B oder C auf "1" schaltet; das Phasencodierungsbandmarken-Flip-Flop
wird gesetzt, wenn die Zone C die Werte "0" hat und das Phasencodierungszonendetektor auf "1" steht, das
Phasenidentifizierungsstoß-Flip-Flop wird auf "1" gesetzt, wenn die Zonen C und B den Wert "0" haben und das Bit P auf "1"
steht, während das Phasenblockdetektor-Flip-Flop gesetzt wird,
wenn das· Phasencodierungszonendetektor-Flip-Flop den Wert "1"
hat oder irgendwelche drei Bits den Wert "1" haben. Wie Figur 3b zeigt, sind die Flip-Flops für den vorliegenden Test dem
Funktionswegregister 2 wie folgt zugeordnet
F20 = IRG; F21 = PZD; F22 = PTM; F23 = PID; F24 = PDB;
F25 = X; F26 = X; und F27 = C.
"X" bedeutet eine unbedenkliche Situation. Das Funktionswegregister
2 wird für verschiedene Operationen eingesetzt,und die
gegenwärtige Operation bedeutet die Speicherung des erwarteten Ergebnisses für die überprüfung der Blockdetektoranzeigekreise.
Wie Figur 5c erkennen läßt, werden alle möglichen Datenmuster zur überprüfung der Anzeigekreise der Datenwiedergewihnungseinheit
zugeleitet. Diese Stromkreise sind derart beschaffen, daß
f 1 i
809827/0626
kleine Fehler unentdeckt über längere Zeit stehen könnten und zu einer Randoperation ohne merklich feststellbare. Fehlerzustände
führt. Jedes der möglichen Daten-Bitmuster wird in die Datenwiedergewinnungseinheit eingegeben,und die sich ergebenden
Zustände der Anzeige-Flip-Flops werden mit einem vorgegebenen
Zustand verglichen. Ergibt sich keine vollständige Übereinstimmung , so führt dies zu einem Anhalten der Systemoperation. Jedes
Datenmuster wird zweimal in die Datenwiedergewinnungseinheit eingegeben, weil die Blockdetektorkreise sowohl auf positiv als auch
auf negativ gerichtete übergänge eines normalen Datenkurvenzuges ansprechen müssen. Jedes Muster wird als positiv gerichteter
Übergang beim Setzen des Musters in den Schreibpuffer eingegeben
und erscheint als negativ gerichteter Übergangsimpuls beim Rückstellen des zuvor im Schreibpuffer gespeicherten Musters.
Nach Figur 5c bildet eine erste Gruppe von Mikrobefehlsworten eine Einrichtprozedur, welche die Register auf die Ausführung
der Routine vorbereitet. Beispielsweise wird das Indexregister mit einer Hochgeschwindigkeits-Bandsprossenrate geladen, weil
die Niedriggeschwindigkeits-Bandsprossenraten zuvor bereits überprüft wurden. Somit wird eine kleine Zahl in den Indexzähler
gegeben und die Routine wird mit hoher Geschwindigkeit durchgeführt. Das Mikrobefehlswort BK06 prüft hinsichtlich eines
Musters mit lauter Nullen, d.h. des einfachsten simulierbaren Musters. Handelt es sich um ein Muster mit lauter Nullen, erfolgt
eine Verzweigung zum Mikrobefehlswort BK41, welches den Simulationsteil der Routine umgeht. Liegt ein Muster vor, welches
nicht nur aus Werten "0" besteht, so wird das Mikrobefehlswort BK07 durchgeführt, welches zusammen mit dem nachfolgenden Mikrobefehl
die entsprechenden Zustände der Zonendetektorschaltung und der Blockdetektorschaltung erzeugt. Das Mikrobefehlswort
BK 17 führt zu einer Verzweigung zum Mikrobefehlswort BK29 für die überprüfung auf Vorhandensein einer Bandmarken-Bandsprosse.
Eine Bandmarken-Bandsprosse kann als Untergruppe der überprüfung des Zonendetektors angesehen werden und stellt die Bedingungen
fest, unter denen das Bandmarken-Flip-Flop auf "1" gesetzt wird.
609827/0626
An denjenigen Stellen, an denen bestimmte bekannte Resultate erhalten
werden, verzweigt die Routine zu Mikrobefehlen für die Ausführung tatsächlicher Überprüfungen. Die erste Gruppe von
Mikrobefehlsworten,beginnend mit Wort BK41, bildet einen Teil
einer Synchronisieranordnung, welche den Zustand des NRZI-Rahmenunterdrückungs-Flip-Flop
überprüft, um den Zustand des Hilfszählers herauszufinden. Wenn dieses Flip-Flop auf "1" schaltet,
zeigt es, daß der Hilfszähler einen Betriebszyklus beendet hat.
Das Mikrobefehlswort BK43 gibt ein Muster in den Schreibpuffer, während das Mikrobefehlswort BK45 die Zeit überprüft, zu der
das Rahmenunterdrückungs-Flip-Flop erneut gesetzt wird und das
Ende eines weiteren Zyklus anzeigt. Auf diese Weise kann das Zeitintervall für einen Zyklus genau gemessen werden, insbesondere
weil die vorangehende Routine bestimmt, daß das Flip-Flop innerhalb der gewünschten Zeitgrenzen arbeitet.
Die Mikrobefehlsworie BK47 bis BK55 testen die Zustände der Blockdetektor-Flip-Flops
und speichern das Ergebnis im Generalregister GR2. Das Mikrobefehlswort BK 57 vergleicht den Zustand
dieser Anzeiger mit einen»vorgegebenen Zustand, welcher im
Funktionswegregister FP2 gespeichert ist. Die Mikrobefehle BK58 und BK59 führen zu einem Anhalten, falls der Vergleich keine
Übereinstimmung zeigt. Der erste Durchlauf durch die Routine erfolgte mit einem Vorderflanken-Datenmuster. Wie in Figur 5c
dargestellt, wird diese Routine wiederholt und erzeugt ein Rückflanken-Datenmuster,
indem die entsprechenden Dateninhalte des Schreibpuffers rückgesetzt werden und somit einen von negativ
nach positiv gehenden Übergang entsprechend dem Mikrobefehlswort BK43 erzeugen. Das simulierte Ergebnis sollte das gleiche
sein. Die Mikrobefehlsworte BK42 und BK45 überprüfen den Zustand des Rahmenunterdrückungs-Flip-Flops zwischen dem Intervall, in
dem der Inhalt des Schreibpuffers aufgefüllt wird bis zur Erzeugung des ordnungsgemäßen Übergangs. Auch hier werden die Ergebnisse
überprüft.und bei zweimaligem Durchlauf des Prüfmusters
überprüft das Mikrobefehlswort BK62 den Inhalt des Generalregisters
GRO auf die Werte "1" mit der Folge, daß das Signal A01N
=0, falls Generalregister GRO alle Stellen den Wert "1" haben.
809827/0626
Wenn das Generalregister GRO nur Nullen aufweist, so zeigt dies, daß die Testmuster vollständig sind. Haben die Testmuster nicht
alle den Wert 11I", so schaltet das Mikrobefehlswort BK61 das
Testmuster im Generalregister GRO um einen Schritt weiter und speichert es in den Generalregistern GRO und GR2. Das Mikrobefehlswort
BK66 prüft, ob eine 256-Grenzbedingung vorhanden ist, weil das System nur einen 8-Bit-Schritt aufweist. Im Fall
von 9 Bits stellt die Routine den Nullzustand fest, zu welcher Zeit das 9. Bit auf "1" gesetzt wird, um die Erzeugung eines
512-Musters abzuschließen. Die übrigen Mikrobefehlsworte werden
zur Prüfung der Hardware-Stromkreise benutzt, welche für die Verarbeitung von zyklisch redundanten Prüfzeichen dienen.
Ein Spiegelkarten-Mikrobefehl verlagert die linken und rechten Bits. Der CRS-Mikrobefehl führt die Rückführungsverschiebungsfunktion
aus, welche in CRC-Berechnungen benutzt wird. Für jeden Zyklus wird der Rest aufgrund des Mikrobefehlswortes BK41 in
einem Platz des Zwischenspeichers gespeichert. Der Mikrobefehl BK72 führt zu einer Verzweigung zurück zum Mikrobefehlswort BK4
und damit zur Erzeugung des nächsten Musters. Nachdem das letzte Muster der Datenwiedergewinnungseinheit zugeführt ist, wird der
im Zwischenspeicher vorhandene Rest abgerufen und mit dem Inhalt des Generalregisters GRO durch eine Exklusiv-ODER-Operation verglichen.
Gemäß Figur 4 ist die nächste grundlegende Prüfoperation die Auswahlfolge des Phasencodierungstaktes gemäß Block 412, welche
die Stromkreise zur Auswahl der Peripheriegeschwindigkeiten überprüft. Diese Prüfoperationen im einzelnen sind nicht Gegenstand
der vorliegenden Erfindung, so daß in der weiteren Beschreibung, davon ausgegangen wird, daß diese Stromkreise ordnungsgemäß
arbeiten.
Als nächstes folgt in Figur 4 die Datenwiedergewinnungsprüfroutine
gemäß Block 414, welche im einzelnen in Figur 5d dargestellt
ist. Dies ist der für die vorliegende Erfindung wichtigste PrüfVorgang. Hier sind Gruppen oder Blöcke von Mustern in einem
609827/0828
vorgegebenen Format angeordnet, entsprechend dem Datenblock auf dem Aufzeichnungsträger, wie sie über die Datenwiedergewinnungseinheit
den Taktgeberstromkreisen,dem Entschrägungspuffer und
ZU.
anderenzugehörigenSchaltungen geführt werden. Die Datenmuster enthalten
gute. Datenmuster/ neun Einzelkanalfehler-Datenmuster und Überschrägungs-Datenmuster in jedem der neun Kanäle sowie Datenmuster,
welche alle möglichen Kombinationen von Zweikanal-Fehlertests enthalten. Es werden ungeführ 55 Blocks mit unterschiedlichen
Datenmustern durch die Datenwiedergewinnungseinheit geschickt, wobei diese in jeder der vier möglichen Antriebsgeschwindigkeiten,
d.h. mit 125 Zoll/s, 75/Zoll/2, 37,5 Zoll/s und 18,75 Zoll/s läuft. Wie Figur 6 zeigt enthält ein Block einen
Vorlaufteil mit einr Synchronisiersignalgruppe, Gruppen von Datensignalen,
Markiersignale gefolgt von einer weiteren Gruppe von SynchronisierSignalen eines Nachlaufteils. Während der Ausführung
dieser Routine werden die während der Entschrägung von phasencodierten Daten benutzten Standarddaten-Wiedergewinnungsprüfanzeigekreise
überwacht. Bei Ausführung eines bestimmten Mikrobefehlswortes LRE werden alle Datenwiedergewinnungsprüfanzeiger
mit einer vorgegebenen Gruppe von Werten für die Anzeiger verglichen.
Die Datenwiedergewinnungsroutine umfaßt zwei Hauptteile: Eine Hauptroutine, welche die verschiedenen Parameterinformationen
lädt, die Fehler voraussagt und andere Prüfoperationen durchführt;
und eine zweite Routine, welche als Datenpumproutine bezeichnet wird. Der erste Teil dieser Datenpumproutine, genannt die Schnittstellenroutine
erledigt die Operationen für den Beginn der Übertragungsoperation. Das heißt, sie stellt die Datenverarbeitungseinheit so ein, daß sie die einen Block enthaltenden Muster erzeugt.
Die anderen Teile der Pumproutine erledigen alle Operationen, um die Blockmuster in die Datenwiedergewinnungseinheit zu
übertragen, Fehler festzustellen und zu analysieren und die Ergebnisse zu ermitteln. Abweichend von den bisher beschriebenen
Routinen, hält die Datenwiedergewinnungsroutine das System bei Peststellung eines speziellen Fehlers nicht an. Im Gegenteil sie
609827/0626
setzt einen Anzeiger welcher ein Anhalten des Systems am Ende der gesamten Prüfoperation bewirkt. Wird also ein Muster als
falsch erkannt, so wird es solange wiederholt, bis es den Test durchläuft, während ein Anzeiger den ermittelten Fehler gespeichert
hat. Dies erleichtert die Wartung, indem das Steuergerät veranlaßt werden kann, einen Fehlerzustand zu verfolgen.
Vor einer Beschreibung der Routine im einzelnen, ist auf die Bedeutung der verschiedenen Register und Informationen hinzuweisen:
Register Bezeichnung SPA:
GRO:
GR1 :
GR2:
PSI:
GRO:
GR1 :
GR2:
PSI:
Volle und abgekürzte Registerbezeichnung
SPM
HFR2 = FP2
HFR20 = F20 HFR21 = F21 HFR22 = F22 HFR23 = F23 HFR24 = F24 HFR25 = F25. HFR26 = F26 HFR27 = F27 HFR6 = FP61 HFR60 = F60 ·
HFR20 = F20 HFR21 = F21 HFR22 = F22 HFR23 = F23 HFR24 = F24 HFR25 = F25. HFR26 = F26 HFR27 = F27 HFR6 = FP61 HFR60 = F60 ·
HFR61 = F61 HFR62 = F62
HFR63
HFR64
HFR64
F63 F64
HFR65 = F65
HFR66
HFR67
HFR67
F66 F67
Fehlermuster Arbeit
Datenverlauf Datenmuster Vorlaufzähler
Art der gespeicherten Information
Erwarteter Wert von FPg
Erwartete Datenwiedergewinnungsfehler
Mehrfach unterdrückte Bits Nicht korrigierbare Paritätsfehler
Fehler im Phasencodierungskanal überschrägung
Irgendein unterdrücktes Bit Lesezustands-Eintragung
Null-Bandsprossen-Anzeiger während des Nachlaufs nicht gesetzt.
Datenbetriebs-Flip-Flop nicht gesetzt
Datenbetriebs-Flip-Flop nicht gesetzt
Anzeiger für nicht korrigierbaren Bandsprossenfehler während des Nachlaufs nicht
gesetzt
Phasencode-Kanalfehler-Anzeiger gesetzt
Phasencode-Kanalfehler-Anzeiger gesetzt
Null-Bandsprossen-Anzeiger während Datenbetrieb gesetzt
Anzeiger für nicht korrigierbaren Bandsprossenfehler während Datenbetrieb gesetzt
Datenvergleichsfehler
609827/0626
Wie Figur 5d zeigt, gibt die Hauptroutine als erste Operation den Inhalt des Schreibpuffers 109 wieder, um den Lückenzustand
darzustellen, d.h. den Lauf über eine Bandlücke des Magnetbands. Durch Laden eines Musters mit lauter Werten "1" in den Schreibpuffer
109 wird ein Muster, bestehend aus lauter Werten "O" der Datenwiedergewinnungseinheit 105 zugeleitet. Das Mikrobefehlswort
PM01 lädt den Schreibpuffer 105 mit diesem Lückenzustand. Anschließend lädt das Mikrobefehlswort PM02 eine Geschwindigkeitskonstante
für eine Geschwindigkeit von 125 Zoll/s in das Generalregister GRO. Diese Konstante stellt die Phasencodierungszeitgeberkreise
so ein, daß sie auf Eingangsdatensignale mit der geeigneten Geschwindigkeit reagieren. Die Zeitgabevorrichtung ist
von herkömmlichem Aufbau. Die Konstante setzt die Taktgeberstromkreise
mit der höchsten Geschwindigkeit in Gang. Weitere Mikrobefehlsworte bereiten die geeigneten Werte für den Indexzähler
gemäß Figur 1 vor, der die Schreibfrequenz steuert. Ein anderes Mikrobefehlswort bewirkt die Übertragung der Geschwindigkeitskonstante
in das in der Wiedergewinnungseinheit vorhandene Geschwindigkeitskonstantenregister.
Ein weiterer Mikrobefehl bewirkt einen Warte- oder Verzögerungszustand, um die Einstellung
der Taktgeberkreise zu ermöglichen. Diesen steht somit eine bestimmte Zeitspanne zur Verfügung, um sich auf die ausgewählte Geschwindigkeit
einzustellen. Dies erfolgt während der Datensatzlücke des Bandes, wenn der Bandantrieb auf die gewählte Geschwindigkeit
hochläuft.
Sobald der .Zählerstand auf Null zurückgeschritten ist,
setzen Mikrobefehle den Indexzähler auf den erforderlichen Zählerstand und führen das Zwischenspeicher-Adressenregister zu dem
Fehlermuster, welches anzeigt, welcher Kanal oder welche Kanäle Fehler aufweisen. Während eines ersten Durchlaufs der Routine
wird das Zwischenspeicherregister mit lauter Werten "0" geladen, es sind also keine Fehler vorhanden. Auch das Generalregister GRO
und anschließend der Zwischenspeicher werden nacheinander mit den erwarteten Werten des Funktionswegregisters FP6 geladen. In
entsprechender Weise werden die erwarteten Werte des Generalregisters GR2 in das Funktionswegregister FP2 eingegeben.
609827/0626
Im Anschluß an die Speicherung der verschiedenen Informationen in den genannten Registern bewirkt ein Mikrobefehlswort eine
Verzweigung zum Beginn der Datenpumproutine PI. Figur 5d zeigt,
daß die Mikrobefehlsworte PIO1A und PI01B den Indexzähler auf
einen Wert entsprechend einer Verzögerung von 400us setzen. Die-C
se Verzögerung ermöglicht es den Taktgebern sich von Fehlern zu befreien, welche während anderer Durchläufe der Routine erzeugt
wurden. Das Mikrobefehlswort PI01C prüft den Indexzähler auf Überlauf. Ist ein überlauf vorhanden, so löscht eine Folge
von Mikrobefehlsworten die Funktionswegregister FP4, FP5 und FP6 und bringt diese auf einen vorgegebenen Zustand. Das Mikrobefehlswort
PI9 schaltet das Funktionswegregister FP3 auf den zur Erzeugung eines Bandmarkenmusters geeigneten Zustand.
Das Mikrobefehlswort PI10 lädt das PSI-Register mit dem geeigneten
VorlaufZählerstand, während das Mikrobefehlswort PH1 die
Bandsprossenrate für den Indexzähler einstellt. Die MikrobefehlswortePI12
bis PI 17 legen verschiedene Anfangsbedingungen fest, wie beispielsweise die Übertragung des Anfangs- oder Grundmusters
in das Generalregister GR2, die Aktivierung der DLI-
•Umkehrschaltungen und Phasencodierungs-Taktgeberkreise, das
Löschen des Datenwiedergewinnungsregisters, das Setzen des Indexzählers auf PDA-Betrieb, das Setzen der Schreibimpuls-Aktivierungskreise
auf Schreiben und das Laden des Schreibpuffers 109 mit einem Wert, welcher das Rückstellen des Schreibpufferbereitschafts-Flip-Flops
in Figur 3c bewirkt.
Der nächste Teil der Routine erzeugt aus den gespeicherten Grundmustern
die Gruppen oder Blöcke von Mustern, welche als Eingangssignal der Datenwiedergewinnungseinheit zugeleitet werden. Diese
Muster im Format entsprechend einem normalerweise von der Datenwiedergewinnungseinheit
105 empfangenen Datenblock enthalten: Einen gekürzten Vorlaufteil mit 15 Bandsprossen vom Wert jeweils
"O", um einen vorgegebenen . der Phasencodierungs-Flip-Flops in
Figur 3d zu setzen; eine weitere Null-Bandsprosse, gefolgt von fünf Bandsprossen, falls überschrägung gewünscht ist (ein Muster
11111 im Kanal zeigt einen Hehler an); eineBandsprosse mit allen Werten "1"; neun Bandsprossen mit verschobenen Einsen als Dar-
S09827/062G
stellung eines guten Musters; neun Bandsprossen mit verschobenen Einsen unter Verwendung eines Fehlermusters zur Darstellung
eines fehlerhaften Musters; gefolgt von fünf Null-3andsprossen,
welche den Nachlaufteil des Datenblocks simulieren. Normalerweise
enthält der Vorlaufteil eines Blocks auf einem Magnetband aufgezeichneter Daten 41 Bandsprossen; jedoch werden 15 Bandsprossen
verwendet, weil dies der Mindestanzahl von Bandsprossen entspricht, welche zur Synchronisierung der Phasencodierungstaktgeberschaltungen
bei Nennfreguenz erforderlich sind. Somit kann die Steuereinheit feststellen, ob die Datenwiedergewinnungseinheit
105 ordnungsgemäß und nicht etwa im Grenzbetrieb arbeitet,
Das Null-Muster wird fortlaufend der Datenwiedergewinnungseinheit 105 zugeführt,und wenn der VorlaufZählerstand auf Null zurückgestellt
und durch das Mikrobefehlswort PP04 überprüft ist, wird die geeignete Bit-Position des Funktionswegregisters 5, d.h. die
Bit-Position HFR51 in Figur 3d auf "1" gesetzt.. Ist der Zählerstand
nicht gleich Null, so wird dieses Mikrobefehlswort übersprungen· und wenn er lauter Werte "1" hat, führen weitere Mikrobefehlsworte
eine Überprüfung bezüglich der Überschrägungsmuster durch. Wie Figur 5d weiter zeigt, wird im Fall, daß das
Muster nicht lauter Werte "1" hat, das Generalregister GRO mit einem Einser-Muster geladen,und die Routine prüft erneut, ob
öas Schreibpufferbereitschafts-Flip-Flop auf "1" gesetzt ist.
Wie man sieht, werden zuerst ein Muster abwechselnder Nullübergänge und Eins-Übergänge eingegeben, welche den Daten- und
Phaseninformations-Bits der phasencodierten Vorlaufinformation entsprechen. Das Zurückschalten des Zählerstands wird während
des Null- oder Datenübergangs erledigt. Anschließend an das Eingeben der "1"-übergänge kehrt die Routine über einen Verzweigungsbefehl
PP10 zum Mikrobefehl PP01 zurück.
Der Zählerstand im PSI-Register wird zunächst auf Null zurückgeschaltet,
wodurch das Vorlauf-Flip-Flop in Figur 3d auf "1" schaltet. Beim nächsten Durchlauf der Folge wird der Zähler auf
einen Zählerstand mit allen Werten "1" zurückschalten und anzeigen, daß die Simulation der Verarbeitung eines Vorlaufteils eines
6 0 9 8 2 7 / 0 6 2 y
Blocks beendet ist. Dies führt zu einer Verzweigung zum Mikrobefehlswort
PP11 für den überschrägungstest. Die Bit-Position des Funktionswegregisters FP2 dient als Anzeige, ob ein Überschrägungsfehler
empfangen wird oder nicht. Tritt ein solcher Fehler auf, so wird durch die folgende Gruppe von Mikrobefehlen
ein Oberschrägungsmuster erzeugt. Diese Mikrobefehle bewirken,
daß fünf zusätzliche Bandsprossen des normalen Vorlaufmusters,
welche Werte " 1" im überprüften Kanal aufweisen, der Datenwiedergewinnungseinheit
105 zugeführt werden. Das Muster wird aufgrund eines Mikrobefehlswortes PP13 erzeugt, welches die Inhalte des
Zwischenspeicher-Adressregisters und des GeneralregistersGRO einer Exklusiv-ODER-Operation unterwirft. Das nächste Mikrobefehlswort PP14 erzeugt eine Verzögerung von einem PDA-Taktimpuls, um
die Synchronisierung mit der Information aufrechtzuerhalten, welche
vom Schreibpuffer 109 kommt. Dessen Inhalt wird zur Erzeugung eines Übergangs geändert. Auf diese Weise wird die Anzahl
der PDÄ-Taktimpulse zwischen jedem Prüfvorgang zur Abtastung
des Zustands des Schreibpuffer-Bereitschafts-Flip-Flops festgehalten,
als eine gleiche Anzahl von Zyklen während jedes möglichen Signalverlaufs durch die Routine. Das Zwischenspeicher-Adressregister
speichert ein einziges Bit, während das Generalregister GRO lauter Werte "1" speichert. Anstelle der Zufuhr
eines Datenmusters 1FF mit lauter Werten "1" wird ein Einsermuster
mit einem fehlenden Bit entsprechend dem einen Bit im Zwischenspeicher-Adressregister der Datenwiedergewinnungseinheit
105 zugeführt. Die Routine erzeugt solange Null- und Eins-Übergänge,
bis der überschrägungszählerstand auf Null zurückgeschaltet ist. Zu dieser Zeit erzeugt das Mikrobefehlswort PP24
die Einserbandsprosse gefolgt von einem Mikrobefehlswort PP27,
welches die Umschaltung des Schreibpufferbereitschafts-Flip-Flops
auf 71" überprüft. Zusätzlich zur Eingabe der Information in die Datenwiedergewinnungseinheit überprüft die Routine zu
dieser Zeit die Ankunft des Dateamusters. Dieses sollte innerhalb
einer bestimmten Zeitspanne eintreffen. Der Mikrobefehl PP28 kehrt den Inhalt des Schreibpuffers -109 um, während der
nächste Mikrobefehl das Datenmuster in das Generalregister GRO überführt. Dieses Register war zuvor mit einem Einsermuster
609827/062Ü
niedriger Ordnung geladen wordentund ein verschobenes Einsermuster
wird jetzt der Datenwiedergewinnungseinheit 105 zugeführt. Der Mikrobefehl PP30 kehrt den Inhalt des Generalregister
GRO um, damit das Muster die richtige Polarität aufweist. Der nächste Mikrobefehl prüft den Zustand des Schreibpufferbereitschaf
ts-Flip-Flops und wenn dieses gesetzt ist, wird der Inhalt, des Generalregisters GRO dem Schreibpuffer 109 zugeleitet.
Da ein Bandsprossenmuster mit allen Werten "1" der Datenwiedergewinnungseinheit
105 zugeleitet wurde, ist das Ende des Vorlaufteils des Datensatzes erreicht. Ein nächster Mikrobefehl
stellt fest, daß das Datenbetriebs-Flip-Flop PDM auf "1" gesetzt
wurde. Falls dies nicht geschehen ist, setzt ein Mikrobefehl das Bit des Funktionswegregisters HFR6 auf "1" und zeigt
damit einen Fehler an. Unter der Annahme, daß kein Fehler vorliegt
erfolgt nunmehr die Verarbeitung eines Mikrobefehls, welcher
eine Verzweigung zum Beginn der 'Datenschleife bewirkt, wie dies in Figur 5d dargestellt ist.
Nachdem das Schreibpufferbereitschafts-Flip-Flop auf "1" geschaltet
ist, führt ein nächster Mikrobefehl das Datenmuster der
Datenwiedergewinnungseinheit 105 zu. Die nächste Gruppe von Mikrobefehlen führt folgende Prüfvorgänge durch: Zunächst vergleichen
sie die Datenmuster mit den zuvor ausgesandten Datenmustern. Der nächste Mikrobefehl PP44 stellt fest, ob eine
Null-Bandsprosse vorhanden ist, welche nicht dasein sollte. Das Mikrobefehlswort PP4 6 prüft auch das Vorhandensein eines
nicht korrigierbaren Bandsprossenfehlers durch Prüfung des Zustands des Flip-Flops 105-150 in Figur 3c. Im gezeigten Ausführungsbeispiel
bedeutet ein nicht korrigierbarer Bandsprossenfehler das Erscheinen eines Fehlers in mehr als einem Kanal,
beispielsweise die Unterdrückung von 2 Bits.
Das Mikrobefehlswort PP39 zeigt an, daß eine Verzweigung in der
Routine auftritt, falls keine Fehlerzeit gegeben ist. Dies bedeutet,
daß die ersten neun Einser-Muster mit verschobenen Bits ein gutes Muster darstellen, während wenn ein Fehlermuster ab-
6 09827/0626
gesandt werden solL-, dieses Muster als die nächsten oder zweiten
neun Bandsprossen von vier Mustern abgesandt werden. Somit steht
dieses Flip-Flop auf 11O", so daß der Mikrobefehl PP40 übersprungen
wird. Anschließend an die Aussendung der neun Band-;
sprossen mit ordnungsgemäßen Daten wird dieses Flip-Flop auf "1W gesetzt, wodurch der Mikrobefehl PP40 durchgeführt wird.
Er vergleicht die Inhalte des Zwischenspeicheradressregisters, welches das Fehlermuster enthält, mit dem Inhalt des Generalregister GRO in einer Exklusiv-ODER-Operation.
Wenn nunmehr das Mikrobefehlswort PP56 ausgeführt wird,führt
dies zum Laden eines Endzählerstandes über den Mikrobefehl PP60 in das PSI-Register. Das darauffolgende Mikrobefehlswort erzeugt
fünf Bandsprossen mit allen Werten "0" zwecks Simulierung des Nachlaufteils eines Blocks. Wiederum ist, wenn dies die erste
erzeugte Bandsprosse ist, die letzte Datenbandsprosse noch nicht angekommen. Folglich werden weitere Mikrobefehle ausgeführt,
welche ähnliche Arten von Datenüberprüfungen, beispielsweise den Vergleich der Datenmuster mit denjenigen der zuletzt ausgesandten
Bandsprosse durchführt, um festzustellen, ob sie gleich sind. An diese Operation schließt sich ein Test für die
Anwesenheit eines nicht korrigierbaren Bandsprossenfehlers an. Der Inhalt des PSI-Registers wird schrittweise zurückgezählt,
bis der Zählerstand den Wert Null erreicht. Damit beginnt der Analysenteil der Datenpumproutine.
Dieser Teil enthält Mikrobefehle, welche die Übertragungsoperation
anhalten, die verschiedenen Datenwiedergewinnungsfehler in das Generalregister GR2 laden. Die Kanalfehlerzustände werden
Überprüft, um festzustellen, ob ein Kanalfehleranzeiger gesetzt wurde. Ist dies der Fall, so vergleicht der Mikrobefehl PA06
den Inhalt des Funktionswegregisters FP6 mit dem Inhalt des Zwischenspeichers 107.
Liegt eine Übereinstimmung vor, so wird ein Mikrobefehl PA08 aufgerufen, der den Inhalt des Funktionswegregister FP2 mit
dem Inhalt des Generalregisters GR2 vergleicht. Dieses General-
609827/0626
register enthält Anzeiger von Datenfehlerzuständen, welche in der Datenwiedergewinnungseinheit gespeichert sind, während das
Funktionswegregister FP2 den vorhergesagten Wert der Anzeiger speichert. Der Mikrobefehl PA10 überträgt das Datenmuster am
Ausgang der Datenwiedergewinnungseinheit 105 in das Generalregister GR2 und vergleicht die Werte der Zwischenspeicheradressen
mit dem Inhalt des Generalregisters GRO. Im Fall, daß alle drei Vergleiche keinen Fehler anzeigen, wird der nächste
Mikrobefehl ausgeführt, der eine Rückkehr zur Hauptroutine zwecks Erzeugung des nächsten Datenmusters bewirkt.
Anhand der Figuren 5d und 6 soll nachfolgend die Datenwiederger'
winnungstestroutine im einzelnen beschrieben werden, wobei ein Block von Mustern, welcher für einen Einzelkanalfehler kennzeichnende
Fehlermuster aufweisen, verarbeitet wird. Wie bereits erwähnt, verursacht das Mikrobefehlswort PM01 das Laden eines
Musters mit allen Werten "1" in den Schreibpuffer 109, der ein Muster mit allen Werten "0" an den Eingang der Datenwiedergewinnungseinheit
105 legt. Der nächste Mikrobefehl- PM02 lädt
die Geschwindigkeitskonstarieln das Generalregister GRO. Der
Mikrobefehl PM04 überträgt die Konstante in den Zwischenspeicher 1o4, während der Mikrobefehl PM05 die Übertragung der geringerwertigen
Bits des Zwischenspeichers in das Geschwindigkeitskonstantenregister bewirkt, das sich in der Datenwiedergewinnungseinheit
befindet. Somit sind die Taktgeberkreise über die Mikrobefehlsworte PM02, PM04 und PM05 auf eine Geschwindigkeit
von 125 Zoll/s eingestellt. Das Mikrobefehlswort PM06 lädt eine Konstante in das Generalregister GR2, welches die niedrigwertigen
8 Bits der Bandsprossenrate bestimmt. Der Indexzähler 104-16
von Figur 1 wird zum Einschreiben der Muster benutzt und 0OA ist die Nummer, welche in den Indexzähler geladen wird, um den
Zähler mit einer Geschwindigkeit von 125 Zoll/S zu betreiben, wobei die Taktimpulsrate 208,33 ns beträgt. Anschließend wird
das Komplement oder der inverse Wert zu 0OA hexidezimal in die 12 Bits des Indexzählers (entspricht 1810) geladen. Der Zähler
arbeitet mit dem geladenen Wert zuzüglich 2, was einen Wert von
609827/0026
•1812 ergibt entsprechend der halben Bandsprossenrate. Die tatsächliche
Bandsprossenrate bei 125 Zoll/s beträgt 24 PDA-Impulse und der Indexzähler wird auf die Hälfte dieses Wertes
minus'2 geladen. Zunächst wird der Indexzähler auf den Zählerstand
28 gebracht, dann auf den 53,3us Modus umgeschaltet. Dies bedeutet ein Verzögern um den Taktgeberschaltungen das Umschalten
auf 125 Zoll/s zu ermöglichen. Hierzu dienen die Mikrobefehle
PM3A, PM3C, PM5A, PM5C und PM5E.
Ein Muster mit allen Werten "1" wird in die höherwertigen 4 Bit-Stellen des Indexzählers geladen. Eine Konstante von 28
wird in das Zwischenspeicheradressregister geladen. Anschließend wird der negative Wert dieses Registers in die niedrigwertigen
8 Bit-Stellen des Indexzählers übertragen und der Indexzähler ingang-gesetzt. Der Test des Zustands von NXO, welcher einer:
Stufe des Indexzählers entspricht, zeigt an, wenn der Zähler voll zählt. Dann sind alle Werte "1" über den Mikrobefehl PM05G
in die höherwertigen 4 Bit-Positionen des Indexzählers geladen. Der Mikrobefehl PM06 setzt das Zwischenspeicher-Adressenregister
auf Null. Es enthält während des PrüfVorganges die Fehlermuster, welche erzeugt werden, und führt diese der Datenwiedergewinnungseinheit
105 zu, wodurch der Kanal bzw. die Kanäle angezeigt werden, welche Fehler haben werden.
Während des ersten Durchlaufs der Routine wurde das Zwischenspeicher-Adressregister
überall mit "0" geladen, was keinen Fehler bedeutet. Das Mikrobefehlswort PM07 lud das Register GRO
mit dem erwarteten Wert des Registers FP6, der im Zwischenspeicher
107 gespeichert war. Ferner setzt das Mikrobefehlswort PM09 das Funktionswegregister FP2 auf den erwarteten Wert des GeneralregistersGR2,
während das Mikrobefehlswort PM10 eine Verzweigung zu einer Datenpumpfolge (IBLT:PIO1) bewirkt, welche einen ersten
Signalblock erzeugt entsprechend der ersten Signalgruppe in Figur 6, die jedenader Kanäle der Datenwiedergewinnungseinheit
105 zugeführt wird. Aus Figur 6 ist ersichtlich, daß wegen des in allen Stellen den Wert Null aufweisenden Inhalts des Zwischenspeichers
zwei gleiche Gruppen guter Datensignale an jeden der Kanäle gegeben werden und zwar während der guten und der Fehlerdatenintervalle
im Block 1.
' 6 0982 7/0 626
Nimmt man an, daß keine Fehler vorhanden waren, so bewirkt diese
Folge eine Rückkehr zum Mikrobefehl PM11 zur Erzeugung des
nächsten Signalblocks, der die Einzelkanalfehlermuster enthält. All diese Einzelkanalfehlerprüfungen haben einen gemeinsamen erwarteten
Wert für das Generalregister GR2, welcher den Datenwiedergewinnungsfehlern
entspricht, welche durch den Mikrobefehl PM11 in das Funktionswegregister FP2 geladen wurden. Dieser Wert
bleibt während der nächsten neun Durchläufe der Routine entsprechend
den neun Kanälen der gleiche. Der Mikrobefehl PM12 lädt das Zwischenspeicher-Adressregister auf "001", womit angezeigt
wird, daß das niedrigwertige Bit oder der niedrigwertige Datenkanal, d.h. der Kanal 7, einen Fehler haben wird.
Das Mikrobefehlswort PM13 lädt das Generalregister GRO mit der
Konstanten 39, d.h. 00111001, welches der erwartete Wert des Funktionswegregisters FP6 ist, während der Mikrobefehl PM14
diesen im Zwischenspeicher 107 speichert. In diesem Fall wird der Zwischenspeicher als ein für das Rechenwerk erkennbares
Register benutzt und folglich werden die Daten an einem Speicherplatz abgelegt, welcher durch den Inhalt desjenigen Zwischenspeicher-Adressregisters
bestimmt ist, welches'das Fehlermuster enthält. Dieses Zwischenspeicher-Adressregister wird nicht durch
die Datenpumproutine verändert,und somit kann der Zwischenspeicher
als Einzel-Byte-Register betrachtet werden. Mit dem nächsten Mikrobefehl PM15 wird die im Indexzähler gespeicherte
Bandsprossenperiode in das Generalregister GR2 geladen. Der Grund hierfür besteht darin, daß während der Ausführung der
Datenpumproutine der Indexzähler zuvor mit der im Generalregister gespeicherten Bandsprossenperiode geladen wurde und
zwar durch den Mikrobefehl PM03. Da jedoch weitere Informationen dem Generalregister GR 2 während der Durchführung der
Routine zugeleitet wurden, wird die Bandsprossenperiode erneut herausgenommen und in das Generalregister GR2 zurückgespeichert.
Die Schnittstelle und die Datenroutinen sind den anderen Routinen gemeinsam und sie rufen die gespeicherte Bandsprossenperiode
vom Generalregister GR2 ab. Dadurch daß der gleiche
8Ö9827/Ö82ß
Wert in diesem Generalregister aufrechterhalten wird, kann diese
Routine unabhängig von der tatsächlich gewählten Geschwindigkeit ausgeführt werden. Die Eingangsstelle für die Mikrobefehlsworte
PM45, PM51 und PM56 enthalten Mikrobefehlsworte, welche eine Ladung des Generalregister GR2 mit verschiedenen Werten bewirken,
ehe eine Verzweigung zum Mikrobefehl PM03 erfolgt. Das nächste Mikrobefehlswort PM17 hat eine Verschiebung des Inhalts des
Zwischenspeicher-Adressregister nach links zur Folge sowie eine Rückkehr des verschobenen Inhalts in den Zwischenspeicher 107.
Dieser Mikrobefehl bewegt das Kanalfehler-Zustands-Bit und wenn
dieses im Zwischenspeicher-Adressregister gespeicherte Bit aufgrund des Mikrobefehls PM12 bis zum Ende des Registers verschoben
ist, speichert das Register lauter Nullen, womit angezeigt ist, daß der Zyklus des Blockfehlermusters durch alle
Kanäle beendet ist. "
Da der Mikrobefehl PM11 ein Laden eines Wertes vonu9D* in das
Funktionswegregister FP2 zur Folge hatte, speichern die Bit-.
Stellen FP26 eine 11O", was bedeutet, daß nur die Kanalfehlermuster
in den Block einzugeben sind, welcher der Datenwiedergewinnungseinheit 105 zugeführt wird, d.h. in den Block 2 von
Figur 6. Falls die Bit-Position FP26 einen Wert "0" speichert,
so führt dies zu einer Verzweigung und zu einem Laden des Wertes 9F in das Funktionswegregister FP2, womit der Beginn der Erzeugung
von Blöcken von überschrägungsmustern gegeben ist, welche Signale entsprechend den Blocks 11 bis 19 in Figur 6 erzeugen.
Die Bezeichnungen A und B geben an, daß die übrigen Signale für diese Blocks den Signalen der anderen Blocks dieser
Figur entsprechen. Wenn die Bit-Position FP26 den Wert "1" hat,' wird der Mehrkanaltest gestartet, welcher Blockmuster mit Fehlermustern
in mehr als einem Kanal aufweist, beispielsweise der Block 2 in Figur 6. Diese Signale werden durch logische Operationen
aufgrund des anfänglichen Grundmusters erzeugt, wodurch Muster entstehen mit mehr als einem Fehler.
Im gezeigten Beispiel führt der Mikrobefehl PM16 zu einer Verzweigung
zum Mikrobefehl PIO1. Der Indexzähler wird im Lücken-
609827/ÖG2C
modus betrieben und die Mikrobefehlsworte PI01, PI01A, PIO1B
und PIO1C zusammen/ führen zu einer Verzögerung von 400 jas.
Während dieser Zeit können sich die Datenwiedergewinnungs-Taktgeberkreise
auf die Nennfrequenz einstellen, weil sie während der Verarbeitung der vorangehenden Blockfehlermuster von
dieser Nennfreguenz abgewichen sind. Das Mikrobefehlswort PI01D
löscht das Funktionswegregister FP6, welches der Speicherung der zuvorerwähnten Zustände dient. Das Mikrobefehlswort PI02
löscht das Funktionswegregister FP4 auf einen Wert "04" und verhindert damit die Rückstellung der Bit-Position 5, welche
einen Fehlerzustand anzeigt.
Der Mikrobefehl PI03 löscht den Inhalt des Funktionswegregisters FP5,mit Ausnahme der niedrigwertigen Bit-Position, welche eine
DLI-Umkehr ermöglicht. Das Mikrobefehlswort PI09 setzt die Bit-Position
des Funktionswegregister FP3 zur Bandmarkenerzeugung.
Diese Bit-Stelle befähigt, wenn sie den Wert "1" hat, die Steuereinheit 100, sowohl die Daten-als auch die Phasenübergänge zu
schreiben. Normalerweise wenn die Steuereinheit phasencodierte Informationen auf Magnetband schreibt, steuert die Datenberarbeitungseinheit
104 das Schreiben der Phasenübergänge während Hardware-Stromkreise in der Datenwiedergewinnungseinheit 105
die Datenübergänge erzeugen. Wenn jedoch das Bandmarkenerzeugungs-Bit gesetzt ist, so steuert die Datenverarbeitungseinheit
104 die Erzeugung der Obergänge an beiden Zeitgeberintervallen,
d.h. sie erzeugt Phasen- und Datenübergänge zu den gewünschten Zeitpunkten.
Das Mikrobefehlswort PI10 lädt das Peripherieschnittstellen-Register
PSI mit dem VorlaufZählerstand von "1OF". Das höherwertige Bit ist ein Paritäts-Bit und wird auf "1" gesetzt. Der
Wert "F", welcher der Dezimalzahl 15 entspricht, stellt die Minimalzahl von Vorlauf-B.andsprossen dar, welche die Taktgeberschaltungen
empfangen. Normalerweise werden als aufgezeichneter Datenblock 40 Bandsprossen geschrieben. Für Testzwecke jedoch
werden nur 16 Bandsprossen-Vorlauf übermittelt, weil dies dem Mindestbetrag entspricht, um die Taktgeberschaltungen ordnungs-
■6 09827/06
gemäß zu synchronisieren. Somit werden 15 Bandsprossen mit allen
Werten "0" ausgesandt, die Taktgeberschaltungen werden dann,wie
erwähnt, aktiviert, eine weitere Null-Bandsprosse wird herausgegeben und auf diese folgt die Bandsprosse mit allen Werten "1".
Tatsächlich werden die Taktgeberkreise aktiviert, ehe ihnen Daten zugeleitet werden. Diese Aktivierung durchsetzen des Vorlaufmodus-Flip-Flops
versetzt die Taktgeberschaltungen in die Lage, die Erzeugung von Zeitfenstersignalen am Ende der Synchronisierperiode
(siehe Figur 3b) zu ermöglichen. Das Mikrobefehlswort PHO lädt die Bandsprossenperiode vom Generalregister GR2 in
die niedrigwertigen 8 Bitstellen des Indexzählers. Das Mikrobefehlswort
PI12 überträgt das Anfangsdatenmuster in das Generalregister GR2. Nach der Bandsprosse mit allen Werten "1" werden
neun Bandsprossen mit verschobenen Werten "1" (gute Daten) dem Kanal 7 der Datenwiedergewinnungseinheit 105 zugeleitet, gefolgt
von neun Bandsprossen mit verschobenen Werten "1", welche ein Fehlermuster verwenden. Schließlich folgen noch fünf Bandsprssen
mit allen Werten "0", wie dies in der Kurvenform für Kanal 7 im Block 2 von Figur 6 dargestellt ist.
Die Mikrobefehlsworte PI03 bis PH3 aktivieren die Geräteschnitt-Stellenumkehr
(DLI turn around) sowie die Phasencodierungs-Taktgeberschaltungen,
löschen die Datenwiedergewinnungseinheit, starten den Indexzähler im PDA-Modus, setzen den Schreibimpuls
und laden den-Schreibpuffer 107 um das Schreibpufferbereitschafts-Flip-Flop
zurückzustellen. Das Schreibimpuls-Aktivierungssignal bewirkt im Zustand"1" normalerweise,daß Schreibabtastsignale
dem Peripheriegerät während der Schreiboperation zugeleitet werden.In diesem Fall jedoch, werden keine Abtastsignale erzeugt,
sondern das Aktivierungssignal schaltet den Indexzähler so, daß das Schreibpuffer-Bereitschafts-Flip-Flop 105-160 in
Figur 3c zu jeder halben Bandsprossenzeit umschaltet, d.h. es setzt das Signal DWSWR20=1. Beim erneuten Laden des Schreibpuffers
107 mit dem Wert "1FF" durch den Befehl PH7 wird der
Schreibpuffer 107 in den Lückenzustand überführt, wodurch erneut eine ordnungsgemäße Synchronisierung zwischen Indexzähler
609827/0626
und Datenwiedergewinnungseinheit 105 erreicht wird. Nunmehr beginnt
die Steuereinheit mit der Ausführung der Datenpumproutine. Die ersten zehn Mikrobefehle verursachen die übertragung der
15 Null-Bandsprossen, das Setzen des Vorlaufmodus-Flip-Flops und die Übertragung einer weiteren Null-Bandsprosse. Die Verarbeitungseinheit
104 prüft zunächst den Zustand des Signals DDWWRD10, um damit den Beginn des Datenzeitintervalls anzugeben.
Beim Schreiben von phasencodierten Information auf das Band ist der erste übergang ein Datenübergang und die Richtung dieses
Übergangs bestimmt, ob das Daten-Bit den Wert "1" oder den Wert "0" hat, das heißt, ein übergang von "0" auf "V entspricht dem
Wert "0", während ein Übergang von "1" auf 11O" dem Wert "1"
entspricht. Somit bewirkt das erstmalige Setzen des Schreibpuff erbereitschafts-Flip-Flops 105-160 das Laden des Schreibpuffers
mit allen Werten "0", die bei einer Inversion einen T'
übergang von "0" auf "1" entsprechend einem Datenwert "0" darstellen.
Das Mikrobefehlswort PP02A bewirkt ein Verzögern um 1 PDA zur Synchronisierung der Schleifen, so daß sie eine gleiche
Anzahl von Mikrobefehlen zwischen jedem Test des Schreibpuff erbereitschafts-Flip-Flops aufweisen. Da diese Intervalle
zwischen dem Laden des Schreibpuffers 107 eine gleiche Anzahl von Taktimpulsen umfassen, werden alle Datensignale mit der
gleichen Frequenz erzeugt und ihre Symmetrie ist gewährleistet.
Das Mikrobefehlswort PP03 zählt den Zählerstand der zuvor in das PSI-Register eingeladenen Vorlaufbandsprossen um einen
Schritt zurück. Der nächste Mikrobefehl PP04 prüft auf "0" und wenn "0" nicht gegeben ist, prüft das Mikrobefehlswort PP05
auf "1" an allen Stellen. Der Zählerstand wird auf Null zurückgeschaltet und dann auf "1" an allen Positionen. Somit ist
während der ersten Zeit der Routine der Zählerstand entweder "0" oder überall "1". Die Signale OAZ und 0A1N des Rechenwerks
werden somit "0" bzw. "1".
Das Mikrobefehlswort PP07 lädt überall "1" in das Generalregister GRO, d.h. dieser Mikrobefehl hilft,die richtige Anzahl von PDA-Taktimpulsen
zwischen den Schleifen herzustellen. Das Mikro-
609827/0626
befehlswort PPO8 prüft das Schreibpufferbereitschafts-Flip-Flop
zwecks Feststellung des Beginns eines Phasenzeitintervalls. Da die Verarbeitungseinheit 104 Null-Bandsprossen des Vorlaufs
überträgt, war ein übergang von "0" auf "1" zu dieser Zeit vorhanden.
Zur Phasenzeit wird der Rückflankenübergang von "1" auf "0" durch den Mikrobefehl PP09 erzeugt. Der Mikrobefehl PP10
hat eine Verzweigung zurück zum Mikrobefehl PP01 zur Folge. Diese Schleife wird solange wiederholt, bis der PSI-Zählerstand
auf Null zurückgeschaltet ist. Zu dieser Zeit hat die Verarbeitungseinheit 104 15 Bandsprossen mit überall dem Wert Null des
Blocks 2 ausgesandt. Das Mikrobefehlswort PP05 setzt das Vorlaufmodus-Flip-Flop auf "1". Dies läßt die Taktgeberschaltkrexse
aus dem Schnellzugriff- oder Synchronisationsmodus herauslaufen und anfangen, auf normale Datensignale anzusprechen. Zu dieser
Zeit fangen die Taktgeberschaltungen außerdem an, Zeitfenstersignale zu erzeugen.
t
Beimnächsten Mal innerhalb der Folge hat der Zählerstand überall "1", wodurch das Signal A01N auf 11O" geht und damit die Schleife verläßt, welche die Erzeugung des Vorlaufs mit den 16 Null-Bandsprossen verursacht hat. Da in diesem Beispiel kein überschrägungsmuster erzeugt wird, ist die Bit-Position F26 "0". Hierdurch führt die Verarbeitungseinheit 104 den Mikrobefehl PP11A und anschließend weiter die Mikrobefehle bis PP23 aus. Der erstgenannte Mikrobefehl stellt das Vorlaufmodus-Flip-Flop auf "0", welches zuvor die Synchronisierung der Taktkreise und die nachfolgende Erzeugung der Zeitfenstersignale ermöglichte. Der Inhalt des PSI-Registerswird auf dem Wert "1FF" gehalten, um eine 9-Bit-Inversion oder Komplement-Operation mit einem Exklusiv-ODER-Mikrobefehl anstelle einer 9-Bit-Komplement-Operation zu ermöglichen. Das Mikrobefehlswort PP23 prüft den Zustand des Schreibpufferbereitschafts-Flip-Flops zur Phasenzeit. Während dieser Zeit sendet die Verarbeitungseinheit 104 eine Eins-Bandsprosse aus. Dies erreicht man durch überspringen oder durch Vermeiden eines Übergangs zur Phasenzeit. Da das Mikrobefehlswort PP09 der Einheit 105 lauter Werte "0" zuge-
Beimnächsten Mal innerhalb der Folge hat der Zählerstand überall "1", wodurch das Signal A01N auf 11O" geht und damit die Schleife verläßt, welche die Erzeugung des Vorlaufs mit den 16 Null-Bandsprossen verursacht hat. Da in diesem Beispiel kein überschrägungsmuster erzeugt wird, ist die Bit-Position F26 "0". Hierdurch führt die Verarbeitungseinheit 104 den Mikrobefehl PP11A und anschließend weiter die Mikrobefehle bis PP23 aus. Der erstgenannte Mikrobefehl stellt das Vorlaufmodus-Flip-Flop auf "0", welches zuvor die Synchronisierung der Taktkreise und die nachfolgende Erzeugung der Zeitfenstersignale ermöglichte. Der Inhalt des PSI-Registerswird auf dem Wert "1FF" gehalten, um eine 9-Bit-Inversion oder Komplement-Operation mit einem Exklusiv-ODER-Mikrobefehl anstelle einer 9-Bit-Komplement-Operation zu ermöglichen. Das Mikrobefehlswort PP23 prüft den Zustand des Schreibpufferbereitschafts-Flip-Flops zur Phasenzeit. Während dieser Zeit sendet die Verarbeitungseinheit 104 eine Eins-Bandsprosse aus. Dies erreicht man durch überspringen oder durch Vermeiden eines Übergangs zur Phasenzeit. Da das Mikrobefehlswort PP09 der Einheit 105 lauter Werte "0" zuge-
609827/0G2Ü
führt hat, indem der Schreibpuffer 107 an allen Stellen auf
"1" gesetzt wurde, und da das Mikrobefehlswort PP20 der Datenwiedergewinnungseinheit
105 an allen Stellen Werte "1" zugeführt hat, indem der Schreibpuffer auf "0" invertiert wurde,
erzeugt das Mikrobefehlswort PP29 durch Einladen von Nullen in
den Schreibpuffer 107 praktisch keinen übergang zur Phasenzeit. Während des nächsten Zeitintervalls, d.h. zur Datenzeit, findet
ein Übergang von "0" auf "1" entsprechend einer Eins-Bandsprosse statt. Diese Bandsprosse wird durch das Mikrobefehlswort PP28
erzeugt, welche den Inhalt des Schreibpuffers 107 invertiert und damit den übergang von "1" auf "0" erzeugt.
Das Mikrobefehlswort PP28 überträgt das Datenmuster vom Generalregister GR2 in das Generalregister GRO. Der Mikrobefehl PP30
führt zu einer Exklusiv-ODER-Verknüpfung des überall den Wert "1". aufweisenden Inhalts des PSI-Registers mit dem Inhalt des
Generalregister GRO, wodurch dieser invertiert, wird. Der Mikrobefehl
PP31 prüft das. Schreibpufferbereitschafts-Flip-Flop,und
zur Phasenzeit überträgt der Mikrobefehl PP32 das invertierte Datenmuster in den Schreibpuffer 107. Dies erzeugt einen Übergang
nur im Kanal niedriger Ordnung. Das heißt, der Inhalt des Schreibpuffers 107 hatte gerade ein Muster mit überall "1"
übertragenj und die Inversion des Generalregisters GRO führt
zu einem Wert "FE" und dem Wert "1" an der Stelle des Paritäts-Bit. Wenn diese Inhalte in den Schreibpuffer 107 übertragen
sind, der zuvor überall den Wert "1" hatte, so ist insgesamt gesehen, keine Änderung in den Kanälen vorhanden, mit Ausnahme
des Kanals niedriger Ordnung, d.h. das niedrigwertige Bit weist einen übergang von "1" auf "0" auf. Während der Ausführung des
Mikrobefehls PP32 hat der Kanal niedriger Ordnung, d.h. die entsprechende Spur, einen übergang von "0" auf "1". Beim
nächsten Datenzeitintervall wird der Inhalt des Schreibpuffers erneut invertiert. Dies erzeugt einen übergang von "0" auf "1"
in allen Kanälen, mit Ausnahme des Kanals niedrigster Ordnung, der sich auf "0" befindetfund bewirkt einen übergang von "1"
auf "0" in diesem Kanal niedriger Ordnung.
609827/0G2Ü
Der nächste Mikrobefehl PP3 prüft den Zustand des Phasencodierungsdaten-Flip-Flops.
Dieses Flip-Flop wird durch Schaltkreise der Datenwiedergewinnungseinheit 105 gesetzt, wenn diese
die Eins-Bandsprosse erkennt. Zu dieser Zeit sollte die Eins-Bandsprosse festgestellt und das Flip-Flop auf "1" gesetzt sein.
Ist dies nicht der Fall/ so setzt der nächste Mikrobefehl PP34
das Flip-Flop F62, welches einen Fehler anzeigt. Das Mikrobefehlswort
PP35 führt zu einer Verzweigung und überträgt das Datenmuster vom Generalregister GR2 in das Generalregister GRO.
Die Eins-Bandsprosse wird durch den Mikrobefehl PP46 auf einen nicht korrigierbaren Bandsprossen-Paritätsfehler hin überprüft.
Da im gewählten Beispiel kein solcher Fehler vorhanden sein soll, führt die anschließende Durchführung des Mikrobefehls PP48
zur Feststellung des Beginns der Datenzeitperiode, indem der Zustand des Schreibpufferbereitschafts-Flip-Flops überprüft '
wird. Das Mikrobefehlswort PP49 überträgt den Inhalt des Generalregister GRO in den Schreibpufferspeicher 107. Dies bedeutet
in diesem Fall, einen übergang in allen Kanälen zur Datenzeit. Der nächste Mikrobefehl PP50 stellt die Daten für
den nächsten Vergleich durch übertragung in das Generalregister GR1 sicher. Der Mikrobefehl PP51 bewirkt eine Verschiebung
der Daten nach links und die Speicherung des Ergebnisses in beiden Generalregistern GR2 und GRO. Ein Mikrobefehl PP52
invertiert das Datenmuster im Generalregister GRO für den nächsten Phasenübergang. Hieran schließt sich ein Mikrobefehl
PP53 an, welcher das Muster auf den Wert "0" an allen Stellen überprüft. Hat das Generalregister GR2 an allen Stellen den
Wert "0", so wird das Ende des einen der beiden Durchläufe
signalisiert. Da dies nur der erste Durchlauf ist, bewirkt der anschließende Mikrobefehl PP58 eine Verzweigung zum Mikrobefehl
PP36. Sobald dieser die Phasenzeit feststellt,überträgt
der Mikrobefehl PP37 das Phasenmuster in den Schreibpuffer 107. Danach leitet der Mikrobefehl PP38 das Muster in das Generalregister GRO über. Da die Datenverarbeitungseinheit 104 immernoch
gute Datenmuster des Blocks 2 aussendet, ergibt sich eine Verzweigung, welche zur Ausführung des Mikrobefehls PP41 führt.
Dieser' vergleicht das empfangene Datenmuster mit dem ausge-
» J
609827/0626
sandten Datenmuster, also dem mit dem Mikrobefehl PP5O gespeicherten
Datenmuster. Der Mikrobefehl PP42 überprüft, ob beide gleich sind. Sind sie nicht gleich, so setzt der Mikrobefehl
PP43 die Bit-Position-F66,um einen Datenfehler festzuhalten.
Da zu dieser Zeit keine Bandsprosse mit überall "0" ausgesandt werden sollte, wird der Mikrobefehl PP46 ausgeführt
und prüft auf eine nicht korrigierbare Bandsprossenparität.
Die Datenverarbeitungseinheit 104 setzt diese Schleifen solange fort, bis die Kombination der Mikrobefehle PP53 und PP54 zu
einer Null-Anzeige führt, was bedeutet, daß alle neun guten Datenmuster ausgesandt wurden. Zu dieser Zeit erfolgt keine Verzweigung
aufgrund des Mikrobefehls PP544aber stattdessen wird
der Mikrobefehl PP55 ausgeführt, der den Wert "1FE" in das Generalregister GRO lädt und damit dieses auf einen vorherigen
Wert zurückbringt. Da der Fehlermusterdurchlauf noch" nicht angefangen
hat, wird der Mikrobefehl PP57 ausgeführt, der das Flip-Flop FP67 auf "1" setzt. Der nächste Mikrobefehl PP58
führt zu einer Verzweigung zum Mikrobefehl PP36, nachdem das Generalregister GR2 auf "01" geladen wurde, aufgrund des Mikrobefehlswortes
PP59. Damit wird das Datenmuster auf seinen Anfangswert zurückgeführt, so daß es wiederum verschoben werden
kann, um Fehlermuster zu erzeugen. Der Mikrobefehl PP36 wird
erneut ausgeführt, um die Phasenzeit zu überprüfen. Der Wert "1FE" wurde in das Generalregister GRO geladen und der Wert
"01" in das Generalregister GR2, welches den gleichen Wert im Generalregister GRO ergibt, als ob die Verzweigung aufgrund des
Mikrobefehls PP54 erfolgt wäre. Die MikrobefehlePP37 und PP38
übertragen das Phasendatenmuster in den Schreibpufferspeicher und das Datenpuffer in das Generalregister GRO.
Mit dem Mikrobefehl PP39 wird das Flip-Flop F67 auf "1" gesetzt, wonach der Mikrobefehl PP41 abläuft. Dieser erzeugt
ein Fehlersignal durch eine Exklusiv-ODER-Verknüpfung· der Fehlermuster im Zwischenspeicher-Adressregister mit dem Inhalt
des Generalregisters GRO. In diesem speziellen Beispiel befindet
609827/0626
sich das Fehler-Bit im Kanal 7. Der Schreibpuffer 107 war auf "1FE" geladen, wodurch ein Wert "001" zur Datenwiedergewinnungseinheit
105 gelangt. Ein Datenmuster "001" wird zum Generalregister GRO übertragen. Wird der Inhalt des Generalregister GRO
über ein Exklusiv-ODER-Gatter mit der Zwischenspeicheradresse
verglichen, also "001, so ergibt dies "000". Beim Ausführen der Mikrobefehle "PP41 und PP42 läßt die Datenverarbeitungseinheit
104 einen weiteren Datenvergleich ablaufen. Die Mikrobefehle PP44
und PP45 prüfen auru -Bandsprossen und die Mikrobefehle PP46
und PP47 auf nicht korrigierbare Bandsprossenfehler. Zu dieser Zeit werden die Prüfungen am letzten ausgesandten Datenmuster
durchgeführt, welches ein gutes Datenmuster ist.
Das Mikrobefehlswort PP48 prüft den Zustand des Schreibpuffer-Bereitschafts-Flip-Flops
und zur Datenzeit überträgt der Mikrobefehl PP49 den Inhalt des Generalregister GRO in den Schreibpuffer.
Dieser schaltet somit von "1FE" auf "000" um. Die der Datenwiedergewinnungseinheit 105 zugeführten Signale ändern
sich von "001"auf "UFF". Hierdurch ergibt sich kein Übergang in
der dem Kanal niedriger Ordnung zugeordneten Bit-Position, wodurch praktisch ein Ausfall-Bit in diesem Kanal erzeugt wird.
Die Mikrobefehle PP49 bis PP51 werden ausgeführt, das Datenmuster im Generalregister GR2 wird verschoben, das Muster auf
"0" an allen Stellen überprüft und die Routine kehrt zum Mikrobefehl PP36 zurück.
Während des nächsten Durchlaufs wird das Phasendatenmuster in den Schreibpuffer 107 geladen und benutzt das gute Datenmuster. Der
Mikrobefehl PP38 überträgt das Muster in das Generalregister GRO.
Zu dieser Zeit ist ein Wert "002" in das Generalregister GR2 geladen. Führt der Mikrobefehl PPO zu einer Exklusiv-ODER-Operation,
so ergibt sich "003". Der Schreibpuffer 107 wurde durch den Mikrobefehl PP37 mit dem Wert "1FD" geladen. Im Fall
eines Einzelausfall-Bits sollte das gleiche Datenmuster empfangen werden. Folglich sollte der Vergleich in Ordnung sein'und das
Mikrobefehlswort PP43 übersprungen werden. Jedoch wird das
609827/0626
Mikrobefehlswort PP44 beim überprüfen der Bandsprosse auf "0"
an allen Stellen feststellen, daß diese Bandsprosse tatsächlich überall den Wert "0" enthält. Dieser Prüfvorgang wird vor der
Korrektur der Bandsprosse durchgeführt. Da die Bandsprosse 8
Null .Bits und ein Fehler-Bit hat, werden die Fehler-Bits unterdrückt, wodurch der Anzeiger für "0" an allen Stellen gesetzt
wird. Dies führt zum Setzen des Flip-Flops F64 durch den Mikrobefehl PP45. Jedoch sollte der Anzeiger für einen nicht
korrigierbaren Bandsprossenfehler, wenn er durch den Mikrobefehl PP46 überprüft wird, nicht gesetzt werden, wodurch sich
ein überspringen des Mikrobefehls PP47 ergibt.
Die Datenverarbeitungseinheit 104 setzt ihre Operation durch die gleiche Schleife fort. Beispielsweise Speichert der Schreibpuffer
107 beim nächsten Durchlauf den Wert "1FD" und das Generalregister GRO den Wert "03". Somit erfolgt beim übergang des Inhalts
des Generalregisters GRO in den Schreibpuffer eine Änderung von "1FD" in "003". Der Wert "002" wird der Datenwiedergewinnungseinheit
105 zugeführt, gefolgt von "003" und "1FC". Somit erscheinen
Übergänge in den guten Kanälen, während der schlechte Kanal, d.h. der Kanal 7 in diesem Fall, immer/noch Bits unterdrückt.
Wenn das einzelne Bit durch das Generalregister GR2 hindurchgeschoben ist, läßt der Mikrobefehl PP54 im Mikrobefehl
PP85 den Wert "1FE" in das Generalregister GRO laden. Da der
Ffehlerdurchlauf vollendet ist, führt der Mikrobefehl PP56 zu einer Verzweigung zum Mikrobefehl PP60. Dieser lädt eine Konstante
von 5 in das PSI-Register. Der Mikrobefehl PP61 führt zum Laden von lauter Werten "1" in das Generalregister GR2, während
der nächste Mikrobefehl die Phasenzeit prüft. Das Phasendatenmuster ist in den Schreibpuffer 107 geladen.Die Datenverarbeitungseinheit
iO4sendet nunmehr fünf Null-Bandsprossen aus.
Die. Verzweigung nach Mikrobefehl PP64 stellt ein Verzögern um
zwei PDA-Taktimpulse dar. Anschließend wird die letzte Datenbandsprosse verglichen/ d.h. die Prüfungen entsprechend den
Mikrobefehlsworten PP65 bis PP70 sind die gleichen wie diejenigen
nach den Mikrobefehlsworten PP42 bis PP47. Da die letzte Band-
609827/0620
sprosse verarbeitet wird, sollte sich beim PrüfVorgang auf alle
Werte "0" kein Fehler zeigen, weil das eine Fehler-Bit in einen der anderen Kanäle versehoben wurde. Der Anzeiger für korrigierbare
Bandsprossenfehler sollte noch nicht gesetzt sein. Nach einer Pause von einem PDA-Taktimpuls prüft das Mikrobefehlswort
PP72 den Beginn der Datenzeit, während der alle Werte "0" in den Schreibpuffer geladen werden. Werte "1" werden durch den
Mikrobefehl PP61 und Werte "0" durch den Mikrobefehl PP73 geladen. Sobald der Schreibpuffer bereit ist und die Werte "1"
in den Schreibpuffer 107 geladen werden, folgt ein Verzögern um 2 PDA-Taktimpulsen und eine Überprüfung auf Bandsprossen mit
allen Werten "0". Da die Datenverarbeitungseinheit 104 Nachlauf-Bandsprossen mit Werten immer "0" aussendet, sollte
der Null-Bandsprossenanzeiger AZF gesetzt sein. Ist er es nicht, so führt das Mikrobefehls PP76 zum Setzen des Flip-Flops F6Ö.
Da von den Mikrobefehlsworten PP67 und PP68 sowie PP44 und PP45
eine Null-Bandsprosse festgestellt und das Flip-Flop 64 gesetzt wurde, zeigt dies an,, daß die Null-Bandsprosse, d.h. eine Bandsprosse,
welche nur Werte "0" hat, während des Empfangs des Datenmusters gesetzt worden ist. Das Flip-Flop F60 hält die
Tatsache fest, daß der Null-Bandsprossenanzeiger nicht während der Aussendung des Nachlaufs gesetzt wurde. Wennder Null-Bandsprossenindikator
den Wert "1" hat, so ist das Flip-Flop F64 nicht durch das Mikrobefehlswort PP68 gesetzt worden.Dieses
Beispiel enthält unterdrückte Bits, so daß der Anzeiger für
nicht korrigierbare Bandsprossenfehler nicht gesetzt wird und als nächstes ein Mikrobefehl für keine Operation ausgeführt
wird. Der Zählerstand im PSI-Register wird herabgeschaltet und
die Routine verzweigt zurück, um die Mikrobefehlsworte PP72 bis PP82 solange zu erhalten, bis der Zählerstand den Wert 11O"
erreicht.
Die Datenverarbeitungseinheit 104 beginnt dann mit dem Analysenteil,
um festzustellen, was erwartet wurde und was tatsächlich geschehen ist. Anfänglich hatte das Zwischenspeicher-Adressregister
den Wert "001", das Funktionswegregister FP2 war auf
609827/062G
"9p" aufgeladen und der Zwischenspeicher auf "39". Die erste
Während der Musteranalyse durchgeführte Operation war die Rückstellung des Funktionswegregisters FP5 auf "01" über den
Mikrobefehl PA01, wodurch die aktivierte Geräteschnittstellen-
ymkehr yierlassen wurde, Mikrobefehlswort PA02 lädt die
Datenfehler in das Generalregister GR2. Es handelt sich um besondere
Fehleranzeiger, welche in der Datenwiedergewinnungse
inheit 105 gesammelt sind, nämlich Mehrfach-Bit-Unterdrückungsfehler, übersehrägungsfehler, Kanalfehler und dergleichen.
Bas gwisehenspeieher-Adres s register speichert die vorher gesagt en
Werte der Kanalfehler, Die Kanalfehler-Flip-Flops sollen anzeigen,
daß ein Kanalfehler im Kanal niedriger Ordnung, vorhanden wa.r, Das Funktionswegregister FP 2 speichert den erwarteten Wert
der Patenwiedergewinnungsfehler, Wie erwähnt, sollten keine Mehrfaeh^Bit-ünterdrüekungsfehler, keine nicht korrigierbaren
Paritätsfehler, ein Kanalfehler, kein Überschrägungsfehler und
e.in Bit=-Unterdrüekungsfehler durch den erwarteten Wert "9D"
angezeigt werden. Der Wert "39" zeigt an, daß während der Aussendung
des Nachlaufteils des Blocks der nicht korrigierbare Bandsprpssenfehler nicht gesetzt werden sollte. Der NuIl-Bä.nd
sprossenanzeiger sollte während der Nachlauf per iode gesetzt werden und das Datenmodus-Flip-Flop sollte ebenfalls gesetzt
sein, während der Anzeiger für nicht korrigierbare Bandsprossenfehler während der Nachlaufzeit nicht gesetzt werden sollte. Da
der gerade durchgeführte Prüfvorgang einen Einzelkanalfehler betraf, so der PCF-Prüfanzeiger gesetzt werden und es sollte
kein nicht korrigierbarer Bandsprossenfehler während der Nachlaufzeit auftreten, weil jede Bandsprosse neunWerte "0" hat
aber jede ein unterdrücktes Bit aufweist, welches korrigiert worden sein sollte. Somit sollte das Flip-Flop F62 gesetzt
sein, was durch das Mikrobefehlswort PP78 geprüft worden ist. Per Null-Bandsprossenanzeiger sollte während des Datenteils gesetzt
worden sein, weil diese Prüfung auf nicht korrigierbare Bandsprossen gerichtet ist. Außerdem sollte kein Datenvergleichsfehler
vorhanden sein, weil nur ein Einzelkanalfehler gegeben ist.
609827/0626
In der Analysenroutine lädt das Mikrobefehlswort PAO3 die
Kanalfehleranzeiger in das D-Register der Datenwiedergewinnungseinheit 105. Das Mikrobefehlswort PA05 prüft auf Kanalfehler.
In diesem Beispiel sollte der Kanalfehleranzeiger gesetzt seinj
und das Mikrobefehlswort PA05 setzt dann das Flip-Flop F63. Der nächste Mikrobefehl vergleicht den Inhalt des Funktionswegregisters FP6 und des Zwischenspeichers. Stimmen sie nicht überein,
setzt der Mikrobefehl PA15, welcher das Einladen von "04"
in das Funktionswegregister FP4 bewirkt, das Bandanfangs-Flip-Flop
BOT. Der nächste Mikrobefehl PA08 vergleicht das Funktionswegregister FP2 und das Generalregister GR2. Stimmen
ihre Inhalte nicht überein, so wird das Bandanfangs-Flip-Flop
BOT gesetzt. Der nächste Mikrobefehl PA10 vergleicht die Inhalte des D-RegistersDRO und des Zwischenspeicher-Adressregisters,nachdem
dieser in das Generalregister GRO überführt wurde. Hierdurch wird sichergestellt, daß der Fehler in dem als fehlerhaft ausgewählten
Kanal aufgetreten ist. Stimmen sie überein, so erfolgt eine Rückkehr zur Hauptroutine, welche das Fehlermuster um einen
Schritt verschiebt, um einen Fehler im nächsten Kanal zu erzeugen.
Im Falle eines Fehlers folgt eine Verzweigung zur Schnittstellenroutine
.
Nach Beendigung der Prüfvorgänge bei der Geschwindigkeit von
125 Zoll/s wird das Mikrobefehlswort PM41 ausgeführt, welches
"OA" in das Generalregister GR2 lädt und mit dem Inhalt der niedrigwertigen 8 Bits des Indexregisters vergleicht. Sie enthalten
die Bandsprossenperiode, die vomJMikrobefehl PM03 in die
Position "08" geladen würde. Der Mikrobefehl PM43 prüft auf
Übereinstimmung. Sind beide Werte gleich, so wird der Wert "12" in das Generalregister GR2 geladen und eine Verzweigung zu PM03
folgt. Ein Wert "9" wird über den Mikrobefehl PM44 in das
Generalregister GRO geladen.
Der Indexzähler wird dann mit dem Mikrobefehl PM46 für 75 Zoll/s
geladen. Die Routine läuft fort mit den Geschwindigkeiten von 125; 75; 37# 5; und 18,75 Zoll/s.
! i
609827/Ü62G
Mit dem Mikrobefehl PM59 wird das BOT-Flip-Flop geprüft. Da es
gieh hier um einen akkumulativen Fehler handelt, hat ein Setzen
des ßendanfangs-Flip-Flops ein Anhalten zur Folge. Im Gegensatz
hierzu, würde ein festgestellter Fehler dazu führen, daß die Datenverarbeitungseinheit 104 selbsttätig das Blockmuster wiederholt.
Wie man aus Figur 4 erkennt, verzweigt die mikroprogrammierte
Patenverarbeitungseinheit bei NichtVorhandensein eines Fehlers zur Anfangsroutine gemäß Block 416. Diese Routine setzt
erneut die verschiedenen Register innerhalb der Datenverarbeitungseinheit zurück. Nach Vollendung dieser Routine kehrt die
Datenverarbeitungseinheit zum Anfangszustand zurück, indem sie
in eine Lehrlaufschleife übergeht, welche der Ein/Ausgabesteuerung
IOC mitteilt, daß sie für den Empfang von Befehlen zur Verarbeitung von Datenzeichen unter Verwendung normaler im
Steüerspeicher gespeicherter Verarbeitungsroutinen bereit ist. Jedesmal wenn die Ein-/Ausgabesteuerung ein Rückstellsignal erzeugt,
führt die Datenverarbeit'ungseinheit die Prüf vorgänge gemäß
Figur 4 aus, um sich selbst ein gewisses Maß von Mindest-"betriebsbereitschaft
zu bestätigen.
Wie man sieht, überprüft die Datenverarbeitungseinheit die Datenwiedergewinnungseinheit,
um festzustellen, daß ihre verschiedenen Anzeiger und, noch wichtiger, ihre Taktgeberschaltungen ordnungsgemäß
arbeiten. Indem das Peripherie-Steuergerät Blocks von guten und fehlerhaften Datenmustern eingibt, kann die Einrichtung feststellen,
daß die Steuerkreise nicht im Grenzbetrieb oder mit verringerter Zuverlässigkeit arbeiten. Obwohl verschiedene Arten von
Verzweigungsmikrobefehlen zur Ausführung der in den Flußdiagrammen dargestellten Operationen verwendet werden können, werden
die folgenden codierten Mikrobefehle benutzt:
609827/QG2G
Definition
2. Absolute Verzweigung
3. Absolute Verzweigung
4. Absolute Verzweigung
1. Rückkehrverzweigung RNX Lädt den Inhalt des Stamm-
datenregisters in das Register ROMAR und sperrt die Ausführung des nächsten
Mikrobefehls.
BAX Lädt den Inhalt der Bit-Positionen 4-13 des Registers ROMLR in das Register
ROMAR und führt den Mikrobefehl im nächsten Speicherplatz durch.
BNX Lädt den Inhalt der Bit-Positionen 4-13 des Registers ROMLR in das Register
ROMAR und sperrt die Durchführung des in der nächsten Speicherstelle abgelegten Mikrobefehls.
BSX Lädt den Inhalt der Bit-Positionen 4-13 des Reg. ROMLR in das Register ROMAR,
speichert den Inhalt des letztgenannten Registers in das Stammdaten-Adressregister
und sperrt die Ausführung des Mikrobefehls in der nächsten Speicherstelle.
Aus der vorangehenden Beschreibung ergibt sich, daß die Erfindung
eine wirksame Prüfmethode für Magnetband-Untersysterne darstellt.
Die überprüfung erfolgt mit mehreren grundlegenden logischen Testroutinen im Steuerspeicher einer mikroprogrammierbaren Steuereinheit.
Eine dieser grundlegenden Testroutinen bewirkt eine vollständige Prüfung der Datenwiedergewinnungsexnheit der Steuereinheit.
Für diese überprüfung werden Blocks digitaler Signale in einem vorgegebenen Format erzeugt und der Datenwiedergewinnungseinheit
zugeführt. Dabei erfolgt eine überwachung und überprüfung
des Zustands verschiedener Fehleranzeiger innerhalb der Einheit. Die digitalen Datenblocks werden aus einer begrenzten
Anzahl von Grundmustern abgeleitet, welche durch Mikrobefehle in der Datenwiedergewinnungsroutine erzeugt werden. Sobald die
6 0 9827/0626
Erzeugung eines Blocks vollendet ist, werden die Zustände der
Fehleranzeigestromkreise mit einer Anzahl vorgegebener Ergebnismuster
verglichen, welche durch andere Mikrobefehle in der Datenwiedergewinnungseinheit
geliefert werden. Außerdem sind Mikrobefehle für Verschiebungen und logische Informationen in der Routine
vorhanden, mit der die Grundmuster verschoben und Musterpaare miteinander verglichen werden, um hieraus Fehlermuster zu
erzeugen, so daß Blocks digitaler Datensignale entstehen, welche verschiedenen Fehlerzuständen entsprechen. Durch Erzeugung digitaler
Datensignale mit nicht korrigierbaren Fehlermustern wird die Datenwiedergewinnungseinheit überprüft und festgestellt, daß
keine Korrektur der Fehlermuster möglich war, indem der Zustand der Fehleranzeigestromkreise mit vorgegebenen Ergebnismustern ,
durchgeführt wird.
Zusätzliche Prüfanzeigespeicherkreise werden zur Speicherung der
Zustände verwendet, welche während des Zusammensetzens der Digitalsignale zu Bytes auftreten, um festzustellen, daß nur bestimmte
Fehleranzeige-Speicherkreise geschaltet werden und zwar jeweils zur richtigen Zeit und auf den richtigen Zustand. Die Inhalte
der Prüfanzeige-Speicherkreise werden mit einem durch Mikrobefehle vorgegebenen Ergebnismuster verglichen, um die
ordnungsgemäße Arbeitsweise der FehlerStromkreise zu überprüfen.
Außerdem erfolgt ein Vergleich vorgegebener Ergebnismuster der zusammengesetzten Bytes und der Zustände der Kanalfehleranzeigestromkreise,
um sicherzustellen, daß jedes aus digitalen Datensignalen zusammengesetzte Byte korrekt ist und daß die Fehleranzeige
in den richtigen Kanälen erfolgt ist.
Die Erfindung offenbart ferner die Anzeige einer Anzahl von Synchronisiermustern in jedem Block, welche einer Minimalanzahl
entsprechen, die für die Synchronisierung der Taktgeberschaltkreise der Datenwiedergewinnungseinheit auf eine Schaltfolge
benötigt werden, mit der digitale Signale von einer der ausgewählten Magnetbandeinheiten des Untersystems übertragen werden.
Diese Überprüfungen stellen fest, ob die Datenwiedergewinnungseinheit im Grenzbetrieb arbeitet. Außerdem wird ,die eine Prüf-
609827/0626
routine bei jeder der Arbeitsgeschwindigkeiten der Steuereinheit wiederholt, um festzustellen, daß die Datenwiedergewinnungseinheit
bei allen möglichen Arbeitsgeschwindigkeiten der Peripheriegeräte ordnungsgemäß arbeitet.
Obwohl in den vorangehenden Ausführungsbeispielen bestimmte Vorlaufzählerstände
und Blockformate dargestellt wurden, können im Rahmen der Erfindung auch andere Zählerstände und Formate Anwendung
finden. Anstelle von phasencodierten digitalen Signalen können auch andersartig aufgebaute Signale verwendet werden. Um
eine unnötige Belastung der Beschreibung mit Einzelheiten zu vermeiden, wurden Blockschaltbilder zur Erläuterung der Erfindung
herangezogen. Die verschiedenen Stromkreise, wie Flip-Flops, Register und dergleichen können in an sich bekannter Weise ausgebildet
sein. Nähere Einzelheiten über derartige grundlegende Stromkreise finden sich beispielsweise in dem Buch "Computer
Design Fundamentals" von Chu, veröffentlicht durch McGraw-Hill Book Company Inc. sowie im Buch "Pulse, Digital and Switching
Waveforms" von Millman und Taub, ebenfalls IM c-Graw-Hill Book Company Inc. Auch der Aufbau der Mikrobefehlsworte und deren
Formate kann von dem im Beispiel gezeigten abweichen. Möglichkeiten hierfür sind in dem Buch "Computer Organization and
Microprogramming" von Cn, veröffentlich durch Prentice-Hall Inc.,
1972 sowie in den zuvorgenannten USA Patenten beschrieben.
6Ö9827/ÖG2G
AZF (allzero frame· indicator) Null-Bandsprossen-Anzeiger
CRC (cyclic redundandy check) zyklische Redundanzprüfung
DLI · turn around Geräteschnittstellenumkehr
DRO (data register zero) Datenregister 0
FP (functional path) Funktionsweg
GR (general purpose register) Mehrzweck- oder Generalregister
LCN (logical channel number) logische Kanalnummern
NDF (NRZI drop frame indicato^NRZI Bandsprossenunterdrückungs-
anzeiger NXO (stage of index-counter) Stufe des Indexzählers.
OPI (operational in line) Betriebseingangsleitung
PCF (phase encoded channel Phasencode-Kanalfehler
failure)
PDA (power distribution Treiber verstärker ·';-·
amplifier) -
PDM (phase encoded data mode) Phasencode-Datenbetrieb
PROM (programmable read only Programmierbarer Festwertspeicher
memory) ■
RAW (read after write) Gegenlesen nach dem Schreiben
ROMAR(read only memory addres_sFestwertspeicher-Adressregister
register)
ROMLR(read only memory local internes Festwertspeicherregister
ROMLR(read only memory local internes Festwertspeicherregister
register)
RSO (reset out line) Rückstellausgangsleituhg
RSO (reset out line) Rückstellausgangsleituhg
SPA (scratch pad adress Zwischenspeicher-Adressregister register)
UFE tuncorrectable frame error)nicht korrigierbarer Bandsprossenfehler
WRD (write puffer ready Schreibpuffer-Bereitschafts-
flip-flop) Flip-Flop
Weitere Abkürzungen vergleiche DT-OS 2 517 171, S.232-234
609827/06 :.b
Claims (1)
- Patentansprücheπ J Verfahren zum Ingangsetzen eines Peripherieuntersystems mit mehreren Magnetbandgeräten unter Verwendung einer mikroprogrammierten Ein-/Ausgabesteuereinheit, wobei gesteuert durch Steuersignale eines DV-Systems Bytes digitaler Signale blockweise nacheinander auf einem Magnetband aufgezeichnet werden, jeder Block ein vorgegebenes Format hat, die Steuereinheit eine Datenwiedergewinnungseinheit aufweist, welche Signale eines ausgewählten Magnetbandgerätes erhält und zur Weitergabe an das DV-System in Bytes zusammenstellt und die Datenwiedergewinnungseinheit zur Anzeige während des Zusammenstellens der Bytes auftretender Fehler . mehrere Fehleranzeige-Speicherkreise enthält, gekennzeichnet durch die folgenden Verfahrensschritte:Beim Empfang des Steuersignals verzweigt die Operation der Steuereinheit in einer Reihe von im Steuerspeicher der Steuereinheit bereitgehaltenen Diagnose-Prüfroutinen, wobei eine dieser Prüfroutinen Mikrobefehle mit Konstanten enthält, welche Anfangsmustern entsprechen und zur Erzeugung von Gruppen digitaler, zu Blöcken vorgegebenen Formats zusammengefaßter Signalmuster verwendet werden, sowie Mikrobefehle mit Konstanten erwarteter Ergebnisse* aufgrund von Mikrobefehlen dieser Prüfroutine empfängt die Datenwiedergewinnungseinheit die genannten Gruppen digitaler Signale und sperrt die übertragung digitaler Signale von dem ausgewählten Magnetbandgerät;aus den genannten Anfangsmustern werden die genannten Gruppen digitaler Signale erzeugt und der Datenwiedergewinnungseinheit zugeführt;609827/062Üwährend der Signalzufuhr wird der Zustand der Fehleranzeige-Speicherkreise überwacht; das dem erwarteten Ergebnis entsprechende Muster wird mit dem Zustand der Fehleranzeiger verglichen;Signalstromkreise zeigen die ordnungsgemäße Wiedergewinnung digitaler Daten an, indem bestimmte Fehleranzeige-Speicherkreise ansprechen, wenn Datenblocks-Signalmuster mit nicht korrigierbaren Fehlerzuständen enthalten.2. .;Peripheriesysb3nzur Ein-/Ausgabe-Steuerung in DV-Anlagen mit e iner mikroprogrammierten Verarbeitungseinheit sowie einer Datenwiedergewinnungseinheit zum Zusammenstellen digitaler von einem Magnetbandgerät gelieferter und dort in Blöcken vorgegebenen Formats auf einem Mehrkanal-SpejLehermedium aufgezeichneter Signale in Bytes und zu deren Übertragung zu einem Datenverarbeitungssystem, wobei die Datenwiedergewinnungseinheit mehrere Register zum Entschrägen der Datensignale und deren Zusammenstellung zu Bytes enthält, insbesondere zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekenn ζ e i chnet, daß die Datenwiedergewinnungsheit mehrere an die verschiedenen Register angeschlossene PrüfStromkreise zum Feststellen verschiedener, gegebenenfalls auftretender Fehlerzustände sowie mehrere an die genannten PrüfStromkreise angeschlossene Anzeigekreise enthält, daß ein Steuerspeicher mehrere logische Basisprüfroutinen enthält, von denen eine die Arbeitsweise der Datenwiedergewinnungseinheit überprüft und hierzu mehrere Anfangsmustern und erwarteten Ergebnismustern entsprechende Konstanten aufweist, daß zur Ableitung von Steuersignalen durch Dekodieren von Mikrobefehlen der Diagnoseroutinen ein Dekoder vorhanden ist;609827/0826daß einean die DV-Einheit, die Magnetbandgeräte und ein erstes der Register angeschlossene Auswahleinrichtung vom Bandgerät und der DV-Einheit empfangene Digitalsignale selektiv dem Register zuführt;daß die Fehleranzeigekreise an die DV-Einheit angeschlossen sind;daß der Dekoder durch Mikrobefehle der Routine gesteuert Signale für die Steuerung der Auswahleinrichtung zwecks Anschluß des Registers an die DV-Einheit erzeugt sowie Signale zum Sperren der übertragung von Digitalsignalen vom Bandgerät;daß andere Mikrobefehle der Routine den Dekoder zur Erzeugung von Digitalsignalen eines ersten Blocks des in einem vorgegebenen Format angeordneten Musters steuern,wobei der Dekoder wenn die Datenwiedergewinnungseinheit das Zusammensetzen aller, Datensignale des ersten Blocks in Bytes abgeschlossen hat, durch eine Folge von Prüf-Mikrobefehlen für den Vergleich des Zustande der Fehleranzeigekreise mit einem der erwarteten Ergebnismuster geschaltet wird.3. Peripheriesystem nach Anspruch 2, dadurchgekennzeichne t, daß der Steuerspeicher mehrere Speicherplätze zur Aufnahme der Basisprüfroutinen einschließlich einer Wiedergewinnungsroutine aufweist, welche eine begrentze Anzahl Anfangsmustern und vorhergesagten Ergebnissen entsprechende Konstanten enthält;daß der an den Steuerspeicher angeschlossene Dekoder aufgrund von Mikrobefehlen aus dem Steuerspeicher Steuersignale erzeugt; daß die an den Steuerspeicher und das Peripheriegerät angeschlossene Datenwiedergewinnungseinheit die vom Peripheriegerät mit bestimmter Geschwindigkeit gelieferten Datensignale für die übertragung zum DV-Systern zu Bytes zusammensetzt; daß mehrere diese übertragung überwachende Wiedergewinnungsfehler-Speicherkreise beim Auftreten von Fehlerzuständen während des Zusammensetzens Anzeigesignale erzeugen; daß eine Eingangsschaltung des Steuerspeichers beim Empfang von Eingangssignalen den Steuerspeicher auf die Mikrobefehle der Basisprüfroutine umschaltet; f '6 0 9 8 2 7/0621;— fifi —daß eine an den Steuerspeicher und die Datenwiedergewinnungseinheit angeschlossene übertragungssteuereinrichtung beim Ablauf von Mikrobefehlen der Datenwiedergewinnungsroutine die Datenwiedergewinnungseinheit auf den Empfang aus den Anfangsmustern abgeleiteter Digitalsignalgruppen umschaltet und die übertragung der Digitalsignale vom Bandgerät sperrt und daß an den Steuerspeicher sowie die Anzeigekreise angeschlossene und durch Steuersignale des Dekoders gesteuerte Logikschaltungen den Zustand der Wiedergewinnungsspeicherkreise mit einem vom Steuerspeicher empfangenen und dem erwarteten Zustand der genannten Speicherkreise entsprechenden Signalmuster vergleicht, welche als Gruppe digitaler Signalmuster eines ersten Blocks der Datenwiedergewinnungseinheit zugeführt werden.4. Peripheriesystem nach Anspruch 3/dadurch gekennzeichnet, daß die mikroprogrammierte DV-Einheit einen Eingangsstromkreis zum Empfang eines Rückstellsignals und zur Erzeugung des Eingangssignals für die Eingangsschaltung aufweist.5. Peripheriesystem nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das Format jedes Datenblocks einen Vorlauf- und einen Nachlaufteil von Synchroni sier-r signalen aufweist, welche jede Gruppe von digitalen Datensignalen zwischen sich einschließen, und daß die Anzahl der aus dem Anfangsmuster abgeleiteten Synchroniersignale in einem bestimmten Verhältnis zur Anzahl der Vorlaufsynchronsignale in jedem auf dem Magnetband aufgezeichneten Block steht.6. Peripheriesystem nach Anspruch 5,dadurch gekennzeichnet, daß die Anzahl der digitalen Synchronsignale jedes Vorlaufteils kleiner ist als die Anzahl der Vorlaufsynchronsignale in jedem Block von Datensignalen auf dem Magnetband und einer Mindestanzahl von Signalen entspricht, welche zur Synchronisierung der Datenwiedergewinnungseinheit bei der gegebenen Bandgeschwindigkeit erforderlich sind.609827/062Ü7. Peripheriesystem nach einen der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die mikroprogrammierte DV-Einheit zur übertragung von digitalen Bytesignalen zwischen dem DV-System und dem Magnetbandgerät . mehrere Übertragungswege zum Anschluß an den Steuerspeicher, die Datenwiedergewinnungseinheit und die Logikschaltungen aufweist und die Basisprogrammroutine mehrere Anfangstestroutinen enthält und daß während deren Ablauf die mikroprogrammierte DV-Einheit aufgrund von Mikrobefehlen aus dem Steuerspeicher unabhängig voneinander die Arbeitsweise des Steuerspeichers, jedes der Übertragungswege, jeder der Logikschaltungen und der Datenwiedergewinnungseinheit überprüft.8. Peripheriesystem nach Anspruch 6 oder 7, gekennzeichnetdurch __einen an den Steuerspeicher und die Logikschaltung angeschlossenen Zähler für den anfänglichen Empfang eines Indexzählerstandes vom Steuerspeicher;Taktgeberschaltungen für die Zufuhr von Taktimpulsen an den Zähler, um diesen auf einen vorgegebenen Zählerstand zurückzuschalten und ein Zeitabtastsignal zu erzeugen, welches die Übertragung digitaler Daten mit vorgebener Geschwindigkeit zwischen der mikroprogrammierten DV-Einheit und dem Bandgerät ermöglicht;in der Datenwiedergewinnungseinheit eine an den Zähler angeschlossene Zeitgebereinheit zur Erzeugung von Signalen zur Übertragung der digitalen Datensignale mit der vorgegebenen Geschwindigkeit durch die Datenwiedergewinnungseinheit; ein an die Logikschaltung angeschlossenes erstes Register, welches vom Steuerspeicher einen VorlaufZählerstand empfängt, der der Anzahl der Bandsprossen der Vorlaufsynchronisiersignale eingibt, welche für jeden Block von der Datenwiedergewinnungseinheit zuzuführenden digitalen Datensignalen zu erzeugen ist;ein an die Übertragungssteuereinheit und die Logikschaltung angeschlossenes Schreibpufferregister, wobei der Steuerspeicher nach jedem Abtastsignal den [Dekoder $in Steuersignal$09827/0626für die Zufuhr eines vorgegebenen Musters digitaler Synchronsignale an das Schreibpufferregister erzeugen läßt, ferner für die übertragung der Digitalsignale durch die Datenwiedergewinnungseinheit und zum Zurückschalten des im genannten ersten Register vorhandenen Zählerstandes um einen Schritt.Peripherie nach Anspruch 8,dadurch gekennzeichnet, daß die Datenwiedergewinnungseinheit mehrere in Reihe geschaltete Pufferregister enthält, deren erstes an die Übertragunssteuereinrichtung angeschlossen ist und deren letztes der Speicherung der zusammengesetzten Bytes dient, wobei jedes Register zwei bistabile Speichereinrichtungen enthält und jedes Paar einer ersten Gruppe von Registern einzeln einem der Kanäle zugeordnet ist; daß Mittel zur Zufuhr von Taktsignalen an jedes Paar von Speichereinrichtungen der ersten Register "vorgesehen ist, um Impulse entsprechend den Digitalsignalen zu speichern und anschließend durch die Pufferregister zu übertragen, und daß die Wiedergewinnungsroutine eine Datenroutine mit einem Verzweigungs-Prüfmikrobefehl enthält, der den Zählerstand .im ersten Register prüft, wobei der Steuerspeicher Verzweigungssteuermittel enthält, welche auf das Zurückschalten des Zählerstandes auf Null ansprechen und den Steuerspeicher andere Mikrobefehle in die Datenroutine eingeben läßt, wobei ein erster Mikrobefehl den Decoder ein Signal erzeugen läßt, wenn die genannte Minimalanzahl von Vorlauf-Bandsprossen verarbeitet ist, während ein anderer Mikrobefehl die Erzeugung eines Steuersignals zum Laden eines vorgegebenen Bit-Musters in das Schreibpufferregister und damit zur Anzeige des Endes der Erzeugung der genannten Vorlaufsignale des Blocks bewirkt und die genannte Verzweigungssteuerung auf Taktsignale aus der Datenwiedergewinnungseinheit anspricht und den Decoder Signale erzeugen läßt, welche einen bestimmten der Prüfanzeige-Speicherkreise setzt und damit die Synchronisierung jedes der Zeitgeber mit den Digitalsynchronsignalen innerhalb der Mindesanzahl von Bandsprossen entsprechend dem VorlaufZählerstand anzeigt. ι609827/062610. Peripheriesystem nach Anspruch 9, dadurch gekennzeichnet, daß das dem Schreibpuffer zugeführte vorgegebene Muster digitaler Signale ein dem Eingangsmuster und ein dem Komplement des Eingangsmusters entsprechendes phasencodiertes Signal enthält, welche während einer durch die Taktgebersignale bestimmten Zeitspanne erzeugt werden, wobei das vorgegebene Bit-Muster mit Werten ?1" an allen Stellen codiert ist und der vorgegebene Testanzeigestromkreis im Signalzustand anzeigt, daß die Datenwiedergewinnung seinheit sich im Betriebszustand des Zusammensetzens der digitalen Datensignale des ersten Blocks befindet.11. Peripheriesystem nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die mikroprogrammierte Datenverarbeitungseinheit ferner ein an die Logikschaltung und den Steuerspeicher angeschlossenes zweites und drittes Register enthält, welche durch Signale des Decoders auf die Speicherung von Signalen entsprechend dem Anfangsdatenmuster und einem vorhergesagten Ergebnisdatenmuster aus dem Steuerspeicher eingestellt sind und wobei die Datenwiedergewinnungsroutine außerdem zusätzliche Folgen von die Datenroutine aufweisenden Mikrobefehlen enthält sowie eine eine Folge von Mikrobefehlen umfassende Analysenroutine und wobei der Decoder durch eine zusätzliche Folge von Mikrobefehlen der genannten Datenroutine aus dem Steuerspeicher eine erste Gruppe von Steuersignalen zur wiederholten Zufuhr von den Datenmustern entsprechenden Signalen an das Schreibpufferregister enthält, um Muster von digitalen Datensignalen des ersten Blocks zu erzeuge^und wobei der Decoder durch Mikrobefehle in der Folge der Analysenroutine eine zweite Gruppe von Steuersignalen erzeugt zum Vergleich des Zustande der Datenanzeigespeicherkreise und des dritten Registers und zur Erzeugung eines die Betriebsweise zur Datenwiedergewinnungseinheit kennzeichnenden Signales.609 8 2 7/062612. Peripheriesystem nach Anspruch 11,dadurch gekennzeichnet, daß die mikroprogrammierte DV-Einheit zum Speichern eines Fehlermusters ein an die Logikschaltung angeschlossenes viertes Register aufweist, das Fehlermuster und das Anfangsdatenmuster binär codiert sind mit einer der Anzahl der Kanäle entsprechenden Anzahl von Bits, der Binärcode des Fehlermusters eine vorgegebene Anzahl von Werten "1" zur Erzeugung von Fehlermustern digitaler Datensignale enthält und diese eine vorgegebene Anzahl von Kanälen bezeichnen, in denen ein Fehler erwartet wird; daß die Datenwiedergewinnungseinheit ferner an das letzte und ein vorangehendes Pufferregister angeschlossene Korrekturschaltungen aufweist, welche aufgrund von Fehlersignalen die im letzten Pufferregister zusammengesetzten Bytes korrigieren; daß der Decoder aufgrund von Mikrobefehlen Signale zum Verschieben des Binärcodes des Fehlermusters um eine Stelle erzeugt, um hierdurch für die Fehleranzeige in den verschiedenen Kanälen digitale Datensignale mit Fehlermustern zu erzeugen ;daß der Inhalt des dritten Registers für die Anzeige der vorhergesagten Fehlerzustände infolge des Byte-weisen "Zusammen? setzens der digitalen Datensignale codiert wird und anzeigt, wenn die zusammengestellten Bytes korrigierbare und nicht korrigierbare Fehler enthalten; unddaß das Signal eine ordnungsgemäße Arbeitsweise der Datenwiedergewinnungseinheit anzeigt, indem die Fehler als nicht korrigierbar gemeldet werden, wenn die Fehlermuster eine vorgegebene Anzahl von Werten " 1" entsprechend einem Fehler in den •entsprechenden Kanälen aufweisen.13. Peripheriesystem nach Anspruch 12, dadurch gekennzeichnet, daß die vorgegebene Anzahl den Wert Eins hat,das Datenmuster anfänglich einen Binärcode mit einem Wert "1 und das Fehlermuster anfänglich einen Binärcode mit keinen Werten "1" zur Erzeugung des digitalen Datensignals des609827/0626Il A Ilersten Blocks aufweist und daß das Fehlermuster dann einen Binärcode mit wenigstens einen Wert "1" aufweist zur Erzeugung von Fehlermustern des digitalen Datensignals der nachfolgenden Blöcke.14. Peripheriesystem nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die DatenwiedergewinnungseLoheit ferner mehrere Kanalfehlerspeicherkreise aufweist, deren Eingänge an ein erstes vorgegebenes Pufferregister angeschlossen sind und welche Fehlerzustände in verschiedenen der Kanäle anzeigen, während die Ausgangssignale der Kanalfehlerspeicherkreise an ein zweites vorgegebenes Pufferregister angeschlossen sind , um diesem Kanalfehlersignale zuzuleiten;daß das letztgenannte Register an die Logikschaltung angeschlossen ist und eine Analysenroutine eine Testfolge von Mikrobefehlen enthält, auf welche der Decoder anspricht und Signale zur Speicherung der Anzeige der genannten Kanalfehlersignale im letztgenannten Register erzeugt; und daß der das Fehlermuster bildende Inhalt des vierten Registers mit dem Inhalt des letztgenannten Registers verglichen wird, um anzuzeigen, daß nur die vorherbestimmten Kanäle Fehler aufweisen und keine Störung zwischen den Kanälen vorliegt.15. Peripheriesystem nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die mikroprogrammierte Datenverarbeitungseinheit ferner ein der Speicherung eines Grundmusters dienendes und an die Logikschaltung angeschlossenes fünftes Register aufweist, wobei das Grundmuster im Binärcode eine der Anzahl der Kanäle entsprechende Anzahl von Bits aufweist und anfänglich einen Binärcode mit einen Wert "1" aufweist;daß die Datenwiedergewinnungseinheit ferner Mikrobefehle zur Bestimmung von Verschiebeoperationen und logischen Operationen enthält,daß der Decoder auf die Mikrobefehle für die Verschiebeoperation anspricht und Signale zur Verschiebung der Binärcodes des Grundmusters, des Datenmusters und des Fehlermusters um eine Bit-Position erzeugt,daß der Decoder auf logische Operationen kennzeichnende Mikrobefehle anspricht und Signale zur logischen Kombination des .Fehlermusters mit dem Datenmuster erzeugt ,und hieraus digitale Datensignale für jeden Block ableitet und durch logische Kombination des Grundmusters mit dem verschobenen Grundmuster ein resultierendes Fehlermuster erzeugt, welches bei Kombination mit dem Datenmuster digitale Datensignale entstehen läßt, welche Fehlermuster mit mehreren Binärwerten "1" enthält, die einen Fehler in mehr als einem Kanal anzeigen.system
16· Peripher le/^nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die Datenwiedergewinnungseinheit eine an eines der letzten Pufferregister angeschlossene Prüfschaltung aufweist, welche das Auftreten eines nichtkorrigierbaren Fehlers in einem in diesem Pufferregister zusammengesetzten Byte prüft;daß die Prüfanzeige-Speicherkreise mehrere Testanzeige-Speicherkreise enthalten, von denen wenigstens einer an die Prüfschalschaltung angeschlossen ist und andere der Testanzeigekreise an die Logikschaltung angeschlossen sind und bestimmte der Wiedergewinnungsfehleranzeigekreise Signale entsprechend der überprüfung jedes der im letztgenannten Register zusammengesetzten Bytes empfangen;daß die mikroprogrammierte DV-Einheit ferner ein an den Steuerspeicher und die Testanzeigekreise angeschlossenes sechstes Register aufweist zur Speicherung von den Zustand der Testanzeigekreise darstellenden Signalen; daß an den S teuer speicher und die Logikschaltung Speichermittel angeschlossen sind, welche ein vorhergesehenes Ergebnismuster der Digitalsignale aus dem Steuerspeicher erhalten, welche einen vorausgesagten Zustand der Testanzeige-Speicherkreise darstellen;609827/0626daß der Decoder durch eine Folge von Mikrobefehlen der Datenroutine und der Analysenroutine eingestellt wird ■ und Steuersignale zum Einstellen des sechsten Registers auf die Speicherung von Anzeigen der Testanzeigekreise während der Überprüfung jedes Bytes enthalten und der Decoder durch Mikrobefehle der Analysenroutine am Ende der übertragung aller Bytes des ersten Blocks Signale zum Vergleich des Inhalts des sechsten Registers mit dem Muster aus den Speichermitteln enthält, um die Wiedergewinnungsfehler-Anzeigekreise während des Zusammensetzens jedes Bytes des ersten Blocks zu überprüfen .1j&. Peripheriesystem nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die Analysenroutine eine Wiederkehrfolge von Mikrobefehlen enthält; daß der Decoder durch Verzweigungs-Testbefehle in derAnalysenroutine bei fehlender Übereinstimmung zwischen dem vorhergesagten und dem tatsächlichen Wert der Wiedergewinnungsanzeigestromkreise Signale zum Einstelles des Steuerspeichers auf eine Verzweigung zu der genannten Wiederkehrfolge von Mikrobefehlen enthält, um die Durchführung dieser Datenroutine zu wiederholen und Bytes von digitalen Datensignalen zu erzeugen, welche mit den Bytes des vorher erzeugten Blocks übereinstimmende Fehlermuster enthalten.18. Peripheriesystem nach Anspruch 17, dadurch gekennzeichnet, daß die Analysenroutine weiterhin einen sich an den genannten Verzweigungstest-Mikrobefehl anschließenden · Rückkehrbefehl enthält, welcher den Decoder bei fehlender Verzweigung auf eine Anzeige einstellt, daß alle Bytes des Blocks durch die Datenwiedergewinnungseinheit ordnungsgemäß zusammengesetzt sind und daß der Steuerspeicher in eine Wiederholung der Datenroutine abzweigt, um Bytes von Digitalsignalen des nächsten Blocks zu erzeugen, wobei diese digitalen Datensignale durch Codierung Fehlermuster digitaler Datensignale enthalten, welche von denen609827/0621:des vorangehenden Blocks verschieden sind und die Prüfung anderer Kanäle der Datenwiedergewinnungseinheit ermöglichen.19. Peripheriesystem nach Anspruch 18, dadurch gekennzeichnet, daß die Wiedergewinnungsroutine eine Hauptfolge von Mikrobefehlen zur Festlegung verschiedener Indizes enthält, um die Übertragung von Digitalsignalen mit unterschiedlichen Geschwindigkeiten vom Peripheriegerät zu ermöglichen,daß der Decoder nacheinander durch verschiedene dieser Mikrobefehle der Hauptbefehlsfolge Signale zum Laden des Zählers mit unterschiedlichen Indizes erzeugt, um die Wiederholung der Übertragung dieser Datensignale der genannten Blocks bei unterschiedlichen Geschwindigkeiten zu ermöglichen und festzustellen, daß die Datenwiedergewinnungseinheit bei allen Arbeitsgeschwindigkeiten ordnungsgemäß arbeitet.20. Peripheriesystem nach Anspruch 19,dadurch gekennzeichne t,daß die Hauptfolge ferner eine Schlußfolge von Mikrobefehlen aufweist, der Decoder beim Fehlen irgendeines Fehlersignals aus den logischen Basis-Testroutinen durch die Schlußfolge von Mikrobefehlen Signale erzeugt, welche den Steuerspeicher zu einer Routine abzweigen lassen, die ihn auf den Empfang von Befehlen aus dem DV-System vorbereitetet.21. An ein Datenverarbeitungssystem und mehrere Magnetbandgeräte angeschlossene Peripheriesteuereinheit für ein Peripheriesystem, nach einem der Ansprüche 2 bis 20, wobei auf dem Speichermedium die Bandsprossen digitaler Signale in Blöcken vorgegebenen Formats angeordnet sind, die Steuereinheit einen adressierbaren Steuerspeicher für Mikroprogramme für die Lese- und Schreiboperationen aufweist, an den Steuerspeicher ein Decoder zur Erzeugung von Steuersignalen aufgrund von Deco-dier-Mikrobefehlen angeschlossen ist, eine DV-Einheit zur Durchführung arithmetischer und logischer Operationen an zwei Operanden vorgesehen ist, eine Datenwiedergewinnungs-609827/0626einheit zum Zusammensetzen von einem ausgewählten Bandgerät übertragener Digitalsignale in Bytes und zu deren übertragung mit vorgegebener Geschwindigkeit an das DV-System vorhanden ist, die Datenwiedergewinnungseinheit an einem Eingang Digitalsignale von dem ausgewählten Bandgerät erhält und ein Ausgang an die DV-Einheit angeschlossen ist und wobei mehrere Wiedergewinnungs-Anzeigespeicherkreise Fehlerzustände, die während des Zusammensetzens der vom Bandgerät empfangenen Digitalsignale entstehen, anzeigen, dadurch gekennzeichnet, daß die Peripheriesteuereinheit eine Einrichtung zur Selbstüberprüfung enthält mit einer Auswahlschaltung mit einem Ausgang und wenigstens einem ersten und einem zweiten Eingang, wobei der Eingang an die Datenwiedergewinnungseinheit der erste Ausgang an den Eingang des ausgewählten Peripheriegeräts und der zweite Ausgang an die Datenverarbeitungseinheit angeschlossen ist, und mit einem ersten an die Anzeigespeicherstromkreise für Datenwiederge-winnungsfehler angeschlossenen ersten Speicher zur Speicherung von durch die Datenwiedergewinnungseinheit festgestellten Fehlerzuständen,daß der Steuerspeicher einerEingangsschaltung zur Aufnahme von Eingangsrückstellsignalen aus dem DV-System versehen ist und mehrere Basis-Prüfroutinen enthält, von denen eine zur überprüfung des ordnungsgemäßen Betriebes der Datenwiedergewinnungseinheit eine begrenzte Anzahl von Mikrobefehlen mit Konstanten aufweist, welche Anfangsmustern und erwarteten Ergebnismustern entsprechen;daß der Steuerspeicher beim Eingang des Rückstellsignals auf eine Basis-Testroutine abzweigt und die Decoderschaltungen durch eine erste Folge von Mikrobefehlen die Datenwiedergewinnungseinheit über den Selectorkreis auf den Empfang von Signalen nur vom zweiten Ausgang einstellen und der Decoder durch wiederholte Ausführung anderer Mikrobefehle der genannten Routine Signale zur Einstellung der DV-Einheit auf die Erzeugung von Digitalsignalen eines ersten Blocks des genannten Anfangsmusters in vorgegebenem Format einstellt609827/0626und durch eine Folge von Testmikrobefehlen bei Beendigung der byte-weisen Zusammenstellung der Digitalsignale des ersten Blockes Signale zum Vergleich des Zustands des ersten Speichers mit einem der genannten Muster erwarteter Ergebnisse einstellt und damit prüft, ob die Datenwiedergewinnungseinheit zuverlässig arbeitet.2. Peripheriesystem nach Anspruch 20,dadurch gekennzeichnet, daß zwei weitere Register an die DV-Einheit angeschlossen und durch vom Decoder erzeugte Signale gesteuert, ein Anfangsdatenmuster und ein Datenmuster vorhergesagter Ergebnisse aus dem Steuerspeicher abrufen.60 9827/0 626
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/533,743 US4048481A (en) | 1974-12-17 | 1974-12-17 | Diagnostic testing apparatus and method |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2555658A1 true DE2555658A1 (de) | 1976-07-01 |
Family
ID=24127277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752555658 Withdrawn DE2555658A1 (de) | 1974-12-17 | 1975-12-11 | Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlage |
Country Status (6)
Country | Link |
---|---|
US (1) | US4048481A (de) |
JP (1) | JPS5852259B2 (de) |
CA (1) | CA1065052A (de) |
DE (1) | DE2555658A1 (de) |
FR (1) | FR2295492B1 (de) |
GB (1) | GB1534710A (de) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1509193A (en) * | 1974-04-17 | 1978-05-04 | Nat Res Dev | Computer systems |
US4225917A (en) * | 1976-02-05 | 1980-09-30 | Motorola, Inc. | Error driven interrupt for polled MPU systems |
SU613651A1 (ru) * | 1976-12-16 | 1987-03-15 | Предприятие П/Я А-3886 | Запоминающее устройство |
US4280285A (en) * | 1977-05-09 | 1981-07-28 | The Singer Company | Simulator complex data transmission system having self-testing capabilities |
US4234918A (en) * | 1977-05-31 | 1980-11-18 | Burroughs Corporation | Time-shared, multi-phase memory system with error checking and data correcting |
US4241416A (en) * | 1977-07-01 | 1980-12-23 | Systron-Donner Corporation | Monitoring apparatus for processor controlled equipment |
US4122995A (en) * | 1977-08-02 | 1978-10-31 | Burroughs Corporation | Asynchronous digital circuit testing system |
US4159534A (en) * | 1977-08-04 | 1979-06-26 | Honeywell Information Systems Inc. | Firmware/hardware system for testing interface logic of a data processing system |
US4266294A (en) * | 1977-08-30 | 1981-05-05 | Xerox Corporation | Copy reproduction machine with controller self check system |
JPS54107645A (en) * | 1978-02-13 | 1979-08-23 | Hitachi Ltd | Information processor |
US4204252A (en) * | 1978-03-03 | 1980-05-20 | Digital Equipment Corporation | Writeable control store for use in a data processing system |
US4184630A (en) * | 1978-06-19 | 1980-01-22 | International Business Machines Corporation | Verifying circuit operation |
US4313200A (en) * | 1978-08-28 | 1982-01-26 | Takeda Riken Kogyo Kabushikikaisha | Logic test system permitting test pattern changes without dummy cycles |
US4317169A (en) * | 1979-02-14 | 1982-02-23 | Honeywell Information Systems Inc. | Data processing system having centralized memory refresh |
US4387423A (en) * | 1979-02-16 | 1983-06-07 | Honeywell Information Systems Inc. | Microprogrammed system having single microstep apparatus |
US4327408A (en) * | 1979-04-17 | 1982-04-27 | Data General Corporation | Controller device with diagnostic capability for use in interfacing a central processing unit with a peripheral storage device |
EP0018736A1 (de) * | 1979-05-01 | 1980-11-12 | Motorola, Inc. | Selbstprüfender Microcomputer und Prüfverfahren |
US4247941A (en) * | 1979-06-28 | 1981-01-27 | Honeywell Information Systems Inc. | Simulator for bit and byte synchronized data network |
US4326266A (en) * | 1979-10-16 | 1982-04-20 | Burroughs Corporation | Monitoring system for a modular digital data processor |
FR2474226B1 (fr) * | 1980-01-22 | 1985-10-11 | Thomson Csf | Dispositif de test pour enregistreur numerique multipiste |
US4393458A (en) * | 1980-02-06 | 1983-07-12 | Sperry Corporation | Data recovery method and apparatus using variable window |
US4415984A (en) * | 1980-06-25 | 1983-11-15 | Burroughs Corporation | Synchronous clock regenerator for binary serial data signals |
US4359771A (en) * | 1980-07-25 | 1982-11-16 | Honeywell Information Systems Inc. | Method and apparatus for testing and verifying the operation of error control apparatus within a memory |
US4410984A (en) * | 1981-04-03 | 1983-10-18 | Honeywell Information Systems Inc. | Diagnostic testing of the data path in a microprogrammed data processor |
US4380067A (en) * | 1981-04-15 | 1983-04-12 | International Business Machines Corporation | Error control in a hierarchical system |
DE3174130D1 (en) * | 1981-08-19 | 1986-04-24 | Ibm | Improved microprocessor |
US4514806A (en) * | 1982-09-30 | 1985-04-30 | Honeywell Information Systems Inc. | High speed link controller wraparound test logic |
US4667329A (en) * | 1982-11-30 | 1987-05-19 | Honeywell Information Systems Inc. | Diskette subsystem fault isolation via video subsystem loopback |
US4553201A (en) * | 1983-03-28 | 1985-11-12 | Honeywell Information Systems Inc. | Decoupling apparatus for verification of a processor independent from an associated data processing system |
US4636967A (en) * | 1983-10-24 | 1987-01-13 | Honeywell Inc. | Monitor circuit |
US4841434A (en) * | 1984-05-11 | 1989-06-20 | Raytheon Company | Control sequencer with dual microprogram counters for microdiagnostics |
US4726021A (en) * | 1985-04-17 | 1988-02-16 | Hitachi, Ltd. | Semiconductor memory having error correcting means |
JPH0693229B2 (ja) * | 1987-07-21 | 1994-11-16 | 日本電気株式会社 | デ−タ処理装置 |
JP2986104B2 (ja) * | 1988-03-15 | 1999-12-06 | 株式会社東芝 | 情報処理装置の自己試験回路 |
JPH0789328B2 (ja) * | 1988-05-31 | 1995-09-27 | 日本電気株式会社 | データ処理装置 |
US5547682A (en) * | 1989-12-22 | 1996-08-20 | Bioquest, Incorporated | Preparation and use of novel injectable RES avoiding inorganic particles for medical application |
US5450609A (en) * | 1990-11-13 | 1995-09-12 | Compaq Computer Corp. | Drive array performance monitor |
JP2842004B2 (ja) * | 1992-02-03 | 1998-12-24 | 日本電気株式会社 | 回路のテスト方式 |
US5463639A (en) * | 1993-04-28 | 1995-10-31 | Advantest Corporation | Automatic pattern synchronizing circuit of an error detector |
US5717850A (en) * | 1996-03-12 | 1998-02-10 | International Business Machines Corporation | Efficient system for predicting and processing storage subsystem failure |
EP0821307B1 (de) * | 1996-07-23 | 2003-05-02 | Hewlett-Packard Company, A Delaware Corporation | Fehleranzeige für ein Speichersystem mit auswechselbaren Speichereinheiten |
US6311298B1 (en) | 1999-02-17 | 2001-10-30 | Rise Technology Company | Mechanism to simplify built-in self test of a control store unit |
DE10041137A1 (de) * | 2000-08-21 | 2002-03-21 | Philips Corp Intellectual Pty | Anordnung zum Testen von integrierten Schaltkreisen |
US8552709B2 (en) * | 2004-02-18 | 2013-10-08 | Tasco Inc. | Systems and methods for locating a circuit |
WO2005117421A1 (ja) * | 2004-05-28 | 2005-12-08 | Matsushita Electric Industrial Co., Ltd. | 信号受信回路及び信号入力検知回路 |
DE102006001873B4 (de) * | 2006-01-13 | 2009-12-24 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Speicherschaltung |
DE102006001872B4 (de) * | 2006-01-13 | 2013-08-22 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Datenverarbeitungseinrichtung auf Angriffe |
DE102006045906A1 (de) * | 2006-09-28 | 2008-04-17 | Infineon Technologies Ag | Modul mit einem Controller für eine Chipkarte |
US8312330B2 (en) * | 2007-06-21 | 2012-11-13 | Litepoint Corporation | System and method for testing wireless devices |
US8909851B2 (en) | 2011-02-08 | 2014-12-09 | SMART Storage Systems, Inc. | Storage control system with change logging mechanism and method of operation thereof |
US8935466B2 (en) | 2011-03-28 | 2015-01-13 | SMART Storage Systems, Inc. | Data storage system with non-volatile memory and method of operation thereof |
US8908485B2 (en) * | 2011-05-31 | 2014-12-09 | International Business Machines Corporation | Extended diagnostic overlay control for tape storage devices |
US9098399B2 (en) | 2011-08-31 | 2015-08-04 | SMART Storage Systems, Inc. | Electronic system with storage management mechanism and method of operation thereof |
US9063844B2 (en) | 2011-09-02 | 2015-06-23 | SMART Storage Systems, Inc. | Non-volatile memory management system with time measure mechanism and method of operation thereof |
US9021231B2 (en) | 2011-09-02 | 2015-04-28 | SMART Storage Systems, Inc. | Storage control system with write amplification control mechanism and method of operation thereof |
US9021319B2 (en) | 2011-09-02 | 2015-04-28 | SMART Storage Systems, Inc. | Non-volatile memory management system with load leveling and method of operation thereof |
RU2475821C1 (ru) * | 2011-09-19 | 2013-02-20 | Открытое акционерное общество "Авангард" | Способ предварительной оценки качества диагностических тестов |
US9239781B2 (en) | 2012-02-07 | 2016-01-19 | SMART Storage Systems, Inc. | Storage control system with erase block mechanism and method of operation thereof |
US9298252B2 (en) | 2012-04-17 | 2016-03-29 | SMART Storage Systems, Inc. | Storage control system with power down mechanism and method of operation thereof |
US8949689B2 (en) * | 2012-06-11 | 2015-02-03 | SMART Storage Systems, Inc. | Storage control system with data management mechanism and method of operation thereof |
US9671962B2 (en) | 2012-11-30 | 2017-06-06 | Sandisk Technologies Llc | Storage control system with data management mechanism of parity and method of operation thereof |
US9123445B2 (en) | 2013-01-22 | 2015-09-01 | SMART Storage Systems, Inc. | Storage control system with data management mechanism and method of operation thereof |
US9329928B2 (en) | 2013-02-20 | 2016-05-03 | Sandisk Enterprise IP LLC. | Bandwidth optimization in a non-volatile memory system |
US9214965B2 (en) | 2013-02-20 | 2015-12-15 | Sandisk Enterprise Ip Llc | Method and system for improving data integrity in non-volatile storage |
US9183137B2 (en) | 2013-02-27 | 2015-11-10 | SMART Storage Systems, Inc. | Storage control system with data management mechanism and method of operation thereof |
US9470720B2 (en) | 2013-03-08 | 2016-10-18 | Sandisk Technologies Llc | Test system with localized heating and method of manufacture thereof |
US9043780B2 (en) | 2013-03-27 | 2015-05-26 | SMART Storage Systems, Inc. | Electronic system with system modification control mechanism and method of operation thereof |
US10049037B2 (en) | 2013-04-05 | 2018-08-14 | Sandisk Enterprise Ip Llc | Data management in a storage system |
US9170941B2 (en) | 2013-04-05 | 2015-10-27 | Sandisk Enterprises IP LLC | Data hardening in a storage system |
US9543025B2 (en) | 2013-04-11 | 2017-01-10 | Sandisk Technologies Llc | Storage control system with power-off time estimation mechanism and method of operation thereof |
US10546648B2 (en) | 2013-04-12 | 2020-01-28 | Sandisk Technologies Llc | Storage control system with data management mechanism and method of operation thereof |
US9898056B2 (en) | 2013-06-19 | 2018-02-20 | Sandisk Technologies Llc | Electronic assembly with thermal channel and method of manufacture thereof |
US9313874B2 (en) | 2013-06-19 | 2016-04-12 | SMART Storage Systems, Inc. | Electronic system with heat extraction and method of manufacture thereof |
US9367353B1 (en) | 2013-06-25 | 2016-06-14 | Sandisk Technologies Inc. | Storage control system with power throttling mechanism and method of operation thereof |
US9244519B1 (en) | 2013-06-25 | 2016-01-26 | Smart Storage Systems. Inc. | Storage system with data transfer rate adjustment for power throttling |
US9146850B2 (en) | 2013-08-01 | 2015-09-29 | SMART Storage Systems, Inc. | Data storage system with dynamic read threshold mechanism and method of operation thereof |
US9361222B2 (en) | 2013-08-07 | 2016-06-07 | SMART Storage Systems, Inc. | Electronic system with storage drive life estimation mechanism and method of operation thereof |
US9431113B2 (en) | 2013-08-07 | 2016-08-30 | Sandisk Technologies Llc | Data storage system with dynamic erase block grouping mechanism and method of operation thereof |
US9448946B2 (en) | 2013-08-07 | 2016-09-20 | Sandisk Technologies Llc | Data storage system with stale data mechanism and method of operation thereof |
US9152555B2 (en) | 2013-11-15 | 2015-10-06 | Sandisk Enterprise IP LLC. | Data management with modular erase in a data storage system |
US9355675B2 (en) | 2014-07-14 | 2016-05-31 | International Business Machines Corporation | Variable scoping capability for physical tape layout diagnostic structure of tape storage device |
US10139788B2 (en) | 2016-03-15 | 2018-11-27 | Honeywell International Inc. | Remote data analytics to predict system components or device failure |
CN110333975B (zh) * | 2019-04-18 | 2023-05-02 | 深圳市德明利技术股份有限公司 | 一种存储设备的测试方法和装置以及设备 |
CN112104489B (zh) * | 2020-09-02 | 2023-03-14 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种对通讯无干扰的高速实时数据捕获方法 |
US11165554B1 (en) * | 2020-10-27 | 2021-11-02 | Cadence Design Systems, Inc. | Transmitter test using phase-lock loop |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2130917B2 (de) * | 1970-06-22 | 1972-11-16 | Fujitsu Ltd, Kawasaki, Kanagawa (Japan) | System zum Prüfen eines Eingabe / Ausgabesteuerwerks |
US3831148A (en) * | 1973-01-02 | 1974-08-20 | Honeywell Inf Systems | Nonexecute test apparatus |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1131085A (en) * | 1966-03-25 | 1968-10-23 | Secr Defence | Improvements in or relating to the testing and repair of electronic digital computers |
US3576541A (en) * | 1968-01-02 | 1971-04-27 | Burroughs Corp | Method and apparatus for detecting and diagnosing computer error conditions |
US3518413A (en) * | 1968-03-21 | 1970-06-30 | Honeywell Inc | Apparatus for checking the sequencing of a data processing system |
US3806878A (en) * | 1971-08-05 | 1974-04-23 | Ibm | Concurrent subsystem diagnostics and i/o controller |
US3798613A (en) * | 1971-10-27 | 1974-03-19 | Ibm | Controlling peripheral subsystems |
US3838260A (en) * | 1973-01-22 | 1974-09-24 | Xerox Corp | Microprogrammable control memory diagnostic system |
US3873819A (en) * | 1973-12-10 | 1975-03-25 | Honeywell Inf Systems | Apparatus and method for fault-condition signal processing |
-
1974
- 1974-12-17 US US05/533,743 patent/US4048481A/en not_active Expired - Lifetime
-
1975
- 1975-11-18 CA CA239,862A patent/CA1065052A/en not_active Expired
- 1975-12-09 JP JP50146823A patent/JPS5852259B2/ja not_active Expired
- 1975-12-11 DE DE19752555658 patent/DE2555658A1/de not_active Withdrawn
- 1975-12-15 FR FR7538384A patent/FR2295492B1/fr not_active Expired
- 1975-12-17 GB GB51596/75A patent/GB1534710A/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2130917B2 (de) * | 1970-06-22 | 1972-11-16 | Fujitsu Ltd, Kawasaki, Kanagawa (Japan) | System zum Prüfen eines Eingabe / Ausgabesteuerwerks |
US3831148A (en) * | 1973-01-02 | 1974-08-20 | Honeywell Inf Systems | Nonexecute test apparatus |
Non-Patent Citations (1)
Title |
---|
US-Z.: IBM-TDB 6/64, S. 49 * |
Also Published As
Publication number | Publication date |
---|---|
GB1534710A (en) | 1978-12-06 |
FR2295492A1 (de) | 1976-07-16 |
AU8689775A (en) | 1977-06-02 |
US4048481A (en) | 1977-09-13 |
CA1065052A (en) | 1979-10-23 |
JPS5183744A (en) | 1976-07-22 |
JPS5852259B2 (ja) | 1983-11-21 |
FR2295492B1 (de) | 1982-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2555658A1 (de) | Verfahren und einrichtung zur fehlerdiagnose in einer datenverarbeitungsanlage | |
DE3125048C2 (de) | ||
DE2556949A1 (de) | Verfahren und einrichtung zum wiederholen des versuchs einer befehlsausfuehrung durch die magnetband- peripheriesteuereinheit eines dv- systems | |
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE2921387C2 (de) | Verfahren zum Austauschen von Informationen zwischen einer Datenverarbeitungsanlage und einem Magnetplattenspeicher | |
DE2646162C3 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE2854748A1 (de) | Speichereinrichtung | |
DE1295246B (de) | Schaltungsanordnung zur fehlergesicherten Wiedergabe von parallel dargestellten digitalen Signalen | |
DE2741886A1 (de) | Datenuebertragungseinrichtung | |
DE2400010A1 (de) | Mikroprogrammierte verarbeitungsanordnung und mikro-fehlerdiagnoseanordnung fuer ein datenverarbeitungssystem | |
DE2225841C3 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
CH621008A5 (de) | ||
DE1901036A1 (de) | Anordnung fuer die wiederholte Ausfuehrung fehlerhaft ausgefuehrter Funktionen | |
DE2122338A1 (de) | Schaltungsanordnung zur Steuerung des Datenflusses in Datenverarbeitungsanlagen | |
DE3128740A1 (de) | Dynamisches halbleiter-speichersystem | |
DE2834094A1 (de) | Schaltungsanordnung zur beseitigung von schraeglauf- bzw. bitversatzeffekten in einem datenverarbeitungssystem | |
DE1961554A1 (de) | Fehlerkorrigierendes Sichersystem | |
DE2357168A1 (de) | Speichermodul fuer eine datenverarbeitungseinheit | |
DE2450468C2 (de) | Fehlerkorrekturanordnung für einen Speicher | |
DE2608435A1 (de) | Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen | |
DE2554502C3 (de) | Verfahren und Anordnung zum Adressieren eines Speichers | |
DE2715029A1 (de) | Verfahren und vorrichtung zur untersuchung von digitaldatenvorrichtungen | |
DE2254696B2 (de) | Schaltungsanordnung zur Neuorientierung von Aufzeichnungen in einem Plattenspeicher | |
DE2246863A1 (de) | Verfahren und anordnung zur protokollierung des programmablaufs in datenverarbeitungsanlagen | |
DE2729705A1 (de) | Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8130 | Withdrawal |