DE102006045906A1 - Modul mit einem Controller für eine Chipkarte - Google Patents

Modul mit einem Controller für eine Chipkarte Download PDF

Info

Publication number
DE102006045906A1
DE102006045906A1 DE102006045906A DE102006045906A DE102006045906A1 DE 102006045906 A1 DE102006045906 A1 DE 102006045906A1 DE 102006045906 A DE102006045906 A DE 102006045906A DE 102006045906 A DE102006045906 A DE 102006045906A DE 102006045906 A1 DE102006045906 A1 DE 102006045906A1
Authority
DE
Germany
Prior art keywords
controller
module
pad
data
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006045906A
Other languages
English (en)
Inventor
Marcus Janke
Peter Dr. Laackmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006045906A priority Critical patent/DE102006045906A1/de
Priority to US11/863,819 priority patent/US8136156B2/en
Publication of DE102006045906A1 publication Critical patent/DE102006045906A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory

Abstract

Bei einem Modul (1) mit einem Controller (2) für eine Chipkarte weist der Controller (2) zwei I/O-Pads (3, 4) zur Ein- und Ausgabe von Daten und das Modul (1) ein I/O-Pad (5) auf. Beide I/O-Pads (3, 4) des Controllers (2) sind mit dem einen I/O-Pad (5) des Moduls (1) verbunden. Auf diese Weise können über ein I/O-Pad des Controllers (2) ausgegebene Daten vom Controller (2) über das andere I/O-Pad (3) des Controllers (2) eingelesen und überwacht werden.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung im Allgemeinen und insbesondere auf ein Modul mit einem Controller für eine Chipkarte und auf ein Verfahren zum Erkennen eines Angriffs auf einen Controller eines Moduls für eine Chipkarte.
  • Chipkarten besitzen meistens acht Kontaktfelder, von denen in der Regel fünf genutzt werden. Diese sind die elektrische Schnittstelle zwischen beispielsweise einem Terminal und dem Controller der Chipkarte. Eines dieser Kontaktfelder ist ein so genanntes I/O-Pad zum kommunizieren mit externen Systemen. Controller besitzen ebenfalls mindestens ein I/O-Pad zur Kommunikation mit der Außenwelt und sind mit dem Kontaktfeld der Chipkarte verbunden. Auf modernen Sicherheits-Controllern findet man meist zwei I/O-Pads, von denen in der Regel jedoch nur eines mit dem entsprechenden Pad des Chipkarten-Moduls verbunden ist. Der zweite I/O-Port des Controllers bleibt also in der Regel bei der endgültigen Montage ungenutzt.
  • Bei herkömmlichen Sicherheits-Controllern ist es sehr schwierig zu überprüfen, welche Daten wirklich vom Sicherheits-Controller über ein I/O-Pad nach außen gelangen. Sollte etwa durch einen Angriff von außen der Programmablauf des Sicherheits-Controllers geändert werden, können unbemerkt beispielsweise vertrauliche Daten nach außen gelangen. Üblicherweise versucht man, den Programmablauf durch geeignete Softwaregegenmaßnahmen zu schützen. Diese Softwaregegenmaßnahmen bieten jedoch nur einen begrenzten Schutz.
  • Des Weiteren sind verschiedenste Sensoren zur Erkennung von Angriffen bekannt. Diese erkennen einen großen Teil der Angriffe, leisten aber ebenso keine tatsächliche Überprüfung der korrekten Situation der Datenausgabe.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Modul für eine Chipkarte mit einer erhöhten Sicherheit gegen Angriffe sowie ein verbessertes Verfahren zum Erkennen eines solchen Angriffs bereitzustellen.
  • Diese Aufgabe wird durch ein Modul mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merkmalen des Anspruchs 6 gelöst. Die jeweiligen Unteransprüche definieren jeweils vorteilhafte Weiterbildungen.
  • Ein Aspekt der vorliegenden Erfindung ist das Verbinden von zwei I/O-Pads des Controllers mit nur einem I/O-Pad des Moduls der Chipkarte.
  • Durch die Verbindung zweier I/O-Pads des Controllers mit einem I/O-Pad des Moduls können die von einem ersten I/O-Pad gesendeten Daten mittels eines zweiten I/O-Pads durch den Controller überprüft werden.
  • Der Controller der Chipkarte kann in einer weiteren Ausprägung ein Sicherheits-Controller sein.
  • Eine weiteres Ausführungsbeispiel des Moduls für eine Chipkarte besteht darin, dass dieses so eingerichtet ist, dass es falsche Daten oder zu lange Antwortzeiten mittels des Controllers erkennt und in diesem Fall einen Alarm auslöst.
  • Weiters kann es von Vorteil sein, wenn das Modul der Chipkarte nach der Erkennung eines Angriffs oder zu langer Antwortzeiten sich selbst deaktiviert und dadurch ein Angriff obsolet wird.
  • Bei einem Controller mit zwei I/O-Pads zur Ein- und Ausgabe von Daten und einem Modul mit einem I/O-Pad, wobei die beiden I/O-Pads des Controllers mit dem einen I/O-Pad des Modules verbunden sind, werden die gesendeten Daten des ersten I/O-Pads des Controllers mittels des Controllers durch über das zweite I/O-Pad des Controllers empfangene Daten überwacht.
  • Eine weitere Ausprägung des Verfahrens besteht darin, dass bei der Erkennung falscher Daten oder zu langer Antwortzeiten ein Alarm ausgelöst wird.
  • Weiters ist ein Ausführungsbeispiel der vorliegenden Erfindung denkbar, welches nach Erkennung falscher Daten oder zu langer Antwortzeiten eine Deaktivierung des gesamten Chipkarten-Moduls veranlasst.
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels mit Bezugnahme auf die beigefügte Zeichnung näher erläutert, in der
  • 1 eine Prinzipdarstellung eines Ausführungsbeispiels eines erfindungsgemäßen Moduls mit einem Controller für eine Chipkarte zeigt.
  • In 1 ist ein Modul 1 mit einem Controller 2 für eine Chipkarte gemäß einem Ausführungsbeispiel der Erfindung dargestellt. Auf dem Chipkarten-Controller 2 sind Pads 12, 13, 14, 15, 16, 17, 3, 4 dargestellt, von denen in der Regel allerdings nur fünf Pads 12, 13, 15, 3, 4 genutzt werden. Dabei sind zwei I/O-Pads 3, 4 zur Ein- und Ausgabe von Daten auf dem Controller 2 vorgesehen.
  • Auf dem Modul 1 sind weiters Pads 5, 8, 9, 10, 11, 18 dargestellt. Es besteht eine Verbindung der beiden Controller-I/O-Pads 3, 4 mit einem I/O-Pad 5 des Moduls 1 über zwei Verbindungen 6, 7.
  • Werden nun beispielsweise Daten zwischen dem I/O-Pad 3 des Controllers 1 über die Verbindung 7 und dem I/O-Pad 5 des Moduls 1 ausgegeben, kann nun mittels der anderen Verbindung 6 zwischen dem I/O-Pad 5 des Moduls 1 und dem zweiten I/O-Pad 4 des Controllers 2 durch den Controller 2 überprüft werden, ob die korrekten Daten am I/O-Pad 5 des Moduls 1 vorliegen.
  • Wenn umgekehrt zwischen dem I/O-Pad 4 des Controllers 2 über die Verbindung 6 und dem I/O-Pad 5 des Moduls 1 Daten versandt werden, kann mittels der anderen Verbindung 7 zwischen dem I/O-Pad 5 des Moduls 1 und dem zweiten I/O-Pad 3 des Controllers 2 durch den Controller 2 überprüft wird, ob die korrekten Daten am I/O-Pad 5 vorliegen. Erkennt der Controller 2, dass die Daten am I/O-Pad 5 nicht korrekt sind, deaktiviert er sich oder begibt sich in einen Alarmzustand.
    • 1
    Chipkarten-Modul
    2
    Controller
    3
    erstes I/O-Pad des Controllers
    4
    zweites I/O-Pad des Controllers
    5
    I/O-Pad des Moduls
    6
    erste Verbindung
    7
    zweite Verbindung
    8
    Spannung Pad 1 Modul
    9
    Reset Pad Modul
    10
    Clock Pad Modul
    11
    Spannung Pad 2 Modul
    12
    Versorgungsspannung Pad 2 Controller
    13
    Clock Pad Controller
    14
    Reset Pad Controller
    15
    Programmierspannung Pad 2 Controller (nicht benötigt)
    16
    Reserve Pad Controller
    17
    Ground Pad Controller
    18
    Ground Pad Modul
    20
    Verbindungen zwischen den Pads des Controllers und den
    Pads des Moduls

Claims (8)

  1. Modul (1) mit einem Controller (2) für eine Chipkarte, wobei der Controller (2) zwei I/O-Pads (3, 4) zur Ein- und Ausgabe von Daten aufweist und das Modul (1) ein I/O-Pad (5) aufweist und die beiden I/O-Pads (3, 4) des Controllers (2) mit einem I/O-Pad (5) des Moduls (1) verbunden sind.
  2. Modul (1) nach Anspruch 1, bei dem über ein erstes I/O-Pad (3) des Controllers (2) gesendete Daten mittels eines zweiten I/O-Pads (4) durch den Controller (2) überwacht und auf Richtigkeit überprüft werden.
  3. Modul (1) nach Anspruch 1 oder 2, wobei der Controller (2) ein Sicherheits-Controller ist.
  4. Modul (1) nach einem der vorhergehenden Ansprüche, eingerichtet zum Erkennen falscher Daten oder zu langer Antwortzeiten und zur Auslösung eines Alarms.
  5. Modul (1) nach einem der vorhergehenden Ansprüche, eingerichtet zum Erkennen falscher Daten oder zu langer Antwortzeiten und zur Deaktivierung desselben.
  6. Verfahren zum Erkennen von Angriffen auf einen Controller (2) eines Moduls (1) für eine Chipkarte, wobei der Controller (2) zwei I/O-Pads (3, 4) zur Ein- und Ausgabe von Daten und das Modul (1) ein I/O-Pad (5) zur Ein- und Ausgabe von Daten aufweist und die beiden I/O-Pads (3, 4) des Controllers (2) mit dem I/O-Pad des Moduls verbunden sind, bei welchem Verfahren die mittels des Controllers (2) über ein erstes I/O-Pad (3) gesendeten Daten mittels des Controllers (2) durch über ein zweites I/O-Pad (4) empfangene Daten überwacht werden.
  7. Verfahren nach Anspruch 6, wobei bei einer Erkennung falscher Daten oder zu langer Antwortzeiten ein Alarm ausgelöst wird.
  8. Verfahren nach Anspruch 6 oder 7, wobei bei einer Erkennung falscher Daten oder zu langer Antwortzeiten der Controller (2) deaktiviert wird.
DE102006045906A 2006-09-28 2006-09-28 Modul mit einem Controller für eine Chipkarte Ceased DE102006045906A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006045906A DE102006045906A1 (de) 2006-09-28 2006-09-28 Modul mit einem Controller für eine Chipkarte
US11/863,819 US8136156B2 (en) 2006-09-28 2007-09-28 Module with a controller for a chip card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006045906A DE102006045906A1 (de) 2006-09-28 2006-09-28 Modul mit einem Controller für eine Chipkarte

Publications (1)

Publication Number Publication Date
DE102006045906A1 true DE102006045906A1 (de) 2008-04-17

Family

ID=39184725

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006045906A Ceased DE102006045906A1 (de) 2006-09-28 2006-09-28 Modul mit einem Controller für eine Chipkarte

Country Status (2)

Country Link
US (1) US8136156B2 (de)
DE (1) DE102006045906A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610070A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Chipkarte
DE19634133C2 (de) * 1996-08-23 1999-03-11 Siemens Ag Mikroprozessor, insbesondere zur Verwendung in einer Chipkarte, sowie Chipkarte mit einem ebensolchen Mikroprozessor
DE10309313A1 (de) * 2003-03-04 2004-09-23 Infineon Technologies Ag Schaltungsanordnung zur Detektion eines Fehlers in einer Schaltungslogik

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048481A (en) * 1974-12-17 1977-09-13 Honeywell Information Systems Inc. Diagnostic testing apparatus and method
US5515383A (en) * 1991-05-28 1996-05-07 The Boeing Company Built-in self-test system and method for self test of an integrated circuit
US5787270A (en) * 1995-11-15 1998-07-28 Advanced Micro Devices Method and apparatus for intrusive testing of the performance-enhancing features of an advanced microprocessor
US6020755A (en) * 1997-09-26 2000-02-01 Lucent Technologies Inc. Hybrid programmable gate arrays
US6209118B1 (en) * 1998-01-21 2001-03-27 Micron Technology, Inc. Method for modifying an integrated circuit
US6378072B1 (en) * 1998-02-03 2002-04-23 Compaq Computer Corporation Cryptographic system
US6059181A (en) * 1998-06-04 2000-05-09 Henkel Corporation Packaging system for non-rigid materials
DE10007177C2 (de) * 2000-02-17 2002-03-14 Infineon Technologies Ag Verfahren zum Testen eines als Arbeitsspeicher im Personal Computer eingesetzten SDRAM-Speichers
CN1218276C (zh) * 2000-04-28 2005-09-07 株式会社日立制作所 集成电路卡
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
US6854072B1 (en) * 2000-10-17 2005-02-08 Continuous Computing Corporation High availability file server for providing transparent access to all data before and after component failover
US6641050B2 (en) * 2001-11-06 2003-11-04 International Business Machines Corporation Secure credit card
DE10224209B4 (de) * 2002-05-31 2004-09-23 Infineon Technologies Ag Autorisierungseinrichtung-Sicherheitsmodul-Terminal-System
US7085973B1 (en) * 2002-07-09 2006-08-01 Xilinx, Inc. Testing address lines of a memory controller
US7152942B2 (en) * 2002-12-02 2006-12-26 Silverbrook Research Pty Ltd Fixative compensation
US7634614B2 (en) * 2003-01-13 2009-12-15 Sierra Logic Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves and that support virtual disk formatting
US6870395B2 (en) * 2003-03-18 2005-03-22 Lattice Semiconductor Corporation Programmable logic devices with integrated standard-cell logic blocks
US7386768B2 (en) * 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
EP1496435A1 (de) * 2003-07-11 2005-01-12 Yogitech Spa Gesicherte Mikrokontroller, Verfahren zum Entwurf eines gesichertes Mikrokontrollers, und Computerprogrammprodukt dafür
US7685436B2 (en) * 2003-10-02 2010-03-23 Itt Manufacturing Enterprises, Inc. System and method for a secure I/O interface
JP2005243132A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
KR100818992B1 (ko) * 2004-05-31 2008-04-03 삼성전자주식회사 디바이스와 휴대형 저장장치간에 디지털 권리객체의형식을 변환하여 주고받는 장치 및 방법
EP1934745A2 (de) * 2005-09-27 2008-06-25 Nxp B.V. Fehlerdetektions-/korrekturschaltung und entsprechendes verfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19610070A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Chipkarte
DE19634133C2 (de) * 1996-08-23 1999-03-11 Siemens Ag Mikroprozessor, insbesondere zur Verwendung in einer Chipkarte, sowie Chipkarte mit einem ebensolchen Mikroprozessor
DE10309313A1 (de) * 2003-03-04 2004-09-23 Infineon Technologies Ag Schaltungsanordnung zur Detektion eines Fehlers in einer Schaltungslogik

Also Published As

Publication number Publication date
US20080083033A1 (en) 2008-04-03
US8136156B2 (en) 2012-03-13

Similar Documents

Publication Publication Date Title
EP1053518B1 (de) Schutzschaltung für eine integrierte schaltung
EP1337921A1 (de) Vorrichtung zur überwachung eines prozessors
DE102007045398A1 (de) Integriertes Mikroprozessorsystem für sicherheitskritische Regelungen
DE102006001872A1 (de) Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Datenverarbeitungseinrichtung
DE102017123615B4 (de) Konfigurierbares Sicherheitsmodul zur Erfassung digitaler oder analoger Eingangs- oder Ausgangssignale
EP2795601A1 (de) Verfahren und vorrichtung zum erkennen einer manipulation an einer elektrischen leitung
EP2989548B1 (de) Überwachung von redundanten komponenten
EP1664978B1 (de) Vorrichtung und verfahren zur sicheren ausführung eines programmes
EP2786162B1 (de) Verfahren zum feststellen eines fehlers in verbindungleitungen zwischen einer zentraleinheit und einer mehrzahl von voreinander unabhängigen elektronischen baueinheiten
DE102005001686A1 (de) Schaltungsanordung zum Detektieren eines Kurzschlusses
DE102006045906A1 (de) Modul mit einem Controller für eine Chipkarte
DE10037489B4 (de) Fehlererfassungsvorrichtung für ein Kommunikationssystem
EP1723523A1 (de) VERFAHREN UND INTEGRIERTER SCHALTKREIS ZUR ERH HUNG DER ST&O uml;RFESTIGKEIT
DE102006048969B4 (de) Schaltungsanordnung und Verfahren zum Unterbinden eines Schaltungsbetriebs
DE4403156B4 (de) Verfahren und Vorrichtung zur Durchführung des Verfahrens zur Ansteuerung eines Verbrauchers
DE102017214057A1 (de) Verfahren zum Prüfen der Integrität von Systemkomponenten eines Systems und Anordnung zur Durchführung des Verfahrens
DE102007009141B4 (de) Sicherheitsvorrichtung und Sicherheitsverfahren mit mehreren Verarbeitungsstufen
DE10303654A1 (de) Integrierte Halbleiterschaltung mit eingebauter Selbsttestfunktion und zugehöriges System
DE102006048146B4 (de) Sensoranordnung, Verwendung einer Sensoranordnung und Verfahren zur Sicherheitsüberwachung einer Maschine
DE102015203253A1 (de) Sicherheitsschaltungseinheit
DE19755384C2 (de) System zum Trimmen elektronischer Bauelemente oder Sensoren
EP1486791B1 (de) Halbleiter-Chip mit einer Überwachungseinrichtung, durch welche überwachbar ist, ob der Halbleiter-Chip mechanisch beschädigt ist
DE3544207C2 (de)
DE102007004794B4 (de) Controllerbaustein mit einer Überwachung durch einen Watchdog
DE102004016342A1 (de) Verfahren und Vorrichtung zum Erfassen eines manipulativen Angriffs auf eine elektrische Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection