KR900004003A - 스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법 - Google Patents

스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법 Download PDF

Info

Publication number
KR900004003A
KR900004003A KR1019890011811A KR890011811A KR900004003A KR 900004003 A KR900004003 A KR 900004003A KR 1019890011811 A KR1019890011811 A KR 1019890011811A KR 890011811 A KR890011811 A KR 890011811A KR 900004003 A KR900004003 A KR 900004003A
Authority
KR
South Korea
Prior art keywords
standard cell
circuit means
function
standard
input
Prior art date
Application number
KR1019890011811A
Other languages
English (en)
Other versions
KR920005861B1 (ko
Inventor
히로유키 와타나베
츠네아키 구도
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR900004003A publication Critical patent/KR900004003A/ko
Application granted granted Critical
Publication of KR920005861B1 publication Critical patent/KR920005861B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용 없음.

Description

스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제4도는 본 발명에 따른 발명의 실시예에 따른 지연회로를 내장한 스탠다드셀의 회로도.
제2도는 제1도에 도시된 스탠다드셀을 이용해서 제작된 스탠다드셀형 직접회로의 배치형태를 나타낸 도면.
제3도는 스탠다드셀형 직접회로의 제작공정예를 나타낸 도면.
제5도는 본 발명에 따른 스탠다드셀내의 지연기능부의 구성형태를 나타낸 도면.

Claims (12)

  1. 컴퓨터를 이용해서 설계된 스탠다드셀형 집적회로에서 사용되는 스탠다드셀(11)에 있어서, 해당 스탠다드셀(11)을 특징지워 주는 소정의 기능을 갖춘 회로수단(13)과, 이 회로수단(13)에 접속되어 입력신호를 소정시간 지연시켜 전달하는 기능을 갖춘 신호지연회로수단(12)을 구비해서 구성된 것을 특징으로 하는 스탠다드셀.
  2. 제1항에 있어서, 회로도상의 신호지연회로수단(12)이 해당 스탠다드셀(11)을 특징지워 주는 소정의 기능을 갖춘 회로수단(13)에 대해서, 해당 스탠다드셀(l1)의 입력측 혹은 출력측에 설치된 것을 특징으로 하는 스탠다드셀.
  3. 제1항에 있여서, 상기 신호지연회로수단(12)이 콘덴서(C)와 저항(R)을 구비해서 구성된 것을 특징으로 하는 스탠다드셀.
  4. 제1항에 있어서, 신호지연회로수단(12)으로의 입력 및 신호지연회로수단(12)으로부터의 출력이 각각 부논리 및 정논리로 행해지고, 신호지연회로수단(12)으로부터 해당 스탠다드셀(11)을 특징지워 주는 소정의 기능을 갖는 회로수단(13)으로의 입력 및 해당 스탠다드셀(11)을 특징지워 주는 소정의 기능을 갖는 회로수단(13)으로부터의 출력이 각각 정논리 및 부논리로 행해지는 것을 특징으로 하는 스탠다드셀.
  5. 제1항에 있어서, 상기 스탠다드셀(11)이 스탠다드셀(11)을 특징지워 주는 소정의 기능을 갖는 회로수단(13)만을 구비한 스탠다드셀과 동일한 셀폭을 갖도록 된 것을 특징으로 하는 스탠다드셀.
  6. 제1항에 있어서, 상기 스탠다드셀(11)이 스탠다드셀(11)을 특징지워 주는 소정의 기능을 갖는 회로수단(13)만을 구비한 스탠다드셀과 동일한 단자위치를 점유하도록 된 것을 특징으로 하는 스탠다드셀.
  7. 제1항에 있어서, 상기 신호지연회로수단(12)이 해당스탠다드셀(11)내의 전원선(23)의 아래에 설치되는 것을 특징으로 하는 스탠다드셀.
  8. 스탠다드셀의 배치를 자동적으로 결정해주는 컴퓨터를 이용해서 제작된 스탠다드셀형 집적회로에 있어서, 이 스탠다드셀형 직접회로가 상기 제1항 내지 제7항에 기재된 스탠다드셀(11)을 사용해서 제작된 것을 특징으로 하는 스탠다드셀형 집적회로.
  9. 스탠다드셀형 집적회로를 제작하기 위해 각각 스탠다드셀의 배치 및 스탠다드셀간의 배선형태를 자동적으로 결정해주는 컴퓨터를 이용하는 집적회로의 설계방법에 있어서, 회로도로부터 추축되는 가상의 배선길이에 기초해서 신호지연처리가 필요한 장소를 판정해서, 그 장소의 스탠다드셀을 소정의 기능을 갖는 회로수단과 이 회로수단에 접속되어 입력신호를 소정시간 지연시켜 전달하는 기능을 갖는 신호지연회로 수단을 구비하여 구성된 스탠다드셀로 치환해주도록 된 것을 특징으로 하는 컴퓨터를 이용한 집적회로의 설계방법.
  10. 스탠다드셀형 집적회로를 작성하기 위해 각 스탠다드셀의 배치 및 스탠다드셀간의 배선형태를 자동적으로 결정해주는 컴퓨터를 이용하는 집적회로의 설계방법에 있어서, 각 스탠다드셀의 배치 및 스탠다드셀간의 배선형태를 결정해서 얻는 회로패턴에 기초해서 신호지연처리가 필요한 장소를 판정해서, 그 장소의 스탠다드셀을 소정의 기능을 갖는 회로수단과 이 회로수단에 접속되어 입력신호를 소정시간 지연시켜 전달하는 기능을 갖는 신호지연회로수단을 구비하여 구성된 스탠다드셀로 치환해 주도록 된 것을 특징으로 하는 컴퓨터를 이용한 집적회로의 설계방법.
  11. 시험용이화 집적회로의 기능시험에 사용되는 스캔신호를 입력받는 입력기능과 플립플롭기능을 갖춘회로수단을 구비한 스탠다드셀에 있어서, 플립플릅기능을 갖춘 회로수단(31)에 접속되어 입력되는 스캔신호를 소정시간 지연시켜 전달하는 기능을 갖춘 지연회로수단(32)을 구비하여 구성된 것을 특징으로 하는 스탠다드셀.
  12. 시험용이화 직접회로의 기능시험에 사용되는 스캔신호를 입력받는 입력기능과 플립플롭기능을 갖춘 회로수단을 구비한 스탠다드셀에 있어서, 해당 스탠다스셀의 스캔신호입력용 단자(S2)와 플립플롭기능을 갖춘 회로수단(31)의 스캔신호입력용 단자(ST)간에 설치되어 입력된 스캔신호를 소정시간 지연시켜 전달하는 기능을 갖춘 제1지연회로수단(32)과, 해당 스탠다드셀의 데이터신호입력용단자(D2)와 플립플롭기능을 갖춘 회로수단(31)의 데이터신호입력용단자(D)간에 설치되어 입력된 데이터신호를 소정시간 지연시켜 전달하는 기능을 갖춘 제2지연회로수단(33)을 구비하여 구성된 것을 특징으로 하는 스탠다드셀.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011811A 1988-08-20 1989-08-19 스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법 KR920005861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-205688 1988-08-20
JP63205688A JPH0255420A (ja) 1988-08-20 1988-08-20 スタンダードセルおよびスタンダードセル型集積回路

Publications (2)

Publication Number Publication Date
KR900004003A true KR900004003A (ko) 1990-03-27
KR920005861B1 KR920005861B1 (ko) 1992-07-23

Family

ID=16511061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011811A KR920005861B1 (ko) 1988-08-20 1989-08-19 스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법

Country Status (4)

Country Link
EP (1) EP0355770B1 (ko)
JP (1) JPH0255420A (ko)
KR (1) KR920005861B1 (ko)
DE (1) DE68927926T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408108B1 (ko) * 2000-10-27 2003-12-01 정세영 류코시아니딘을 함유하는 신경아세포종 분화제

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4561036B2 (ja) * 2003-03-03 2010-10-13 ソニー株式会社 半導体装置及び半導体装置のレイアウト設計方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162835A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Racing prevention system for signal processing system
JPS6177198A (ja) * 1984-09-21 1986-04-19 Toshiba Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408108B1 (ko) * 2000-10-27 2003-12-01 정세영 류코시아니딘을 함유하는 신경아세포종 분화제

Also Published As

Publication number Publication date
KR920005861B1 (ko) 1992-07-23
DE68927926T2 (de) 1997-08-21
EP0355770A2 (en) 1990-02-28
EP0355770B1 (en) 1997-04-02
JPH05892B2 (ko) 1993-01-07
EP0355770A3 (en) 1992-06-03
JPH0255420A (ja) 1990-02-23
DE68927926D1 (de) 1997-05-07

Similar Documents

Publication Publication Date Title
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR920008622A (ko) 전주사회로용 자동 위치설정 및 경로지정 배치를 최적화시키기 위한 방법 및 장치
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
KR880014475A (ko) 반도체 집적회로장치
KR900005288A (ko) 프로그램 가능한 논리소자
KR890013740A (ko) 모노리틱 집적회로
KR920015385A (ko) 쌍방향 입출력단자용 바운더리 스캔셀
KR890007126A (ko) 프로그램 가능 입력/출력 회로
KR850004824A (ko) 처리기 개입중단 버스구조
KR870009237A (ko) 테스트용이화회로 및 테스트방법
ATE38729T1 (de) Schaltkreis-baustein.
KR900013720A (ko) 프로그래머블 논리회로
CA2253968A1 (en) Large-scale integrated circuit and method for testing a board of same
KR960042413A (ko) 데이터 처리 시스템
ATE65339T1 (de) Integrierter halbleiterspeicher.
KR890012449A (ko) 프로그램가능 논리소자
KR900004003A (ko) 스탠다드셀과 스탠다드셀형 집적회로 및 그 집적회로의 설계방법
KR920001834A (ko) 플립-플롭회로
EP0633529A1 (en) Emulation system for microcomputer
KR910001977A (ko) 동기화된 비교기 회로를 구비한 반도체 집적 회로
KR890002768A (ko) 하나 이상의 입력 비동기 레지스터
KR960043068A (ko) 테스트 회로를 내장한 집적회로
US6567944B1 (en) Boundary scan cell design for high performance I/O cells
JPS6476211A (en) Digital logic integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee