KR870009237A - 테스트용이화회로 및 테스트방법 - Google Patents
테스트용이화회로 및 테스트방법 Download PDFInfo
- Publication number
- KR870009237A KR870009237A KR870002116A KR870002116A KR870009237A KR 870009237 A KR870009237 A KR 870009237A KR 870002116 A KR870002116 A KR 870002116A KR 870002116 A KR870002116 A KR 870002116A KR 870009237 A KR870009237 A KR 870009237A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- circuit module
- circuit
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 테스트용이화회로의 일실시예를 나타낸 회로다이어그램,
제2도는 제1도의 회로에대한 통상적인 동작을 나타낸 등가회로다이어그램,
제3도는 본 발명의 개념을 나타내기 위해 사용된 회로예의 블록다이어그램
Claims (18)
- 회로모듈간이 계속됨과 더불어 소정의 회로모듈로부터 외부마디를 인출하여 구성된 계층을 이루는 상부레벨의 회로수단과, 각 회로모듈의 입,출력부에 설치된 삽입게이트수단, 상기 삽입게이트수단 사이의 상호배선을 일단으로 하여 설치된 입,출력용게이트수단, 상기 상호 배선의 출력측에 회로모듈이 속하지 않는 회로모듈의 입력외부마디에 상기 입,출력용게이트의 입력단자를 연결시키 주기 위한 수단, 상기 상호배선의 입력측회로모듈에 속하지 않는 회로모듈의 출력외부마디에 상기 입,출력용게이트의 출력단자를 연결시켜주기 위한 수단 및, 각 삽입게이트와 입,출력용게이트의 제어단자에 설치된 재기록가능메모리수단등으로 구성된 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서, 메모리수단이 플립플륨으로 구성된 것을 특징으로 하는 테스용이화 회로.
- 제2항에 있어서, 플립플롭이 직렬로 접속되어 쉬프트레지스터를 구성하는 것을 특징으로 하는 테스트용이화 회로.
- 제3항에 있어서, 각 플립플롭에 삽입게이트수단 또는 입력게이트수단에 대응하여 셋트단자 또는 리셋트단자가 설치된 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서 같은 회로모듈에 속하는 삽·입게이트수단이 같은 메모리수단에 의해 제어되는 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서, 같은 회로모듈에 속하는 삽입게이트를 공통으로 제어하는 기억수단과는 별개로 같은 회로모듈에 속하는 입·출력용게이트를 공통으로 제어하는 기억수단이 설치된 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서, 같은 회로모듈에 속하는 삽입게이트를 공동으로 제어하는 기억수단과는 별개로 같은 회로모듈에 속하는 입·출력용게이트를 공통으로 제어하는 기억수단이 설치된 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서, 입·츨력게이트수단이 버퍼게이트로 구성된 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서, 삽입게이트수단이 쌍방향삽입게이트로 구성된 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서, 입력외부마디에 연결된 수단이 회로모듈에 연결된 버퍼게이트에 연결된 플립플롭을 포함하는 것을 특징으로 하는 테스트용이화 회로.
- 제1항에 있어서, 출력외부마디에 연결된 수단이 회로모듈에 연결된 버퍼게이트에 연결된 플립플롭을 포함하는 것을 특징으로 하는 테스트용이화 회로.
- 회로모듈이 접속됨과 더불어 소정의 회로모듈로부터 외부마디를 인출하여 구성된 계층을 이루는 상위레벨의 회로수단과, 각 회로모듈의 입·출력부에 설치된 삽입게이트수단, 상기 삽입게이트수단 사이의 상호배선을 일단으로 하여 설치된 입·출력용게이트수단, 상기 상호배선의 출력측회로모듈에 속하지 않는 회로모듈의 입력외부마디수단에 상기 입·출력용게이트수단의 입력단자를 접속시켜 주기 위한 수단 및, 상기 상호배선의 입력측회로모듈에 속하지 않는 회로모둘의 출력 외부마디 수단에 상기 입·출력게이트 수단의 출력단자를 접속시켜 주기 위한 수단을 셋팅시켜 테스트를 수행하되, 같은 회로모듈에 속하는 삽입게이트수단과 입·출력게이트 수단을 선택적으로 활성화시키고, 회로모듈에 속하는 외부마디수단 및 입·출력용게이트수단에 접속된 다른 회로모듈의외 부마디수단을 사용하여 회로모듈의 테스트를 수행하은 것을 특징으로 하는 테스트방법.
- 제12항에 있어서, 각각의 삽입게이트수단과 입·출력용게이트수단의 제어단자에 재기록가능한 메모리수단이 설치되고, 상기 메모리수단은 플립플롭으로 구성되게 하는 한편, 셋트단자와 리셋트단자가 상기 삽입게이트수단 또는 입·출력용게이트 수단을 제어할 목적으로 각 플립플롭에 설치되게 되며, 제어데이터가 쉬프트레지스터의 동작에 의해 세이트수단에 입력되게 되고, 회로의 통상적인 동작시에 상기 셋트단자와 리셋트단자를 일괄제어하여 삽입게이트만을 활성화시켜줄 수 있도록 된 것을 특징으로 하는 테스트방법.
- 제13항에 있어서, 셋트와 리셋트단자를 통해 플립플롭에 데이터를 입력시키고, 데이터를 스캔닝아웃(scanning out)시키며, 계속해서 쉬프트레지스터에 새로운 데이터를 스켄닝인, 아웃시켜 쉬프트레지스터의 테스트를 행하는 것을 특징으로 하는 테스트방법.
- 제12항에 있어서, 새로이 설계된 회로모듈이 선택적으로 또는 우선적으로 테스트되는 것을 특징으로 하는 테스트방법.
- 제12항에 있어서, 상부레벨회로를 회로모듈로 구비하고 있으면서 계층을 이루는 더 많은 상부레벨의 회로가 동일한 기준으로 구성되게 되고, 최하위의 회로모듈을 테스트할 때에는 그 상위회로의 외부마디에 접속되어 있는 삽입게이트 혹은 삽입게이트와 입력용게이트, 삽입게이트와 출력용게이트를 통해 상기 상위 회로모듈의 외부마디, 즉 최상위회로의 외부마디를 이용하여 테스트를 행하는 것을 특징으로 하는 테스트 방법.
- 제12항에 있어서 상호배선의 테스트가 같은 상호배선에 속하는 입·출력용게이트수단의 사용에 의해 수행되는 것을 특징으로 하는 테스트방법.
- 제12항에 있어서, 삽입게이트수단이 쌍방항 삽입게이트로 구성된 것을 특징으로 하는 테스트방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61-50407 | 1986-03-10 | ||
JP50407 | 1986-03-10 | ||
JP61050407A JPH0746120B2 (ja) | 1986-03-10 | 1986-03-10 | テスト容易化回路及びテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870009237A true KR870009237A (ko) | 1987-10-24 |
KR900002579B1 KR900002579B1 (ko) | 1990-04-20 |
Family
ID=12858011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870002116A KR900002579B1 (ko) | 1986-03-10 | 1987-03-10 | 테스트용이화회로 및 테스트방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4802163A (ko) |
JP (1) | JPH0746120B2 (ko) |
KR (1) | KR900002579B1 (ko) |
DE (1) | DE3701663C2 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0827330B2 (ja) * | 1987-09-21 | 1996-03-21 | 松下電器産業株式会社 | 集積回路のテスト方法 |
US4922492A (en) * | 1988-05-13 | 1990-05-01 | National Semiconductor Corp. | Architecture and device for testable mixed analog and digital VLSI circuits |
EP0358365B1 (en) * | 1988-09-07 | 1998-10-21 | Texas Instruments Incorporated | Testing buffer/register |
US6304987B1 (en) * | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
JP2505032B2 (ja) * | 1988-10-21 | 1996-06-05 | 三菱電機株式会社 | 半導体集積回路 |
US5483518A (en) | 1992-06-17 | 1996-01-09 | Texas Instruments Incorporated | Addressable shadow port and protocol for serial bus networks |
JP3005250B2 (ja) * | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
EP0419105B1 (en) * | 1989-09-21 | 1997-08-13 | Texas Instruments Incorporated | Integrated circuit formed on a surface of a semiconductor substrate and method for constructing such an integrated circuit |
JPH07113655B2 (ja) * | 1989-11-28 | 1995-12-06 | 株式会社東芝 | テスト容易化回路 |
US6675333B1 (en) | 1990-03-30 | 2004-01-06 | Texas Instruments Incorporated | Integrated circuit with serial I/O controller |
US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
US6035260A (en) * | 1997-04-23 | 2000-03-07 | Northrop Grumman Corporation | Wrist strap integrity check circuitry |
US5872455A (en) * | 1997-05-16 | 1999-02-16 | Northrop Grumman Corporation | Wrist strap test mode circuitry |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US7058862B2 (en) * | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US6615392B1 (en) | 2000-07-27 | 2003-09-02 | Logicvision, Inc. | Hierarchical design and test method and system, program product embodying the method and integrated circuit produced thereby |
US6814718B2 (en) | 2001-01-09 | 2004-11-09 | Rex Medical, L.P | Dialysis catheter |
CN115833532B (zh) * | 2023-02-10 | 2023-05-05 | 上海谐振半导体科技有限公司 | 一种集成电路测试模块供电装置及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3783254A (en) * | 1972-10-16 | 1974-01-01 | Ibm | Level sensitive logic system |
FR2330014A1 (fr) * | 1973-05-11 | 1977-05-27 | Ibm France | Procede de test de bloc de circuits logiques integres et blocs en faisant application |
US4063080A (en) * | 1976-06-30 | 1977-12-13 | International Business Machines Corporation | Method of propagation delay testing a level sensitive array logic system |
US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
US4519078A (en) * | 1982-09-29 | 1985-05-21 | Storage Technology Corporation | LSI self-test method |
US4606024A (en) * | 1982-12-20 | 1986-08-12 | At&T Bell Laboratories | Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards |
US4580137A (en) * | 1983-08-29 | 1986-04-01 | International Business Machines Corporation | LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control |
US4691161A (en) * | 1985-06-13 | 1987-09-01 | Raytheon Company | Configurable logic gate array |
US4701921A (en) * | 1985-10-23 | 1987-10-20 | Texas Instruments Incorporated | Modularized scan path for serially tested logic circuit |
-
1986
- 1986-03-10 JP JP61050407A patent/JPH0746120B2/ja not_active Expired - Lifetime
- 1986-12-29 US US06/947,092 patent/US4802163A/en not_active Expired - Lifetime
-
1987
- 1987-01-21 DE DE3701663A patent/DE3701663C2/de not_active Expired - Lifetime
- 1987-03-10 KR KR1019870002116A patent/KR900002579B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPS62207977A (ja) | 1987-09-12 |
DE3701663A1 (de) | 1987-09-24 |
US4802163A (en) | 1989-01-31 |
JPH0746120B2 (ja) | 1995-05-17 |
KR900002579B1 (ko) | 1990-04-20 |
DE3701663C2 (de) | 1995-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870009237A (ko) | 테스트용이화회로 및 테스트방법 | |
US4157480A (en) | Inverters and logic gates employing inverters | |
KR910000738B1 (ko) | 동작 테스트실행에 적합한 반도체 집적회로 | |
KR880014475A (ko) | 반도체 집적회로장치 | |
KR890001076A (ko) | 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치 | |
KR940025183A (ko) | 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법 | |
KR880003247A (ko) | 반도체 집적회로장치 | |
KR900005472A (ko) | 검사 버퍼/레지스터 | |
KR860009431A (ko) | Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
CA2225879A1 (en) | Clock skew management method and apparatus | |
KR880014482A (ko) | 반도체 집적회로 장치 | |
EP0444825A2 (en) | Register circuit for scan pass | |
KR920008622A (ko) | 전주사회로용 자동 위치설정 및 경로지정 배치를 최적화시키기 위한 방법 및 장치 | |
KR850000793A (ko) | 반도체(rom) | |
KR930022382A (ko) | 반도체 메모리칩의 병렬테스트 회로 | |
JPH0412854B2 (ko) | ||
KR880009381A (ko) | 반도체 집적회로장치 | |
JPH071493B2 (ja) | テスト補助回路 | |
KR900006158B1 (ko) | 반도체 집적회로장치 | |
KR910007276A (ko) | 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법 | |
KR880003248A (ko) | 반도체 집적회로장치 | |
DE3583493D1 (de) | Integrierter halbleiterspeicher. | |
DE3576755D1 (de) | Integrierter halbleiterspeicher. | |
KR890010912A (ko) | 반도체 메모리장치 | |
US3878405A (en) | Switching circuitry for logical testing of network connections |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030401 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |