DE3701663C2 - Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn - Google Patents

Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn

Info

Publication number
DE3701663C2
DE3701663C2 DE3701663A DE3701663A DE3701663C2 DE 3701663 C2 DE3701663 C2 DE 3701663C2 DE 3701663 A DE3701663 A DE 3701663A DE 3701663 A DE3701663 A DE 3701663A DE 3701663 C2 DE3701663 C2 DE 3701663C2
Authority
DE
Germany
Prior art keywords
circuit
gate circuits
input
circuits
circuit modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3701663A
Other languages
English (en)
Other versions
DE3701663A1 (de
Inventor
Kanji Hirabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3701663A1 publication Critical patent/DE3701663A1/de
Application granted granted Critical
Publication of DE3701663C2 publication Critical patent/DE3701663C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung, die aus Schaltungsmodulen besteht, die jeweils Eingangs- und Ausgangsanschlüsse aufweisen, über die der Signalaustausch zwischen den Schaltungsmodulen erfolgt, und die über Verbindungsleitungen untereinander verbunden sind, und aus der Knotenpunkte von bestimmten Schaltungsmodulen extern an Eingangs- und Ausgangsanschlüsse herausgeführt sind, sowie ein Prüfverfahren für eine solche Schaltungsanordnung.
Bei der Herstellung von komplexen, hoch integrierten Schaltkreisen wird eine Vereinfachung des Entwurfs durch die Einführung einer Hierarchie innerhalb der Schaltkreise erzielt. Dazu kommt, daß hoch integrierte Schaltkreise aus bereits entwickelten Schaltkreismodulen aufgebaut werden, die anforderungsgemäß zusammengefügt werden. In diesem Fall können die Prüfdaten für die bereits entwickelten Schaltungsmodule bei einer hierarchischen Struktur jedoch nicht erneut verwendet werden, obwohl die Entwurfsdaten wieder verwendet wurden.
Aus DE-OS 24 13 805 ist ein Verfahren zum Prüfen von logischen Schaltkreisen dieser Art sowie eine dafür geeignete logische Schaltung beschrieben. Dabei wird angestrebt, ein individuelles und selektives Prüfen aller funktioneller Schaltgruppen, die in dem integrierten Schaltkreis zusammengefaßt wurden, zu ermöglichen. Die Schaltunsgruppen zeigen den zuvor angesprochenen hierarchischen Aufbau und sind in Form von einzelnen Blöcken erfaßt, die untereinander und mit Eingangs- und Ausgangsanschlüssen verbunden sind. Um eine Gesamtprüfung der Schaltungsanordnung aus mehreren Schaltungsblöcken zu vermeiden, wird vorgeschlagen, einzelne Schaltungsblöcke bzw. funktionelle Schaltungsgruppen zu prüfen. Dazu sind Gatter in die Verbindungen zwischen die Schaltungsblöcke eingefügt, um so die einzelnen Blöcke frei schalten und überprüfen zu können. Jeder frei geschaltete Block ist von den im Schaltungsaufbau benachbarten Blöcken getrennt und kann mit Prüfdaten, die ebenfalls über die eingefügten Gatterschaltungen zugeführt werden, getestet werden.
Ferner ist aus DE 31 30 714 A1 ein Testsystem für integrierte Halbleiterschaltungselemente bekannt, das auf dem Halbleiterplättchen angeordnet ist und schaltbare Übertragungsgatter zur Änderung von Logikpfaden und eine Steuerschaltung aufweist. Haupteingangs- bzw. -ausgangsanschlüsse werden zum Testen der Logikschaltung nicht verwendet. Dafür ist vielmehr ein sequentieller Testeingang und eine Testschaltung vorgesehen sowie ein spezieller Testausgang. Die bekannte Prüfung von Schaltungsmodulen bzw. Einzelschaltungen eines integrierten Schaltkreises ermöglicht die Erkennung eines fehlerhaften Bestandteils unter Heranziehung bekannter Entwurfs- und Prüfdaten. Dennoch ist nach Überprüfung der Schaltungsmodule gemäß den bekannten Vorgehensweisen nicht gewährleistet, daß die gesamte integrierte Schaltung ebenfalls fehlerfrei ist. Zwar besteht die Möglichkeit, Prüfdaten jeweils für die gesamte Schaltungsanordnung bereitzustellen, was angesichts der Verwendung bereits vorhandener Schaltungsmodule und entsprechender Prüfdaten aber einen nicht unerheblichen und unerwünschten Aufwand darstellt.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung der eingangs beschriebenen Art sowie ein geeignetes Prüfverfahren anzugeben, das eine weitergehende Prüfung erlaubt, ohne daß Prüfdaten für die Schaltungsanordnung als Ganzes erforderlich sind.
Gelöst wird diese Aufgabe durch eine Schaltung mit den Merkmalen des Patentanspruchs 1 sowie ein Prüfverfahren gemäß Patentanspruch 7. Vorteilhafte Ausgestaltungen der Schaltung ergeben sich aus den Unteransprüchen.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen und unter Bezugnahme auf die Zeichnungen beschrieben, in denen zeigt:
Fig. 1 das Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Schaltung,
Fig. 2 ein Ersatzschaltbild für den normalen Betrieb der Schaltung nach Fig. 1,
Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels einer Schaltung, die zur Erläuterung des erfindungsgemäßen Konzepts dient,
Fig. 4 eine Schaltung zur Erläuterung der Vorrichtung zur Erleichterung der Prüfung der Schaltung nach Fig. 3 und
Fig. 5 ein Schaltbild, in dem die ausgangsseitig eingefügte Torschaltung im Schaltungsabschnitt nach Fig. 1 durch eine bidirektional eingefügte Torschaltung ersetzt wurde.
In Fig. 1 umfaßt der Chip die Module M1, M2, M3; P1-P6, Si, SO sind externe Klemmen (externe Knotenpunkte). Die bestimmungsgemäße Funktion des Chips ist in Fig. 2 dargestellt. Entsprechend ist P1 der ausgangsseitige Knotenpunkt des Schaltungsmoduls M1 und P2 ist der eingangsseitige Knotenpunkt von M1; P3, P4 sind jeweils der eingangsseitige und der ausgangsseitige Knotenpunkt von M2 und P5, P6 sind jeweils der eingangsseitige und ausgangsseitige Knotenpunkt von M3.
Ferner sind in der Schaltung Torschaltungen vorgesehen, die vorzugsweise gepuffert sind. Nimmt man M1 als Beispiel, so ergibt sich folgendes: Für P1 und P2 sind zwischengeschaltete Torschaltungen 11, 12 vorhanden. Die Torschaltungen sind derart angeordnet, daß sie Signale übertragen, wenn die Torschaltungen in Signalrichtung (d. h. in der Richtung von M3 nach M1 gemäß Fig. 2 eingeschaltet sind. Für den Abschnitt, der M1 und M2 verbindet, ist eine zwischen­ geschaltete Torschaltung 13 an der Ausgangsseite von M1 vorgesehen, und für den M1 und M3 verbindenden Abschnitt ist eine zwischengeschaltete Torschaltung 14 an der Eingangsseite von M1 vorhanden.
Ferner sind in dem M1 und M2 verbindenden Abschnitt eine eingangsseitige Torschaltung 17 und eine ausgangsseitige Torschaltung 18 in dem gemeinsamen Leitungsabschnitt 16 vorhanden, der die zwischengeschaltete Torschaltung 13 und eine zwischengeschaltete Torschaltung 15 an der M2-Seite verbindet. In ähnlicher Weise sind an der Seite von M1 und M3 eine eingangsseitige Torschaltung 19 und eine ausgangsseitige Torschaltung 20 vorhanden. Zum Prüfen von M1 sind P1, P2, die M1-M2-Leitung und die M1-M3-Leitung erforderlich. Entsprechend sind die eingangsseitige Torschaltung 19 und die ausgangsseitige Torschaltung 18 elektrisch gemeinsam mit der Ausgangsklemme Q eines Flip-Flops F3 verbunden. Diese Flip-Flops sind in Reihe geschaltet und bilden ein Schieberegister, das als Dateneingabe und SO als Datenausgabe aufweist. Für die Flip-Flops F1-F6 ist jeweils eine Setzklemme F für die Eingabe vorhanden, wie beispielsweise für F4, und eine Rücksetzklemme R für Eingabe/Ausgabe und die Torschaltungen, wie für F3. Ferner sind (nicht dargestellte) Leitungen vorhanden, die die Klemmen R miteinander verbinden, und Leitungen, die die Klemmen S miteinander verbinden. Ferner ist jedes Flip-Flop mit einem Taktanschluß C versehen. Infolgedessen ist es nach Beendigung einer Prüfung eines Schaltungsmoduls mittels des Schieberegisters im Prüfbetrieb so ausgebildet, daß es an den R-Klemmen eine "0" und an den S-Klemmen eine "1" gleichzeitig schreiben kann, um die eingangsseitigen und ausgangsseitigen Torschaltungen auszuschalten und die zwischengeschalteten Torschaltungen im normalen Betrieb einzuschalten. Dies erfolgt, um den Wirkungsgrad der Torschaltungen zu erhöhen, da die Betriebszustände einer jeden Torschaltung im gewöhnlichen Betrieb einmalig sind, während sie im Prüfungsmodus verschiedene Werte annehmen können. Schließlich ist D die Dateneingangsklemme für das Flip-Flop.
Es wird nunmehr das erfindungsgemäße Prüfverfahren beschrieben.
Zunächst wird für die Beschreibung unterstellt, daß das Modul M1 ein neu entworfenes, zu prüfendes Modul ist.
Vor der eigentlichen Prüfung wird die Funktion des Schieberegisters überprüft. Zu diesem Zweck wird zunächst ein Setzsignal eingegeben. Durch Inbetriebnahme der S-Klemmen und der R-Klemmen werden jeweils "1" und "0" für F1-F6 geschrieben. Anschließend wird das Schieberegister überprüft, indem das Setzsignal ausgeschaltet und das Taktsignal eingeschaltet wird, um die Bestätigung zu liefern, daß ein korrekter Wert von SO ausgegeben wird. Anschließend wird durch Eingeben von Daten bei SI und Ausgabe derselben bei SO nach Ausführung der üblichen Schieberegisterfunktionen für Gesamtfunktion des Schieberegisters überprüft. Im Anschluß daran ist die Anordnung für die Prüfung des Moduls M1 vorbereitet.
Zunächst wird der Status der Flip-Flops durch Einschieben bei SI gesetzt, d. h. "1" wird bei F3, F4 eingegeben. Dadurch erscheint "1" an den jeweiligen Q-Klemmen. Somit werden die Torschaltungen 11-14, 18, 19 eingeschaltet. Die übrigen Torschaltungen sind ausgeschaltet.
Anschließend wird durch Eingabe von Daten an den externen Knotenpunkten P2, P5 das Ergebnis des Betriebs von M1 bei P1, P4 ausgegeben. Nach Beendigung der Prüfung des Moduls M1 wird der Test des Moduls M2 übersprungen, da M2 als vorhandene Schaltung betrachtet wird. M3 ist eine neu entworfene Schaltung, so daß sie in ähnlicher Weise wie M1 geprüft wird. Auf diese Weise wird es möglich, die Fehler in M1 und M3 zu analysieren. Da M2 ein bereits vorliegender Schaltungsmodul ist, wird es zuletzt geprüft unter Verwendung der in der Vergangenheit erhaltenen Prüfdaten. Auf diese Weise können sämtliche Module M1-M3 betrieben werden.
Anschließend wird die Funktion der gemeinsamen Leitungen erfindungsgemäß geprüft. Beispielsweise werden für die Leitung 16 zwischen den Puffer-Torschaltungen 13, 15, analog zur Beschreibung in Verbindung mit der Prüfung von M1, nur die eingangsseitige Puffer-Torschaltung 17 und die ausgangsseitige Puffer-Torschaltung 18 eingeschaltet, um unter Verwendung der externen Knotenpunkte P2, P4 den Leitungstest durchzuführen.
In der Tabelle 1 ist die Beziehung zwischen den Flip-Flops F1-F6 und den verwendeten externen Knotenpunkten P1-P6 für verschiedene Prüfvorgänge dargestellt.
Tabelle 1
Um das System bestimmungsgemäß nach Beendigung der Prüfungen in Betrieb zu nehmen, werden die eingefügten Torschaltungen eingeschaltet und die eingangsseitigen und ausgangsseitigen Torschaltungen werden durch Ansteuern der Setzklemmen S und der Rücksetzklemmen R ausgeschaltet. Bei diesem Ausführungsbeispiel werden F1, F4, F6 eingeschaltet und F2, F3, F5 werden ausgeschaltet.
Obgleich bei der vorausgehend beschriebenen Ausführungsform zwei Hierarchieebenen erläutert wurden, sind in der Praxis häufig mehrere Ebenen vorhanden. Dabei entspricht die gesamte Schaltung nach Fig. 1 einem der Schaltungsmodule M1-M3. In einem derartigen Fall von mehreren Hierarchieebenen ist es erforderlich, die externen Knotenpunkte in Fig. 1 an die externen Knotenpunkte der Schaltungen der höchsten Hierarchieebene zu führen. Wird beispielsweise angenommen, daß die gesamte, vorausgehend beschriebene Schaltung M1 der Schaltung der höchsten Hierarchieebene entspricht. In einem derartigen Fall ist es für die Prüfung des Moduls der niedrigsten Hierarchieebene lediglich erforderlich, die Torschaltungen 11-14, 18, 19 zu aktivieren, um die externen Knotenpunkte des Moduls der niedrigsten Hierarchieebene mit P1 zu verbinden, und die externen Knotenpunkte der gesamten Schaltung mit den externen Knotenpunkten der Schaltung der höchsten Hierarchieebene zu verbinden.
Im Fall einer Schaltung mit mehreren Hierarchieebenen ist es möglich, die Blöcke der dazwischenliegenden Hierarchieebenen zuerst zu prüfen und anschließend jedes Schaltkreismodul in den Blöcken, wo Fehler ermittelt worden sind.
Um eine hierarchische Struktur prüfen zu können, ist eine Vorrichtung erforderlich, die die Prüfung getrennter Module für alle Hierarchieebenen ermöglicht.
In Fig. 3 ist der Fall dargestellt, bei welchem das Modul aus Modulen M1-M5 einer niedrigen Hierarchieebene besteht, und P1, P4, P5, P8 die Eingangsklemmen des Moduls zur Verbindung nach außen sind und P2, P3, P6, P7 seine Ausgangsklemmen zur Verbindung nach außen sind. Eine Prüfung nach getrennten Modulen bedeutet, die Module M1-M5 der niedrigen Hierarchieebene durch die Verwendung der Modulklemmen P1-P8 zu prüfen. Zu diesem Zweck sind Torschaltungen C1, C2, C3, C4 gemäß Fig. 4 in die Eingänge und die Ausgänge der Module M1-M5 der niedrigen Hierarchieebene eingefügt.
Ferner sind Verdrahtungen innerhalb des Moduls mit den Modulklemmen über die Torschaltungen C1′, C2′, C3′, C4′ verbunden. Die anzuschließenden Modulklemmen sind derart ausgewählt, daß sie die Prüfungen getrennt nach Modulen nicht behindern. Anders ausgedrückt, die Verdrahtungen sind mit Modulklemmen von den Modulen der niedrigen Hierarchieebene verbunden, außer mit jenem Modul der niedrigen Hierarchieebene, zu dem die in Frage stehende Torschaltung gehört. In Fig. 4 ist ein Ausführungsbeispiel der Auswahl der Modulklemmen dargestellt.
Die üblichen Betriebszustände und der Testmodus für einzelne Module werden durch die Zustände "Leiten" und "Nicht-Leiten" der Torschaltungen ausgewählt. Für die Signale zur Steuerung der Torschaltungen werden die Ausgänge der Flip-Flops verwendet, um die Zunahme der Anzahl externer Klemmen so gering wie möglich zu halten, wie im einzelnen noch beschrieben wird.
Die Werte für die üblichen Betriebszustände, die Prüfmoden für Module einer niedrigen Hierarchieebene und die Verbindungsprüfungen zwischen den Modulen einer niedrigen Hierarchieebene bezüglich der Steuersignale für die Torschaltungen sind in Tabelle 2 aufgeführt. In der Tabelle 2 ist der leitende Zustand dem Wert "1" und der nicht-leitende Zustand dem Wert "0" zugeordnet.
Bei einem Modul einer höheren Hierarchieebene, das das in Fig. 3 dargestellte Modul als Modul einer niedrigeren Hierarchieebene enthält, ist es möglich, eine Prüfungshierarchie herzustellen, indem die gleiche Verfahrensweise, wie vorausgehend erläutert, wiederholt wird.
Obgleich in der vorausgehenden Beschreibung die Richtung eines jeden Signals auf eine festliegende Richtung begrenzt ist, ist die Erfindung auch anwendbar, wenn bidirektionale Signale verwendet werden. Werden beispielsweise für P1 in Fig. 1 eine bidirektionale Eingangs/Ausgangs-Klemme sowie bidirektionale Signale innerhalb des Moduls M1 verwendet, so braucht die ausgangsseitige eingefügte Torschaltung nach Fig. 1 nur durch eine eingefügte bidirektionale Torschaltung ersetzt werden, wie durch das Symbol 12a in Fig. 5 dargestellt ist.
Im Einklang mit dem vorausgehend beschriebenen Verfahren können die Modulprüfungen auf Prüfungen für individuelle Module einer niedrigen Hierarchieebene und auf die Verbindungsprüfungen zwischen den Modulen der niedrigen Hierarchieebene reduziert werden, so daß nicht nur die Bereitstellung der Prüfungsdaten, einschließlich der Wiederverwendung von vorhandenen Prüfdaten, sondern auch die Bestimmung der fehlerhaften Abschnitte erleichtert werden kann.

Claims (7)

1. Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung, die aus Schaltungsmodulen (M1, M2, M3) besteht, die jeweils Eingangs- und Ausgangsanschlüsse aufweisen, über die der Signalaustausch zwischen den Schaltungsmodulen erfolgt, und die über Verbindungsleitungen (16) untereinander verbunden sind, und aus der Knotenpunkte von bestimmten Schaltungsmodulen extern an Eingangs- und Ausgangsanschlüsse (P1 bis P6) herausgeführt sind, gekennzeichnet durch
erste Torschaltungen (17), die mit den Verbindungsleitungen (16) an den jeweiligen Eingangsanschlüssen (P2) verbunden sind, um Prüfsignale darüber zuzuführen;
zweite Torschaltungen (18), die mit den Verbindungsleitungen an den jeweiligen Ausgangsanschlüssen (P4) verbunden sind, um die Prüfsignale darüber abzugreifen;
dritte Torschaltungen (13, 15), die innerhalb der Verbindungsleitungen (16) jeweils an den Eingangs- und Ausgangsanschlüssen der Schaltungsmodule (M1, M2) vorgesehen sind und die jeweils zwischen dem Eingangsanschluß eines der Schaltungsmodule (M2) und einer der ersten Torschaltungen (17) bzw. jeweils zwischen dem Ausgangsanschluß eines der Schaltungsmodule (M1) und einer der zweiten Torschaltungen (18) angeordnet sind, und
Steuerschaltkreise (F1 bis F6) zur Zuführung von Sigalen zu den jeweiligen Torschaltungen, um diese selektiv zu öffnen und zu schließen, wodurch eine auf den Verbindungsleitungen auftretende Fehlfunktion erfaßbar ist durch Schließen der dritten Torschaltungen (13, 15) und Öffnen der ersten und zweiten Torschaltungen (17, 18).
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltkreise in Reihe geschaltete Flip-Flop- Schaltungen (F1-F6) sind, die ein Schieberegister mit zumindest einem Eingangsanschluß (SI) und einem Ausgangsanschluß (SO) bilden.
3. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß für jede Flip-Flop-Schaltung ein Setzanschluß (S) oder ein Rücksetzanschluß (R) vorgesehen ist, der einer der Torschaltungen (17, 18, 13, 15) zugeordnet ist.
4. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß den dritten Torschaltungen (13, 15), die einem Schaltungsmodul (M1) zugeordnet sind, von derselben Flip- Flop-Schaltung Steuersignale zugeführt werden.
5. Schaltung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß den ersten und zweiten Torschaltungen (17, 18), die einem Schaltungsmodul (M1) zugeordnet sind, von derselben Flip- Flop-Schaltung Steuersignale zugeführt werden.
6. Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Torschaltungen gepuffert sind.
7. Prüfverfahren für eine Schaltungsanordnung höherer Ordnung, die aus Schaltungsmodulen (M1, M2, M3) besteht, die jeweils Eingangs- und Ausgangsanschlüsse aufweisen, über die der Signalaustausch zwischen den Schaltungsmodulen erfolgt, und die über Verbindungsleitungen (16) untereinander verbunden sind, und aus der Knotenpunkte von bestimmten Schaltungsmodulen extern an Eingangs- und Ausgangsanschlüsse (P1 bis P6) herausgeführt sind, gekennzeichnet durch
  • a) die Verwendung von:
    ersten Torschaltungen (17), die mit den Verbindungsleitungen (16) an den jeweiligen Eingangsanschlüssen (P2) verbunden sind, um Prüfsignale darüber zuzuführen;
    zweiten Torschaltungen (18), die mit den Verbindungsleitungen an den jeweiligen Ausgangsanschlüssen (P4) verbunden sind, um die Prüfsignale darüber abzugreifen;
    dritten Torschaltungen (13, 15), die innerhalb der Verbindungsleitungen (16) jeweils an den Eingangs- und Ausgangsanschlüssen der Schaltungsmodule (M1, M2) vorgesehen sind und die jeweils zwischen dem Eingangsanschluß eines der Schaltungsmodule (M2) und einer der ersten Torschaltungen (17) bzw. jeweils zwischen dem Ausgangsanschluß eines der Schaltungsmodule (M1) und einer der zweiten Torschaltungen (18) angeordnet sind, sowie von
    Steuerschaltkreisen (F1 bis F6) zur Zuführung von Signalen zu den jeweiligen Torschaltungen, um diese selektiv zu öffnen und zu schließen,
  • b) die folgenden Schritte:
    Schließen der dritten Torschaltungen (13, 15);
    Öffnen der ersten Torschaltungen (17);
    Öffnen der zweiten Torschaltungen (18);
    Prüfen der Verbindungsleitung zwischen den Schaltungsmodulen (M1, M2) zur Erfassung einer auftretenden Fehlfunktion.
DE3701663A 1986-03-10 1987-01-21 Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn Expired - Lifetime DE3701663C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61050407A JPH0746120B2 (ja) 1986-03-10 1986-03-10 テスト容易化回路及びテスト方法

Publications (2)

Publication Number Publication Date
DE3701663A1 DE3701663A1 (de) 1987-09-24
DE3701663C2 true DE3701663C2 (de) 1995-02-02

Family

ID=12858011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3701663A Expired - Lifetime DE3701663C2 (de) 1986-03-10 1987-01-21 Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn

Country Status (4)

Country Link
US (1) US4802163A (de)
JP (1) JPH0746120B2 (de)
KR (1) KR900002579B1 (de)
DE (1) DE3701663C2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827330B2 (ja) * 1987-09-21 1996-03-21 松下電器産業株式会社 集積回路のテスト方法
US4922492A (en) * 1988-05-13 1990-05-01 National Semiconductor Corp. Architecture and device for testable mixed analog and digital VLSI circuits
DE68928837T2 (de) * 1988-09-07 1999-05-12 Texas Instruments Inc., Dallas, Tex. Prüf-Puffer/Register
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
JP2505032B2 (ja) * 1988-10-21 1996-06-05 三菱電機株式会社 半導体集積回路
US5483518A (en) 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
EP0419105B1 (de) * 1989-09-21 1997-08-13 Texas Instruments Incorporated Integrierte Schaltung, die an der Oberfläche eines Halbleitersubstrats angeordnet ist, und Verfahren zur Herstellung derselben
JPH07113655B2 (ja) * 1989-11-28 1995-12-06 株式会社東芝 テスト容易化回路
US6675333B1 (en) 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US6035260A (en) * 1997-04-23 2000-03-07 Northrop Grumman Corporation Wrist strap integrity check circuitry
US5872455A (en) * 1997-05-16 1999-02-16 Northrop Grumman Corporation Wrist strap test mode circuitry
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6615392B1 (en) 2000-07-27 2003-09-02 Logicvision, Inc. Hierarchical design and test method and system, program product embodying the method and integrated circuit produced thereby
US6814718B2 (en) 2001-01-09 2004-11-09 Rex Medical, L.P Dialysis catheter
CN113466671B (zh) * 2021-09-06 2021-11-23 苏州贝克微电子有限公司 一种基于芯片内部电路结构重构的芯片测试方法和测试装置
CN115833532B (zh) * 2023-02-10 2023-05-05 上海谐振半导体科技有限公司 一种集成电路测试模块供电装置及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783254A (en) * 1972-10-16 1974-01-01 Ibm Level sensitive logic system
FR2330014A1 (fr) * 1973-05-11 1977-05-27 Ibm France Procede de test de bloc de circuits logiques integres et blocs en faisant application
US4063080A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Method of propagation delay testing a level sensitive array logic system
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
US4606024A (en) * 1982-12-20 1986-08-12 At&T Bell Laboratories Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards
US4580137A (en) * 1983-08-29 1986-04-01 International Business Machines Corporation LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control
US4691161A (en) * 1985-06-13 1987-09-01 Raytheon Company Configurable logic gate array
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit

Also Published As

Publication number Publication date
JPS62207977A (ja) 1987-09-12
KR900002579B1 (ko) 1990-04-20
JPH0746120B2 (ja) 1995-05-17
US4802163A (en) 1989-01-31
DE3701663A1 (de) 1987-09-24
KR870009237A (ko) 1987-10-24

Similar Documents

Publication Publication Date Title
DE3701663C2 (de) Schaltung zur Erleichterung der Prüfung einer Schaltungsanordnung höherer Ordnung und Prüfverfahren für eine solche Schaltungsanordnugn
DE3130714C2 (de)
DE3709032C2 (de)
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE3689031T2 (de) Integrierte Halbleiterschaltung mit Prüfschaltung.
DE3884037T2 (de) Programmierungsschaltung für Eingabe-/Ausgabezelle eines programmierbaren Logikarrays.
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE3725823C2 (de)
DE3832113C2 (de)
DE3788586T2 (de) Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung.
DE19729163A1 (de) System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung
DE3520003A1 (de) Elektrisch programmierbare verknuepfungsmatrix
DE3832440A1 (de) Testschaltungseinrichtung
DE69031291T2 (de) Testmethode, Testschaltung und integrierter Halbleiterschaltkreis mit Testschaltung
DE2930610A1 (de) Verfahren zum ueberpruefen eines datenverarbeitungssystemes und datenverarbeitungssystem zur durchfuehrung des verfahrens
DE69211862T2 (de) Zellenvermittlungsmodul und -netz mit vereinfachtem Prüfverfahren
DE3850547T2 (de) Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen.
DE2641700C2 (de)
DE3918886C2 (de) Rücksetzanordnung in einer Datenverarbeitungseinheit
DE69120142T2 (de) Zusammengesetzte elektrische Bauteile
DE69404043T2 (de) Vorrichtung zum elektrischen prüfen eines elements einer elektrichen verbindung
DE3486064T2 (de) Logische schaltung mit eingebauter selbsttestfunktion.
DE4233271C2 (de) Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion
DE60026093T2 (de) Halbleitervorrichtung mit Makros und Prüfverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)