DE2641700C2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Überwachung von Taktsignalen in einem Digitalsystem mit mehreren Schieberegistern, durch die digitale Daten von den Taktsignalen gesteuert hindurchgeschoben werden.

Aus der DE-AS 15 37 379 ist eine Sicherheitsschaltung zum Durchführen logischer Verknüpfungen, insbesondere für das Eisenbahnsicherungswesen bekannt. Die Sicher­ heitsschaltung enthält Verknüpfungsbausteine für binäre Schaltvariable und deren antivalente Schaltvariable in Form von rechteckförmigen digitalen Signalen mit vorge­ gebener Folgefrequenz. Das wesentliche dieser bekannten Sicherheitsschaltung besteht darin, daß der Verknüpfungs­ baustein zwei getrennte Kanäle für die valenten und de­ ren antivalenten Schaltvariablen aufweist und der eine Kanal ein NAND-Glied und der andere ein NOR-Glied als Verknüpfungsglieder enthält, und daß an die Ausgänge der beiden Verknüpfungsglieder ein Überwachungsglied ange­ schlossen ist, das durch Taktsignale, die außerhalb des Flankenbereiches der digitalen Signale liegen, mit min­ destens der doppelten Folgefrequenz der Schaltvariablen abgefragt wird. Mit Hilfe dieser bekannten Sicherheits­ schaltung soll die richtige Funktionsweise von logischen Verknüpfungsgliedern überprüft werden, wobei bei einer Ausführungsform die jeweils an die Ausgänge der Verknüp­ fungsglieder angeschalteten Überwachungsglieder in einer Reihenschaltung miteinander verbunden sind und jedes Überwachungsglied eine Schaltervorrichtung enthält. Mit Hilfe dieser Schaltervorrichtung wird die selektive Über­ prüfung des jeweiligen Verknüpfungsgliedes über eine ge­ meinsame Ansteuerleitung ermöglicht.

Aus der "Siemens-Zeitschrift", 1974, Heft 7, Seiten 490 bis 494 sind sogenannte URTL-Schaltkreissysteme für eine hohe Sicherheit bekannt, die mit einer automatischen Fehlerdiagnoseeinrichtung ausgestattet sind. Bei dieser bekannten Datenverarbeitungseinrichtung wird die Datenver­ arbeitung selbst mit Hilfe einer Taktversorgungs- und Überwachungseinrichtung schrittweise gesteuert und über­ wacht. Das Taktversorgungs- und Überwachungssystem löst nur dann einen nächsten Verarbeitungsschritt aus, wenn der vorangegangene Schritt fehlerfrei ausgeführt wurde. Dazu wird jeweils rechtzeitig vor Beginn des nächsten Schrittes ein Überwachungsimpuls ausgesandt. Trifft die Fehlerfreimeldung nicht ein, so wird kein weiterer Verar­ beitungsschritt mehr ausgelöst, da die gesamte Verarbei­ tung ruht. Mit anderen Worten wird bei dieser bekannten Datenverarbeitungseinrichtung jeder Datenverarbeitungs­ schritt einzeln überwacht und es wird mit Hilfe von Über­ wachungsimpulsen die richtige Ausführung eines Datenver­ arbeitungsschrittes gemeldet. Hierfür ist ein vergleichs­ weise großer Aufwand an Hardware erforderlich.

In digitalen Systemen, beispielsweise in digitalen Daten­ vermittlungseinrichtungen, bestehen bestimmte Schwierig­ keiten bezüglich der Überwachung von verteilten Taktimpul­ sen des Systems. Beispielsweise können die durch Schiebe­ register des Systems hindurch übertragenen Daten ein sie begleitendes Paritätsbit aufweisen. Paritäts-Überprüfungs­ einrichtungen zwischen den Registern würden sicherlich Fehler in der Hardware ermitteln, vorausgesetzt, daß die­ se Fehler Paritätsfehler verursachen. Die Paritäts-Über­ prüfungseinrichtungen würden jedoch kein Versagen der Takt­ einrichtungen ermitteln, die den verschiedenen Registern Signale zuführen, d. h. wenn also irgendeines der Taktsi­ gnale fehlerhaft ist, so werden keine neuen Daten durch das Register hindurchgeschoben, welches von dem fehler­ haften Taktsignal gesteuert wird. Dies führt jedoch nicht zu Paritätsfehlern, da die in dem Register verbleibenden alten Daten die richtige Parität aufweisen.

Zur Überwachung dieser Fehlerart gibt es eine Reihe von Möglichkeiten, die bereits vorgeschlagen wurden. Diese werden gemeinsam mit den ihnen anhaftenden Mängeln nach­ stehend diskutiert.

a) Überwachung durch Verbindungsüberprüfung

Die Überprüfung der durchlaufenden Verbindung ist ein allgemein üblicher Test, der in digitalen Datenvermitt­ lungseinrichtungen durchgeführt wird. Die Überprüfung wird zu Anfang einer Verbindung ausgeführt und beinhaltet das Aussenden eines spezifischen Signalmusters oder irgend­ eines Datenmusters mit unkorrekter Parität durch die Ver­ mittlungseinrichtung hindurch. Am Ausgang der betreffenden Vermittlungseinrichtung wird eine Überprüfung vorgenommen, um festzustellen, ob das erwartete Testwort-Muster der durchlaufenden Verbindung bzw. des Signalmusters mit Pari­ tätsverletzung empfangen wurde. Ein bei der Überprüfung einer durchlaufenden Verbindung ermittelter Fehler bedeu­ tet normalerweise, daß ein durch die Vermittlungseinrich­ tung durchführender Weg nicht in der korrekten Weise auf­ gebaut wurde.

Eine große Anzahl von Fehlern, einschließlich Taktfehlern, kann zur Ermittlung eines Fehlers bei der Überprüfung der hindurchlaufenden Verbindung führen.

Die dieser Art von Überprüfung innewohnenden Schwierigkei­ ten sind:

• 1. Es ist schwierig, die Fehlerart und Fehlerstelle an­ zugeben;
• 2. es läuft eine relativ lange Zeit ab, bevor ein Fehler ermittelt wird, weil die Frequenz der Übertragung der hindurchlaufenden Verbindung verkehrsabhängig ist. Natürlich könnte diese Überprüfung mit einer von der Verkehrsbelastung unabhängigen Geschwindigkeit durch­ geführt werden, dies könnte jedoch zur Überlastung der Datenverarbeitungseinrichtungen bzw. Prozessoren führen.

b) Überwachung durch "Wächter-Schaltkreise" in den Taktsignalpfaden

Dieses System der Taktüberwachung beruht darauf, daß mono­ stabile Schaltungen jedem Takt-Pufferausgang auf jeder gedruckten Schaltungsplatine innerhalb des Digitalsystems zugeordnet sind. Mit anderen Worten, jedes der Taktsigna­ le, welches einem Register auf einer Platine über einen Puffer zugeführt wird, wird ebenfalls einer monostabilen Schaltung zugeführt. Die monostabile Schaltung arbeitet derart, daß sie, wenn sie Taktsignale nicht innerhalb einer festgelegten Zeit empfängt, in ihren stabilen Zustand zu­ rückkehrt und ein Fehlerkennzeichen erzeugt. Diese Kenn­ zeichen können dann von einem Prozessor routinemäßig abge­ tastet werden. Dadurch entsteht also eine schnelle Anzeige des Fehlertyps und der Stelle seines Auftretens. Dieses System ist insofern recht zufriedenstellend, als es mög­ lich ist, Taktfehler schnell zu diagnostizieren und die genaue Stelle des Auftretens des Fehlers anzuzeigen. Die­ ses System besitzt jedoch den Nachteil, daß eine beträcht­ liche Menge an Logikeinrichtungen erforderlich ist, um eine wirksame Überwachung zu ermöglichen, und ferner wer­ den Taktpuffer im Inneren der Schiebe-Register nicht über­ wacht.

c) Indirekte Überwachung durch Parität

Ein weiteres Verfahren zur Überwachung von Taktfehlern besteht darin, daß die Schaltungen in einer solchen Art angeordnet sind, daß gewährleistet ist, daß irgendein Takt­ fehler zur Erzeugung von Paritätsfehlern führt. Gewöhnlich besteht ein Schiebe-Register bauteilemäßig aus mehr als einer integrierten Schaltung, beispielsweise zwei mal sechs integrierten D-Flip-Flops zur Bildung eines 11 Bit breiten Schiebe-Registers. Die Anordnung besteht dann darin, daß diese beiden integrierten Schaltungen mit separat gepuffer­ ten Taktsignalen versorgt werden. Im Falle des Versagens eines der Taktpuffer würden somit Paritätsfehler auftreten, weil bei dem Schiebevorgang Registerhälften die neuen Da­ ten nicht übertragen würden, während die andere Hälfte überträgt. Das Paritätskennzeichen wird routinemäßig durch einen Prozessor abgetastet, so daß eine schnelle Anzeige für den Fehler erhalten wird.

Die Nachteile dieser Anordnung sind:

• 1. Die Fehleranzeige weist nicht direkt auf einen Takt­ fehler hin, und es muß eine weitere Analyse durchge­ führt werden, um die Art des Fehlers zu ermitteln;
• 2. die Anzahl der erforderlichen Taktpuffer müßte stark erhöht werden, um dem Register zwei unabhängige Takt­ signale zuzuführen.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltungsanordnung zur Überwachung von Taktsignalen in einem Digitalsystem der angegebenen Gattung derart zu verbessern, daß bei einem vergleichsweise sehr geringen Aufwand an Hardware ein schnelles und sicheres Überprüfen der die Register ansteuernden Taktsignale und damit der Taktsignalquellen ermöglicht wird.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeich­ nungsteil des Anspruches 1 aufgeführten Merkmale gelöst.

Der Vorteil der erfindungsgemäßen Schaltungsanordnung ge­ genüber der eingangs beschriebenen Überwachung durch "Wächter-Schaltkreise" besteht darin, daß eine beträchtli­ che Einsparung an Hardware bzw. Bauelementen ermöglicht wird. Ein Grund hierfür besteht darin, daß bei einem Regi­ ster der hier verwendeten Art häufig eines oder mehrere Reservebits in dem Register vorhanden sind, die für die Rückstellung des Taktüberwachungsbits verwendet werden kön­ nen. Bei Anwendung von "Wächter-Schaltkreisen" müßte eine monostabile Schaltung eingesetzt werden, obwohl Reserve­ bits in den Registern vorhanden sind. Ferner wäre es er­ forderlich, eine logische ODER-Funktion an den Ausgängen der monostabilen Schaltungen auszuführen, um ein Haupt- Fehlerkennzeichen zu erzeugen, so daß eine individuelle Ab­ tastung jedes Takt-Fehlerkennzeichens, wenn keine Taktfeh­ ler vorhanden sind, vermieden wird. Diese logische ODER- Funktion wird durch die vorliegende Erfindung automatisch verfügbar, ohne daß irgendwelche zusätzlichen Logikein­ richtungen erforderlich wären.

Ferner werden durch die Erfindung ebenfalls die Taktpuf­ fer intern in den Registern überwacht. Natürlich gibt es einige Fälle, wo ein Register kein Reservebit aufweist oder wo das zu überwachende Taktsignal nicht für Rück­ stellzwecke verwendet wird. In diesen Fällen müssen zu­ sätzliche Flip-Flops vorgesehen werden, um das Taktüber­ wachungsbit mit diesen Phasen sequentiell durchzuschalten.

Ein weiterer grundlegender Vorteil der Schaltungsanordnung nach der vorliegenden Erfindung gegenüber den bekannten Lösungen nach dem Stand der Technik besteht darin, daß eine sehr schnelle Ermittlung und präzise Lokalisierung von Taktfehlern ermöglicht wird, ohne daß an irgendwelchen Stellen auch nur annähernd soviel zusätzliche Logikeinrich­ tungen erforderlich sind, wie sie bei den bekannten Lösun­ gen in Verbindung mit dem angesprochenen Problem erforder­ lich wären.

Besonders vorteilhafte Ausgestaltungen und Weiterbildun­ gen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 5.

Im folgenden wird die Erfindung anhand von Ausführungs­ beispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt

Fig. 1 eine schematische Darstellung der wichtigen Teile einer gedruckten Schaltungsplatine eines Digital­ systems, in dem die Erfindung verwirklicht wurde; und

Fig. 2 eine schematische Darstellung einer Mehrzahl von gedruckten Schaltungsplatinen entsprechend Fig. 1, die zusammen einen Block bilden.

Die in Fig. 1 gezeigte Schaltungsplatine 10 enthält eine Reihe von Schiebe-Registern 11, welche Daten auf ankommenden Lei­ tungen auf auslaufende Leitungen hindurchschieben. Für jedes Schiebe-Re­ gister 11 ist an den jeweiligen Takteingängen 14 bis 17 ein getrenntes Taktsignal vorgesehen. Jedes Taktsignal wird seinem zugehörigen Schiebe-Register 11 über einen getrennten Taktpuffer 18 zugeführt.

In den meisten Fällen ist in den im Handel erhältlichen Registern, die das Schiebe-Register 11 bilden, die exakte Bitanzahl nicht vorgesehen, die rückgesetzt werden soll, und somit sind in derartigen Schiebe-Registern Reservebits vorhanden. Bei der vorliegenden Erfindung wird diese Tatsache ausgenutzt, wobei jedoch berücksichtigt werden muß, daß Reservebits nicht immer verfügbar sein müssen und es in einigen Fällen erforderlich sein kann, die Schiebe-Register 11 mit Redundanz auszustatten, um ein Extra­ bit zur Durchführung der Erfindung vorzusehen. Natürlich ist es möglich, die erfindungsgemäße Schaltungsanordnung mittels eines Flip-Flop auszuführen, das getrennt von dem Schiebe-Register angeordnet und von dem überwachten Taktsignal gesteuert wird.

Die vorliegende Ausführungsform der Erfindung besteht im wesent­ lichen aus der Hinzufügung eines Taktüberwachungsbit-Speichers 19 auf der Platine 10, so daß am Anschluß 20 ein Takt­ überwachungsbit vorgesehen ist. Der Taktüberwachungsbit-Speicher 19 wird von einem Steuersignal am Anschluß 21 aus einem Prozessor (nicht dargestellt) gesteuert. Das Taktüberwachungsbit am Anschluß 20 ist geeignet zur Verbindung mit allen Schiebe-Registern 11, wie dies in der Zeichnung dargestellt ist, und kann am Anschluß 22 auf der Ausgangsseite der Platine erscheinen. Jedes Schiebe-Register 11 enthält ein Überwachungs-Flip-Flop, welches aus einer der Registerstufen bestehen kann und dessen einem Eingang das Überwachungsbit zugeführt wird. Beim Empfang eines Signals aus der mit dem Register verbundenen Taktleitung wird das Überwachungs-Flip-Flop gesetzt und sendet das Über­ wachungsbit zu dem darauffolgenden Register. Dies erfolgt kon­ tinuierlich durch die gesamte Registergruppe hindurch.

In Fig. 2 ist ein Digitalsystem-Block 23 mit einer Mehrzahl von Karten oder Platinen 10 gezeigt, die mit Karte 1 bis Karte n bezeichnet sind. Der Block 23 steht unter Steuerung eines Prozessors 24, und die Platine 1 weist wie vorstehend beschrieben einen Taktüberwachungsbit-Speicher 19 auf. Das am Ausgang 22 der Platine 1 erscheinende Taktüberwachungs­ bit wird der Platine 2 zugeführt, wo es mit allen Schiebe­ registern verbunden wird, die vorstehend unter Bezugnahme auf Fig. 1 beschrieben wurden. In ähnlicher Weise wird das Takt­ überwachungsbit seriell allen anderen Platinen in dem Block 23 zugeführt, und das Ausgangssignal der letzten Platine (Platine n) wird zu dem Prozessor 24 zurückgeführt.

Die Arbeitsweise besteht darin, daß der Prozessor 24 den Taktüberwachungsbit-Speicher 19 derart steuert, daß sein Ausgang auf eine logische Eins gesetzt wird. Vorausgesetzt, daß kein Taktfehler vorhanden ist, schreitet dieses Bit durch Platine 1 und alle weiteren Platinen im Block 23 fort. Der Prozessor, dem ausreichend Zeit zur Verfügung steht, damit das Taktüberwachungsbit durch den gesamten Block durch­ laufen kann, untersucht dann dieses Bit am Ausgang der letzten Stufe der letzten Platine (Platine n). Wenn das Bit eine logische Eins ist, so weiß der Prozessor, daß alle Taktphasen vorhanden waren. Der Prozessor stellt dann den Taktüberwachungsbit-Speicher auf Null und prüft, ob diese Null auch in korrekter Weise durch den Block 23 hindurchläuft. Dieser Vorgang wird kontinuierlich wiederholt. Wenn das Taktüberwachungsbit durch den Block hin­ durchläuft, so kann der Prozessor anschließend den Zustand des Bits am Ausgang jeder Platine des Blockes überprüfen, so daß eine Lokalisierung auf einer Platine möglich wird. Diese Lokalisierung auf einer Platine wird als ausreichend betrachtet. Es ist jedoch offensichtlich, daß eine weitergehende Lokalisierung, die das Auffinden einer bestimmten Taktphase auf einer bestimmten Platine ermöglicht, durch dieses Überwa­ chungsverfahren möglich wird. Es ist zu beachten, daß der nor­ male über die Register erfolgende Datenfluß in herkömmlicher Weise überwacht wird, beispielsweise durch Paritätsüberprüfung, unabhängig von den zuvor beschriebenen Verfahren zur Überwa­ chung des Taktsignals.

Claims (5)

1. Schaltungsanordnung zur Überwachung von Taktsignalen in einem Digitalsystem mit mehreren Schieberegistern, durch die digitale Daten von den Taktsignalen gesteu­ ert hindurchgeschoben werden, dadurch gekennzeichnet, daß für jedes der Schieberegister (11) ein durch den jeweiligen Schieberegistertakt gesteuertes Überwachungs-Flip- Flop vorgesehen ist, daß die einzelnen Überwachungs- Flip-Flops jedes Schieberegisters in Form einer Über­ wachungskette aufeinanderfolgend miteinander verbun­ den sind, daß über einen Taktüberwachungsbit-Speicher (19) wenigstens ein Taktüberwachungsbit erzeugt und dem ersten Überwachungs-Flip-Flop in der Überwachungs­ kette zugeführt wird, welches gesteuert durch die je­ weiligen Schieberegistertakte durch die Überwachungs­ kette hindurchgeschoben wird, und daß der Zustand des letzten Überwachungs-Flip-Flops in der Überwachungs­ kette überwacht wird, um festzustellen, ob das Takt­ überwachungsbit durch die gesamte Überwachungskette hindurchgeschoben worden ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Takt­ überwachungsbit nach einem erfolgreichen Durchlauf durch die Überwachungskette invertiert wird und er­ neut fortschreitend durch diese hindurchgeschoben wird und nach dem Durchlauf erneut überwacht wird, und daß das Überwachungsbit nach jedem Durchlauf so­ lange wiederholt invertiert wird, bis ein Fehler er­ mittelt wird.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Takt­ überwachungsbit für den Fall, daß ein Fehler ermit­ telt wird, an verschiedenen Überwachungs-Flip-Flops entlang der Überwachungskette überprüft wird, um die Fehlerstelle zu lokalisieren.

4. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß für die Überwachungs-Flip-Flops Leerlaufpositionen in den Schieberegistern (11) verwendet werden, ohne die nor­ malen Funktionen der Schieberegister (11) zu beein­ flussen oder durch diese beeinflußt zu werden.

5. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Über­ wachungs-Flip-Flops unabhängige Einheiten sind, die von den Schieberegistern (11) getrennt sind, jedoch von den Schieberegister-Taktsignalen (14 bis 17) ge­ steuert werden.