DE19536518A1 - Verfahren zur Aufrechterhaltung des mikrosynchronen Betriebs von gedoppelten informationsverarbeitenden Einheiten - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Aufrechterhaltung des mikrosynchronen Betriebs von gedoppelten informationsver­ arbeitenden Einheiten gemäß dem Oberbegriff des Patentan­ spruchs 1. Die gedoppelten Einheiten arbeiten demnach mit ei­ nem gemeinsamen internen Verarbeitungstakt, der unabhängig von dem Takt ist, mit dem zu verarbeitende Informationen emp­ fangen bzw. Informationsverarbeitungsergebnisse gesendet wer­ den. Solche Einheiten sind darüberhinaus jeweils mit einer Einrichtung zur Fehlerüberwachung der empfangenen Informatio­ nen und der auszusendenden Informationsverarbeitungsergeb­ nisse ausgestattet.

Der Grund für die erwähnte Doppelung der informationsverar­ beitenden Einheiten liegt in dem Bestreben, eine hohe Aus­ fall- und Fehlersicherheit zu gewährleisten. Wenn Informatio­ nen, die entsprechend dem einen erwähnten Taktsystem empfan­ gen werden, zum Zwecke der Verarbeitung auf das andere Takt­ system übergeben werden, kann es bei in diesem Zusammenhang durchlaufenen Kippschaltungen zu Schwankungen der Signalüber­ nahme um eine Taktperiode kommen, so daß die Mikrosynchroni­ tät bezüglich entsprechender Komponenten der beiden Einheiten gestört ist und damit die angestrebte Ausfall- und Fehlersi­ cherheit nicht mehr gewährleistet werden kann. Hinzu kommt, daß die den Einheiten zugeführten Informationen auf den Über­ tragungswegen dort hin in unterschiedlicher Weise beeinflußt werden. Auch wenn durch die erwähnten Einrichtungen zur Über­ wachung des fehlerfreien Empfangs der zu verarbeitenden In­ formationen solche Übertragungsfehler erkannt werden können, genügt es nicht die Verarbeitung der gestörten Informationen zu unterbinden, weil auch dann der mikrosynchrone Parallel­ lauf der Einheiten gestört wäre. Dasselbe gilt für das Vor­ liegen eines Fehlers bei den auszusendenden Informationsver­ arbeitungsergebnissen.

Die Aufgabe der Erfindung besteht daher darin, die erwähnten Störungen der Mikrosynchronität des Betriebs solcher gedop­ pelter Einheiten zu verhindern.

Diese Aufgabe wird durch ein Verfahren mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. Aufgrund des erfindungsgemäßen Vorgehens ist nicht nur gewährleistet, daß die verarbeitenden Komponenten der Einheiten taktsynchron arbeiten, sondern es ist auch gewährleistet, daß bei Auftre­ ten von Fehlern bezüglich der empfangenen Informationen und der auszusendenden Informationsverarbeitungsergebnisse, die nur eine der Einheiten betreffen, einheitliche Verhältnisse erhalten bleiben.

Weitere Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.

Gemäß Patentanspruch 2 wird davon ausgegangen, daß innerhalb der gedoppelten Einheiten zum Zwecke der Erkennung von Hard­ warefehlern, die informationsverarbeitenden Bestandteile in Master-Checker-Konfiguration zweifach vorhanden sind und an­ gegeben, wie in einem solchen Falle durch Anwendung eines zweistufigen Verfahrens den Anforderungen an Mikrosynchroni­ tät Rechnung getragen werden kann.

Gemäß Patentanspruch 3 sind die ausgetauschten Synchronisa­ tionssignale Multiplexsignale aus Einzelsynchronisationssi­ gnalen für die einzelnen internen Eingangs- und Ausgangs­ schnittstellenschaltungen.

Der Patentanspruch 4 betrifft das Vorgehen bei einer Be­ triebsaufnahme bzw. Wiederinbetriebnahme der Verarbeitungs­ einheiten, demnach die Wiederholzyklen der von den Verarbei­ tungskomponenten der Einheiten abgegebenen demultiplexten Einzelsynchronisationssignale durch ein gemeinsames vom in­ ternen Systemtakt abgeleitetes Reset-Signal zurückgesetzt werden.

Im Patentanspruch 5 ist angegeben, wie im Falle der Betriebs­ aufnahme bzw. Wiederinbetriebnahme das Rücksetzen der Aus­ gangsschnittstellenschaltungen der Master- und Checker-Verarbeitungskomponenten durchzuführen ist, wenn für das für diese Ausgangsschnittstellenschaltungen maßgebliche Taktsystem kein eigenes Reset-Signal zur Verfügung steht, dieses vielmehr vom Systemtakt abgeleitet wird. Es wird daher das Reset-Signal der Checker-Verarbeitungskomponente vom Ausgangssignal der Master-Verarbeitungskomponente abgeleitet.

Nachstehend wird die Erfindung anhand eines Ausführungsbei­ spiels unter Bezugnahme auf eine Zeichnung näher erläutert.

In der Zeichnung zeigen:

Fig. 1 eine mögliche Konstellation von informationsverarbei­ tenden Einheiten mit Verarbeitungskomponenten, auf die das erfindungsgemäße Verfahren angewendet werden kann.

Fig. 2 und 3 Zeitdiagramme zur Veranschaulichung der Zeitre­ lationen der Synchronisationssignale.

Fig. 4 die Ausgangsbereiche einer Master- und einer zugehö­ rigen Checker-Verarbeitungskomponente zur Veranschaulichung der Verhältnisse bei einem Reset.

In der Fig. 1 sind zwei informationsverarbeitende Einheiten CTR0 und CTR1 dargestellt, die z. B. zur Verarbeitung von ATM-Informationen dienen mögen. Diese Verarbeitungseinheiten sind hier an ein Koppelnetz angeschlossen, das im dargestellten Fall gedoppelte Teile SN0 und SN1 aufweist. Die Verarbei­ tungseinheiten CRT0 und CRT1 sind über ein Netz von Empfangs­ leitungen lr0, l r1 und Sendeleitungen lt0, lt1 für die Über­ tragung von ATM-Informationen in der Weise mit den Koppel­ netzteilen SN0 und SN1 verbunden, daß von jedem Koppelnetz­ teil kommende ATM-Informationen gleichermaßen sowohl an die eine als auch an die andere Verarbeitungseinheit gelangen, und daß von diesen Verarbeitungseinheiten abgegebene ATM-Informationen gleichermaßen beiden Koppelnetzteilen SN0 und SN1 zugeführt werden können.

Die Verarbeitungseinheiten CTR0 und CTR1 weisen hier jeweils zwei Verarbeitungskomponenten C-ATM30 und M-ATM30 auf, die in einer sogenannten Master-Checker-Konfiguration arbeiten, d. h. bei der Checker-Verarbeitungskomponente C-ATM30 sind die Sen­ deausgänge TP0 und TP1 als Eingänge geschaltet, die von den Sendeausgängen TP0 und TP1 der jeweilig zugehörigen Master-Verarbeitungskomponente M-ATM30 abgegebene und in erster Li­ nie für die Weitergabe an die Koppelnetzteile SN0 bzw. SN1 bestimmte ATM-Sende-Informationen als Eingangsinformationen empfangen. Hier nicht dargestellte interne Komparatoren der Checker-Verarbeitungskomponenten vergleichen die auf diesem Wege empfangenen Eingangssignale mit intern als Ausgangssi­ gnale erzeugten Signalen und geben bei festgestellter Un­ gleichheit eine entsprechende Fehlermeldung ab.

Die von den Koppelnetzhälften SN0 und SN1 kommenden ATM-Informationen werden mit einem Empfangstakt RXCK0 bzw. RXCK1 empfangen. Die Verarbeitung der empfangenen ATM-Informationen erfolgt mit einem hiervon unabhängigen nichtsynchronen inter­ nen Systemtakt SCLK. Mit einer die Verarbeitungseinheiten CTR0 und CTR1 querenden gestrichelten Linie ist diese unter­ schiedliche Taktbeeinflussung von Empfangsbereich und Sende­ bereich sowie Verarbeitungsbereich der Verarbeitungskompo­ nenten veranschaulicht.

Die Signalübernahme von einem Baustein der Verarbeitungskom­ ponenten, der unter dem Einfluß des einen Taktsystems steht auf einen vom anderen Taktsystem beeinflußten Baustein kann um eine Taktperiode schwanken. Hierdurch wird ohne besondere Maßnahmen der mikrosynchrone Parallellauf der Verarbeitungs­ komponenten gestört, was dazu führt, daß auch der Parallel­ lauf der Verarbeitungseinheiten CTR0 und CTR1 nicht mehr ge­ währleistet ist.

Um den mikrosynchronen Parallellauf der Verarbeitungskompo­ nente sicherzustellen, werden die empfangenen Informationen in hier nicht weiter dargestellter Weise vor ihrer Verarbei­ tung bzw. entsprechende Verarbeitungsergebnisse vor ihrer Weitergabe zwischengespeichert und die Zeitpunkte der Überga­ be zur Informationsverarbeitung bzw. der Weitergabe von In­ formationsergebnissen sämtlicher Verarbeitungskomponenten durch Austausch von Informationssignalen aufeinander aufsyn­ chronisiert. Im einzelnen wird hierbei so vorgegangen, daß zunächst ein Synchronbetrieb zwischen den Master- und den Checker-Verarbeitungskomponenten der beiden Verarbeitungsein­ heiten durch Abgabe eines die Verarbeitungsphase kennzeich­ nendes, vom internen Systemtakt SCLK abgeleitetes Synchroni­ siersignal MS0 an die jeweilige andere Verarbeitungskomponen­ te hergestellt wird, und daß dann durch Austausch von Syn­ chronisiersignalen RS0 auf dem Weg über eine Steuerung LC ein Parallellauf der Verarbeitungskomponenten von Verarbeitungs­ einheit zu Verarbeitungseinheit CTR0 bzw. CTR1 hergestellt wird.

In Fig. 2 ist ein solches Synchronisier-Ausgangssignal MS0 dargestellt, das das Synchronisier-Eingangssignal MSI der je­ weils anderen Verarbeitungskomponente darstellt. Entspre­ chendes zeigt die Fig. 3 für die zwischen den Verarbeitungs­ einheiten CTR0 und CTR1 ausgetauschten Synchronisier-Ausgangssignalen RS0, die Synchronisier-Eingangssignale der je­ weils anderen Verarbeitungseinheit sind. Die erwähnten Syn­ chronisiersignale MS0 und RS0 stellen, um Ausgangsanschlüsse einzusparen, Multiplexsignale aus Einzelsynchronisiersignalen für quasiparallel betriebene Teile der Verarbeitungskomponen­ ten dar.

Die empfangenen ATM-Informationen können auf dem Weg von den Koppelnetzteilen SN0 und SN1 zu den Verarbeitungseinheiten CTR0 und CTR1 in unterschiedlicher Weise von Übertragungsfeh­ lern betroffen sein. Solche Übertragungsfehler werden von hier nicht dargestellen Überwachungseinrichtungen erkannt mit der Folge, daß die gestörte Information verworfen, also nicht einer Verarbeitung zugeführt wird und daß als entsprechendes Verarbeitungsergebnis eine Leerinformation abgegeben wird.

Der Empfang einer gestörten ATM-Information hat ferner zur Folge, daß die Aussendung eines Synchronisiersignals RS0 durch die betroffene Verarbeitungseinheit an die Partner-Einheit unterbleibt. Dies hat dort wiederum zur Folge, daß die Partner-Einheit wegen des Ausbleibens des erwarteten Synchro­ nisiersignals obwohl sie eine einwandfreie ATM-Information empfangen hat, diese ebenfalls verwirft, womit verhindert ist, daß die Verarbeitungseinheiten unterschiedliche ATM-Informationen aus senden.

In einem Betriebsaufnahmestadium bzw. Betriebswiederaufnah­ mestadium werden die Wiederholzyklen der Synchronisiersignale MS0 durch ein gemeinsames vom internen Systemtakt SCLK abge­ leitetes Reset-Signal zurückgesetzt.

Damit der im Zusammenhang mit dem Master-Checker-Betrieb durchgeführte bitweise Vergleich der über die Ausgangs­ schnittstellenschaltungen TP0 und TP1 zu zutreffenden Aussa­ gen führen kann, müssen auch diese Ausgangsschnittstellen­ schaltungen bei Betriebsaufnahme oder Betriebswiederaufnahme zurückgesetzt werden. Diese Schnittstellenschaltungen stehen unter dem Einfluß des für die Übertragung ATM-Informationen maßgeblichen Taktes RXCK0 bzw. RXCK1. Da aber nur das erwähn­ te vom internen Systemtakt SCLK abgeleitete Reset-Signal zur Verfügung steht, wird gemäß weiterer Ausgestaltung der Erfin­ dung hier so vorgegangen, daß das Rücksetzen der genannten Ausgangsschnittstellenschaltungen Checkerverarbeitungskompo­ nente C-ATM30 nicht wie die Masterverarbeitungskomponente M-ATm30 mit einem auf den Systemtakt beruhenden Resetsignal zurückgestellt wird, obwohl ihr dieses zur Verfügung steht, siehe das Signal Rest-OUT-C in Fig. 4, das wegen Enable "0" am Treiber TR jedoch nicht weitergegeben werden kann, sondern mit einem Resetsignal, das vom Ausganssignal abgeleitet ist, das die Master-Verarbeitungskomponente M-ATM30 über ihre Aus­ gangsschnittstellenschaltung PAD-M an die als Eingang betrie­ bene Ausgangsschnittstellenschaltung PAD-C der Master-Verarbeitungskomponente abgibt, siehe das Signal Reset-IN-M bei C-ATM30 in Fig. 4.

Claims (5)

1. Verfahren zur Aufrechterhaltung des mikrosynchronen Paral­ lellaufs von gedoppelten informationsverarbeitenden Einhei­ ten, deren jeweiliger interner Verarbeitungstakt synchron zu­ einander aber unabhängig von dem Takt ist, mit dem zu verar­ beitende Informationen empfangen bzw. die Verarbeitungsergeb­ nisse ausgesendet werden, die jeweils eine Einrichtung zur Fehlerüberwachung der empfangenen Informationen und der aus­ zusendenden Informationsergebnisse enthalten, gekennzeichnet durch folgende Merkmale:

• a) die den Einheiten (CTR0, CTR1) zugeführten Informationen werden vor ihrer Verarbeitung und die entsprechenden Ergeb­ nisinformationen werden vor ihrer Weitergabe zwischengespei­ chert,
• b) bei Fehlerfreiheit der empfangenen Informationen bzw. der auszusendenden Informationsverarbeitungsergebnisse Empfang einer zu verarbeitenden Information geben die Einheiten je­ weils ein die entsprechende Verarbeitungsphase kennzeichnen­ des vom internen Systemtakt (SCLK) abgeleitetes Synchroni­ siersignal (RSO) an die Partner-Einheit, auf das der Beginn der dortigen Verarbeitungsphase aufsynchronisiert wird,
• c) bei Ausbleiben eines Synchronisiersignals von Seiten der Partner-Einheit wird bei der betroffenen Einheit auch im Falle eines ordnungsgemäßen Empfangs einer Information wie beim Empfang einer gestörten Information eine Informations­ verarbeitung unterbunden bzw. auch bei Vorliegen eines unge­ störten Informationsverarbeitungsergebnisses statt dessen eine Leerinformation ausgesendet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß

• a) unter der Voraussetzung, daß Verarbeitungskomponenten der Einheiten (CTR0, CTR1) zum Zwecke der Ermittlung von Hard­ warefehlern bei der Informationsverarbeitung in einer Master-Checker-Konfiguration zweifach vorhanden sind, bei der die Informationseingänge der Komponenten (M-ATM30, C-ATM30) parallel betrieben werden und die Ausgänge der Checker-Komponente (C-ATM30) als Informationseingänge betrieben wer­ den, denen die Ausgangssignale der Master-Komponente (M-ATM30) als Eingangssignale zur Durchführung eines Ver­ gleichs zugeführt werden,
• b) vor einem Austausch von Synchronisationssignalen (RSO) zwischen den Einheiten jeweils eine Taktflanken-Synchronisation der Verarbeitungstakte zwischen Master- und Checker-Komponente der Einheiten durch Austausch von ebenfalls vom in­ ternen Systemtakt abgeleiteten Synchronisationssignalen (MSO) vorgenommen wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die ausgetauschten Synchronisationssignale (RSO, MSO) Multi­ plexsignale aus Einzelsynchronisationssignalen für die ein­ zelnen internen Eingangs- und Ausgangsschnittstellenschal­ tungen sind.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß in einem Be­ triebsaufnahmestadium die Wiederholzyklen der von den Verar­ beitungskomponenten (M-ATM30, C-ATM30) der Einheiten (CTR0, CTR1) abgegebenen gemultiplexten Einzelsynchronisationssi­ gnale (MSO) durch ein gemeinsames vom internen Systemtakt (SCLK) abgeleitetes Reset-Signal zurückgesetzt werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Ausgangs­ schnittstellenschaltungen (PAD-C) der Checkerverarbeitungs­ komponenten (C-ATM30), für die nicht der interne Systemtakt sondern der Empfangs- und Sendetakt maßgeblich ist, bei Feh­ len eines Resetsignals für dieses Taktsystem durch ein Reset­ signal zurückgesetzt werden, das die Master-Verarbeitungskomponente (M-ATM30) über ihre Ausgangsschnittstellenschaltung (PAD-M) abgibt.