JPH11512854A - 二重化情報処理ユニットのマイクロ同期動作の維持方法 - Google Patents

Abstract

(57)【要約】 ユニット（ＣＴＲ０，ＣＴＲ１）は、相互に無関係なクロックパルス（ＳＣＬＫ，ＲＸＣＫ）の影響下におかれている。１つのクロックシステムから他のクロックシステムへの情報転送の際のマイクロ同期性の損失を回避するため、及びユニットにより受信された情報における種々のエラー、誤りに基ずき、受信された情報が処理のためのそれの転送の前に一時記憶され、ないし、結果情報がそれの送出前に一時記憶される。誤りのない受信の際ユニットの相互同期化が行われる。エラー、誤りのある受信に基づきパートナーユニットにおける同期信号の欠除の際、上記パートナーユニットはエラー、誤りのないにも拘わらず受信された情報を破棄する。

Description

【発明の詳細な説明】 二重化情報処理ユニットのマイクロ同期動作の維持方法 本発明の請求の範囲１の上位概念による二重化情報処理ユニットのマイクロ同 期動作の維持方法に関する。従って、二重化ユニットは、１つの共通の内部処理 クロックで動作し、該内部処理クロックは、次のようなクロックと無関係である 、即ち、それにより、処理さるべき情報が受信され、ないし情報処理結果が送信 されるクロックとは無関係である。さらに、そのようなユニットは、それぞれ、 受信された情報及び送信さるべき情報処理結果の誤り監視のための装置を備える 。情報処理ユニットの前述の二重化の理由は、障害及びエラー、誤り防止機能の 高い確実性を確保しようとすることにある。 上述のクロック系のうちの１つに相応して、受信される情報が、処理の目的で 他のクロック系へ転送される場合、マルチバイプレータを通過する際、信号の転 送にて１つのクロック周期分の変動が、起こり得、それにより、両ユニットの相 応のコンポーネントに関してマイクロ同期性、ひいては、所期の障害及びエラー 防止をもはや保証し得ない。さらに、ユニットに供給される情報が、伝送経路上 で種々の仕方で影響を受け る。処理さるべき情報のエラー誤りのない受信の監視のための前述の装置により 、そのような伝送エラー誤りを識別し得る場合でも、ノイズ、障害のある情報の 処理を阻止するだけでは十分でない、それというのは、その場合でも、ユニット のマイクロ同期性を以ての並列動作が障害を受けることとなるからである。同じ ことは、送信さるべき情報処理結果におけるエラー誤りの存在する場合に就いて も成立つ。 本発明の課題とするところは、斯様な二重化ユニットの動作のマイクロ同期性 の前述の障害を阻止することにある。 上記課題は、請求の範囲１の特徴事項における構成要件によって解決される。 本発明の方法により、ユニットの処理コンポーネントがクロック同期して動作す ることが保証されるのみならず、ユニットのうちの１つのみに係わる、受信され た情報及び送信さるべき情報処理結果に関してエラー、誤りの発生の際統一的関 係性が維持されることも保証される。 本発明の更なる発展形態は、サブクレームに規定されている。 請求項２によれば、二重化されたユニット間で、ハードウエアのエラー、誤り の識別のため情報処理構成部分がマスタ−チェッカ−コンフィギュレーション構 成で二重化構成されており、そのような場合において、２段階の方法プロセスの 適用によりマイクロ同期性 への要求を充足できることを基礎とする。 請求の範囲３によれば、交換された同期性信号は、個々の内部的入、出力イン ターフェース回路に対する個別同期性信号から成るマルチプレクス信号である。 請求の範囲４の手法は、処理ユニットのスタートアップないしリスタートの際 の手順、プロセデュアに係わり、即ち、ユニットの処理コンポーネントにより導 出されたデマルチプレクス化ないし多重分離された個別同期性の反復サイクルが 、内部システムクロックから導出された共通のリセット信号により、リセットさ れる。 請求の範囲５に規定してあるところによれば、スタートアップないしリスター トの場合において、前記出力インターフェース回路に対して規定的なクロックシ ステムに対して固有のリセット信号が可用でないならばマスターチェッカ処理コ ンポーネントの出力インターフェースのリセットがどのように行われるべきか、 というよりは寧ろ、前記のリセット信号がシステムクロックからどのように導出 されるかが特定、規定されているのである。従って、チェッカ処理ユニットのリ セット信号がマスタ処理ユニットから導出される。 以下、本発明を１実施例に即して、図を参照しつつ詳述する。 各図は以下このことを示す。 図１は、それに対し、本発明の方法を適用し得る処 理ユニットの可能な配置例を示す。 図２及び図３は、時間に関する同期性信号の特性経過の明示のためのタイムチ ャートを示す。 図４は、リセットの際の関係を示すためのマスター及び所属のチェッカ処理− コンポーネントの出力側領域を示す。 図１は、２つの情報処理ユニットＣＴＲ０及びＣＴＲ１を示す。情報処理ユニ ットは、例えば、ＡＴＭ情報の処理のため用いられ得る。上記処理ユニットは、 ここでは、スイッチ網に接続されており、該スイッチ網は、図示例では、二重化 部分ＳＮ０、ＳＮ１を有する。処理ユニットＣＲＴ０、ＣＲＴ１は、受信線路Ｌ ro，Ｌr1及び送信線路Ｌto，Ｌt1のネットワークを介して、ＡＴＭ情報の伝送の ため次のようにスイッチ網部分ＳＮ０，ＳＮ１と接続されている、即ち、各スイ ッチ網部分から到来するＡＴＭ情報が同様に、一方の処理ユニットにのみからず 、他方の処理ユニットにも達し、前記処理ユニットから送出されたＡＴＭ情報が 同じように両スイッチ網部分ＳＮ０、ＳＮ１に供給され得るように接続されてい る。 前記処理コンポーネントＣＴＲ０、ＣＴＲ１は、２つの処理コンポーネントＣ −ＡＴＭ３０及びＭ−ＡＴＭ３０を有し、該２つの処理コンポーネントは、所謂 マスターチェッカ方式で動作する、換言すれば、チェッカ処理コンポーネントＣ −ＡＴＭ３０では、送信出 力側ＴＰ０、ＴＰ１は、所定の入力側として接続構成されており、該所定の入力 側は、それぞれの所属のマスタ処理コンポーネントＭ−ＡＴＭ３０の送信出力側 ＴＰ０、ＴＰ１から送出され、そして、第１に、スイッチ網部分ＳＮ０、ＳＮ１ へ転送されるべきであるＡＴＭ情報を入力情報として受信するように接続構成さ れている。ここでは、図示してないチェッカ処理ユニットのコンパレータは、前 記経路上で受信された信号を、内部的に出力信号として生ぜしめられた信号と比 較し、そして、相等しくないことを検出すると、相応のエラー、誤り情報メッセ ージを送出する。 スイッチ網半部ＳＮ０、ＳＮ１から到来するＡＴＭ情報は、受信クロックＲＸ ＳＫ０、ＲＸＣＫ１で受信される。受信されたＡＴＭ情報の処理は、それとは無 関係な非同期内部システムクロックＳＣＬＫで行われる。処理ユニットＣＴＲ０ 、ＣＴＲ１を横断して延びている破線により、前記の相異なる、受信領域及び送 信領域のクロック制御作用並びに処理コンポーネントの処理領域を示す。 処理コンポーネントの１つのモジュール−これは、一方のクロックシステムの 影響下にある−から他方のクロックシステムの影響下にあるモジュールへの信号 転送は、１クロック周期分だけ変動し得る。それにより、特別な手段を講じなけ れば処理コンポーネントのマイクロ同期の並列動作が障害を受け、このことによ り、処理ユニットＣＴＲ０、ＣＴＲ１の並列動作も、最早保証されなくなる。 処理コンポーネントのマイクロ同期した処理コンポーネントの並列動作を確保 するため、受信された情報がここでは、それ以上は図示してない手法で、それの 処理前に一時記憶され、ないし相応の処理結果がそれの転送前に一時記憶され、 そして、情報処理のための転送ないし、すべての処理コンポーネントの情報結果 の転送の各時点が、情報信号の交換により相互に同期化される。このことを詳し く述べると、手順プロセスは次のように行われる、即ち先ず、第一に、両処理コ ンポーネントのマスター、チェッカ−コンポーネント間の同期動作がシステムク ロックＳＣＬＫから導出された、処理フェーズを表す同期化信号ＭＳ０をそれぞ れ他方の処理コンポーネントへ送出することにより形成され、そして、その際、 制御部ＬＣを介する経路上で同期化信号ＲＳ０の交換により処理ユニットＣＴＲ ０、ＣＴＲ１間での処理コンポーネントの並列動作が設定、形成されるのである 。 図２には、それぞれ他方の処理コンポーネントの同期化−入力信号ＭＳ１を表 すその種の同期化出力信号を示す。同様のことが図３には、処理ユニットＣＴＲ ０，ＣＴＲ１間で交換される同期化出力信号ＲＳ０に対して示してあり、該同期 化出力信号ＲＳＯは、夫々他方の処理ユニットの同期化入力信号である。前述の 同期化信号ＭＳ０、ＲＳ０は、出力接続部、端子を節減するため、処理コンポー ネントの準並列的に作動される部分に対する個別同期化信号からなるマルチプレ クス信号を成す。 受信されたＡＴＭ情報は、スイッチ網部分ＳＮ０、ＳＮ１から処理ユニットＣ ＴＲＯ、ＣＴＲ１への経路上で伝送エラー、誤りを伴うおそれがある。そのよう な伝送エラー、誤りは、ここでは図示してない監視装置により識別され、その結 果エラー、誤りのある情報は、破棄される、即ち、処理部には供給されず、相応 の処理結果としてダミーないしアイドル情報が送出される。 さらに、エラー、誤りのあるＡＴＭ情報を受信すると、パートナーユニットへ の当該の処理ユニットからの同期化信号ＲＳ０の送信が行われなくなる。それに よって、亦、パートナ−ユニットは、予期された同期化信号の欠除に基づき、所 望のＡＴＭ情報を受信したものの、前記ＡＴＭ情報を破棄することとなり、それ により、処理ユニットは、種々異なるＡＴＭ情報を送信するのが阻止される。 スタートアップないしリスタート段階にて、同期化信号ＭＳ０の繰返サイクル が内部システムクロックＳＣＬＫから導出された１つの共通のリセット信号によ りリセットされる。 マスターチェッカ動作に関連して実施されるビット ごとの比較により、出力インターフェース回路ＴＰ０、ＴＰ１を介して、関連し たステートメントを生じさせ得るためには、出力インターフェース回路もスター トアップ又はリスタートの際リセットされなければならない。前記の出力インタ ーフェース回路は、ＡＴＭ情報に対して規定的なクロックＲＸＣＫ０ないしＲＸ Ｋ１の影響下にある。然し乍ら、内部システムクロックＳＣＬＫのみが可用であ るので、本発明の更なる構成手法によれば、チェッカ処理コンポーネントＣ−Ａ ＴＭ３０に対して前記の出力インターフェース回路のリセットは、前記リセット 信号は可用であるけれども、マスタ処理コンポーネントＭ−ＡＴＭ３０が、シス テムクロックに基づくリセット信号でリセットされるようには行われない。これ に関しては、図４中の信号Ｒeset−Ｏut−Ｃ参照のこと。この信号は、ドライバ ＴＲにおけるイネーブル（Enable）“０”の故に転送され得ないが、次のような 出力信号から導出されたリセット信号により転送されるのであり、該リセット信 号は、出力インターフェース回路ＰＡＤ−Ｍを介して入力として作動される出力 インターフェース回路ＰＡＤ−Ｃへ、マスタ処理コンポーネントＭ−ＡＴＭ３０ から送出されるリセット信号によっては転送され得るのである。図４中のＣ−Ａ ＴＭ３０における信号Ｒeset−ＩＮ−Ｍ参照のこと。

Claims (1)

1. 【特許請求の範囲】 １．二重化情報処理ユニットのマイクロ同期動作の維持方法であって、前記の二 重化ユニットの夫々の内部処理クロックは、相互に同期しているが、次のような クロックと無関係である、即ち、それにより、処理さるべき情報が受信され、な いし情報処理結果が送信されるクロックとは無関係であり、前記二重化ユニット は、それぞれ、受信された情報及び送信さるべき情報処理結果の誤り監視のため の装置を備えている当該の方法において、 ａ） 前記ユニット（ＣＴＲ０，ＣＴＲ１）に供給される情報が、それの処理 の前に一時記憶され、 ｂ） 受信された情報ないし、送信さるべき情報処理結果にエラー、誤りがな い場合、ないし処理さるべき情報の受信の際、前記ユニットは、内部システムク ロック（ＳＣＬＫ）から導出された相応の処理フェーズを表す、同期化信号（Ｒ ＳＯ）をパートナーユニットに供給し、そこでの処理フェーズのスタートが前記 同期化信号（ＲＳＯ）へ同期化されるようにし、 ｃ） パートナーユニットの側での同期化信号の欠除の際、当該のユニットに て、情報が正常に受信されたとしても、ノイズのある情報の受信の場合における ように、情報処理が阻止され、ないし、ノイズ のない情報処理結果の生起の際にもアイドル、ダミー情報が送信されるようにし たことを特徴とする二重化ユニット情報処理ユニットのマイクロ同期動作の維持 方法。 ２．ａ）前記ユニット（ＣＴＲ０，ＣＴＲ１）の処理コンポーネントが情報処理 の際、ハードウエアエア−エラー障害の検出のためマスタ−チェッカ−コンフィ ギュレーション構成にて二重に設けられていることを基礎とし、該構成では、コ ンポーネント（Ｍ−ＡＴＭ３０，Ｃ−ＡＴＭ３０）の情報入力側が並列に作動さ れ、そして、チェッカ−コンポーネント（Ｃ−ＡＴＭ３０）の出力側が情報入力 側として作動され、該情報入力側には、マスタコンポーネント（Ｍ−ＡＴＭ３０ ）の出力信号が比較の実施のため入力信号として供給され、 ｂ） 前記ユニット間で同期化信号（ＲＳ０）の交換の前に、ユニットのマス ター及びチェッカ−コンポーネント間で処理クロックのクロック側縁−同期化が 、同様に内部システムクロックから導出された同期化信号（ＭＳ０）の交換によ り行われるようにしたことを特徴とする請求の範囲１記載の方法。 ３．交換される同期化信号（ＲＳ０，ＭＳ０）が、個々の内部入力−及び出力イ ンターフェース回路に対する個別同期化信号から成るマルチプレクス信号である ようにしたことを特徴とする請求の範囲１また は２記載の方法。 ４．スタートアップ段階にて、前記ユニットの処理コンポーネント（Ｍ−ＡＴＭ ３０，Ｃ−ＡＴＭ３０）から送出されたマルチプレクス化された個別同期化信号 （ＭＳ０）の繰返サイクルが内部システムクロック（ＳＣＬＫ）から導出された １つの共通のリセット信号によりリセットされるようにしたことを特徴とする請 求の範囲３記載の方法。 ５．チェッカ処理コンポーネント（Ｃ−ＡＴＭ３０）の出力インターフェース回 路（ＰＡＤ−Ｃ）が、前記クロックシステムに対するリセット信号の欠除の際次 のようなリセット信号によりリセットされる、即ち、マスタ処理コンポーネント （Ｍ−ＡＴＭ３０）によりそれの出力インターフェース回路（ＰＡＤ−Ｍ）を介 して送出されるリセット信号によりリセットされるようにしたことを特徴とする 請求の範囲４記載の方法。