JPS63137459A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63137459A JPS63137459A JP28542786A JP28542786A JPS63137459A JP S63137459 A JPS63137459 A JP S63137459A JP 28542786 A JP28542786 A JP 28542786A JP 28542786 A JP28542786 A JP 28542786A JP S63137459 A JPS63137459 A JP S63137459A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- resistor
- package
- power source
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000010409 thin film Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 description 2
- 241001071864 Lethrinus laticaudis Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置に関し、特にピギーバック形マイ
クロコンピュータの出力端子のプルアップ抵抗に関する
ものである。
クロコンピュータの出力端子のプルアップ抵抗に関する
ものである。
第2図は従来のピギーバック形マイクロコンピュータ(
以下ICという)の出力端子をプルアップした状態を示
し、図において、10はICのパフケージ、12はIC
の出力端子、11は該出力端子12に接続されたプルア
ップ抵抗である。
以下ICという)の出力端子をプルアップした状態を示
し、図において、10はICのパフケージ、12はIC
の出力端子、11は該出力端子12に接続されたプルア
ップ抵抗である。
このようなピギーバック形マイクロコンピュータでは、
他のワンチップマイクロコンピュータで行なわれている
ROMオプションの工程がないため、チップにプルアッ
プ抵抗を内蔵することができず、そのため各出力端子1
2をプルアンプする場合、第2図に示す如<ICの外部
基板にプルアップ抵抗】1を付けて電源にプルアップし
ていた。
他のワンチップマイクロコンピュータで行なわれている
ROMオプションの工程がないため、チップにプルアッ
プ抵抗を内蔵することができず、そのため各出力端子1
2をプルアンプする場合、第2図に示す如<ICの外部
基板にプルアップ抵抗】1を付けて電源にプルアップし
ていた。
ところが本来ピギーバック形マイクロコンピュータは、
ソフトウェアがマスク化されたチップが搭載される基板
に、該マスク化されたチップのがわりに搭載してソフト
ウェア評価を行なうものであり、とキーバック形マイク
ロコンピュータの外部に抵抗を付ける十分な余裕はな(
、又プルアンプを行なうため外部基板に抵抗を取り付け
た場合回路が大きく複雑になるなどの問題があった。
ソフトウェアがマスク化されたチップが搭載される基板
に、該マスク化されたチップのがわりに搭載してソフト
ウェア評価を行なうものであり、とキーバック形マイク
ロコンピュータの外部に抵抗を付ける十分な余裕はな(
、又プルアンプを行なうため外部基板に抵抗を取り付け
た場合回路が大きく複雑になるなどの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、ソフトウェア評価を行なう際にその外部基板
にプルアップ用あるいはプルダウン用抵抗を付ける必要
がない半導体装置を得ることを目的とする。
たもので、ソフトウェア評価を行なう際にその外部基板
にプルアップ用あるいはプルダウン用抵抗を付ける必要
がない半導体装置を得ることを目的とする。
この発明に係るピギーバック形マイクロコンピュータは
、プルアップ用あるいはプルダウン用抵抗と電源ライン
とをそのパッケージ上に装着したものである。
、プルアップ用あるいはプルダウン用抵抗と電源ライン
とをそのパッケージ上に装着したものである。
この発明においては、抵抗及び電源ラインをIC用パッ
ケージ上に装着したから、プルアップあるいはプルダウ
ンを行なう場合外部基板に抵抗を付ける必要がない。
ケージ上に装着したから、プルアップあるいはプルダウ
ンを行なう場合外部基板に抵抗を付ける必要がない。
以下、この発明の一実施例を図について説明する。
第1図は、ピギーバック形マイクロコンピュータの下面
を示し、図において、10.12は第2図と同一のもの
で1はICパッケージ10上に装着され、VCo端子よ
り電源を供給するV((ラインである。また2はICパ
ッケージ10上に装着された薄膜抵抗(プルアップ抵抗
)で各出力端子1zはこれを介してvc、ラインに接続
されている。またこのピギーバック形マイクロコンピュ
ータを用いてソフトウェア評価を行なう場合プルアップ
しない出力端子については、ピン等を使用して薄膜抵抗
2を切断する。
を示し、図において、10.12は第2図と同一のもの
で1はICパッケージ10上に装着され、VCo端子よ
り電源を供給するV((ラインである。また2はICパ
ッケージ10上に装着された薄膜抵抗(プルアップ抵抗
)で各出力端子1zはこれを介してvc、ラインに接続
されている。またこのピギーバック形マイクロコンピュ
ータを用いてソフトウェア評価を行なう場合プルアップ
しない出力端子については、ピン等を使用して薄膜抵抗
2を切断する。
このように本実施例ではプルアップ抵抗2及び電源ライ
ン1をICパッケージ10上に装着したので、ソフトウ
ェア評価を行なう場合の回路構成を簡略化でき、このた
め外部基板製作時間を短縮できる。またプルアップ抵抗
2として薄膜抵抗を用いたのでプルアップしない出力端
子についてはピン等により該プルアンプ抵抗を容易に切
断できる。
ン1をICパッケージ10上に装着したので、ソフトウ
ェア評価を行なう場合の回路構成を簡略化でき、このた
め外部基板製作時間を短縮できる。またプルアップ抵抗
2として薄膜抵抗を用いたのでプルアップしない出力端
子についてはピン等により該プルアンプ抵抗を容易に切
断できる。
なお1.上記実施例では、出力端子をプルアップする場
合を示したが、これは上記薄膜抵抗を用いて出力端子を
プルダウンするようにしてもよい。
合を示したが、これは上記薄膜抵抗を用いて出力端子を
プルダウンするようにしてもよい。
以上のように、この発明にかかるピギーバック形マイク
ロコンピュータによれば、プルアップあるいはプルダウ
ン用の抵抗と電源ラインとを■cパッケージ上に装着し
たので、ソフトウェア評価を行なう場合、プルアップ用
あるいはプルダウン用抵抗をその外部基板に付ける必要
がなく、回路構成を簡略化でき、これにより外部基板製
作時間を短縮できる効果がある。
ロコンピュータによれば、プルアップあるいはプルダウ
ン用の抵抗と電源ラインとを■cパッケージ上に装着し
たので、ソフトウェア評価を行なう場合、プルアップ用
あるいはプルダウン用抵抗をその外部基板に付ける必要
がなく、回路構成を簡略化でき、これにより外部基板製
作時間を短縮できる効果がある。
第1図はこの発明の一実施例によるピギーバソ図である
。 1・・・VCCライン、2・・・薄膜抵抗、1o・・・
ICパッケージ、12・・・出力端子。 なお図中同一符号は同−又は相当部分を示す。
。 1・・・VCCライン、2・・・薄膜抵抗、1o・・・
ICパッケージ、12・・・出力端子。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- (1)IC用パッケージに内蔵されたビギーバック形マ
イクロコンピュータにおいて、 プルアップ用あるいはプルダウン用の抵抗と電源ライン
とを上記パッケージ上に装着したことを特徴とする半導
体装置。 - (2)上記プルアップ用あるいはプルダウン用抵抗は切
断可能な薄膜抵抗であることを特徴とする特許請求の範
囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28542786A JPS63137459A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28542786A JPS63137459A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63137459A true JPS63137459A (ja) | 1988-06-09 |
Family
ID=17691380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28542786A Pending JPS63137459A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63137459A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033263A (ja) * | 1989-05-30 | 1991-01-09 | Mitsubishi Electric Corp | 半導体集積回路 |
EP2196430A1 (en) * | 2008-12-12 | 2010-06-16 | Kabushiki Kaisha Toyoda Jidoshokki | Electric vehicle |
-
1986
- 1986-11-28 JP JP28542786A patent/JPS63137459A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033263A (ja) * | 1989-05-30 | 1991-01-09 | Mitsubishi Electric Corp | 半導体集積回路 |
EP2196430A1 (en) * | 2008-12-12 | 2010-06-16 | Kabushiki Kaisha Toyoda Jidoshokki | Electric vehicle |
US8439144B2 (en) | 2008-12-12 | 2013-05-14 | Kabushiki Kaisha Toyota Jidoshokki | Electric vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940025183A (ko) | 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법 | |
JPS5987842A (ja) | Ic/lsiソケツト | |
JPS63137459A (ja) | 半導体装置 | |
JPS5617050A (en) | Semiconductor device | |
JPS6453568A (en) | Semiconductor package | |
JPS57190344A (en) | Master slice semiconductor integrated circuit device | |
JPS5570754A (en) | Large scale integrated circuit element | |
JPS5850768A (ja) | 半導体集積回路装置 | |
JPH0119400Y2 (ja) | ||
JP2709392B2 (ja) | マイクロコンピュータシステムの開発方法 | |
JPH0360061A (ja) | 集積回路パッケージ | |
JPS6327229Y2 (ja) | ||
JPS52119190A (en) | Semiconductor integration circuit | |
JPH01318258A (ja) | 半導体集積回路装置 | |
EP0333353A3 (en) | Dual mode voltage reference circuit and method | |
JPS5360170A (en) | Input/output pads of ic chip | |
JPS60935U (ja) | 高電力混成集積回路 | |
JPH0279474U (ja) | ||
JPS63245122A (ja) | 半導体集積回路装置 | |
JPS58109275U (ja) | 混成集積回路 | |
JPS58119666A (ja) | 集積回路装置 | |
JPS5853162U (ja) | 半導体装置 | |
JPH03295695A (ja) | Icカード | |
JPH0244914A (ja) | 半導体装置の入力回路 | |
JPS59151304U (ja) | 樹脂封止型半導体装置 |