JPH0360061A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH0360061A JPH0360061A JP19553489A JP19553489A JPH0360061A JP H0360061 A JPH0360061 A JP H0360061A JP 19553489 A JP19553489 A JP 19553489A JP 19553489 A JP19553489 A JP 19553489A JP H0360061 A JPH0360061 A JP H0360061A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- gnd
- power supply
- chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路パッケージに関し、特に内部リードの
配置を改良した集積回路パッケージに関する。
配置を改良した集積回路パッケージに関する。
従来の集積回路パッケージ(以下パッケージと記す〉と
半導体集積回路チップ(以下チップと記す)においては
、近年、消費電力が増加している為、第2図に示す様に
、特に、電源用ボンディングパッド5は、チップ1上に
多数配列されているが、パッケージ4上の電源用内部リ
ード7は、電源用ボンディングパッド5と一対一に対応
するように配置され、さらに、パッケージ4の外部端子
もこれに対応して多ビン化されている。
半導体集積回路チップ(以下チップと記す)においては
、近年、消費電力が増加している為、第2図に示す様に
、特に、電源用ボンディングパッド5は、チップ1上に
多数配列されているが、パッケージ4上の電源用内部リ
ード7は、電源用ボンディングパッド5と一対一に対応
するように配置され、さらに、パッケージ4の外部端子
もこれに対応して多ビン化されている。
上述した従来のパッケージは、高消費電力のチップなど
で見られる様に、電源、GNDといった多数のボンディ
ングパッドを必要とする信号は、組立あるいはビン配置
の制約により、内部リードの配置が決められてしまい、
チップの設計において自由に電源、GNDのボンディン
グパッドを配置できなかった。
で見られる様に、電源、GNDといった多数のボンディ
ングパッドを必要とする信号は、組立あるいはビン配置
の制約により、内部リードの配置が決められてしまい、
チップの設計において自由に電源、GNDのボンディン
グパッドを配置できなかった。
このことは、集積回路の特性においても、電力を十分に
供給できず動作不良につながるという問照点があった。
供給できず動作不良につながるという問照点があった。
また、パッケージの外部端子も多ビンとなり、実装上も
問題点があった。
問題点があった。
本発明の目的は、自由に電源、GNDのボンディングパ
ッドを配置でき、パッケージの外部端子も多ビン化する
ことなく実装できる集積回路パッケージを提供すること
にある。
ッドを配置でき、パッケージの外部端子も多ビン化する
ことなく実装できる集積回路パッケージを提供すること
にある。
本発明は、集積回路パッケージにおいて、集積回路チッ
プ内部に入出力する同一信号が、任意の外部端子と接続
し、かつ、前記集積回路チップを囲むように配置された
リング状と閉じた帯状とのいずれか一方のリードと接続
し該リードを介して前記集積回路チップのそれぞれに対
応するボンディングパッドに少くとも2ケ所接続し、入
出力される。
プ内部に入出力する同一信号が、任意の外部端子と接続
し、かつ、前記集積回路チップを囲むように配置された
リング状と閉じた帯状とのいずれか一方のリードと接続
し該リードを介して前記集積回路チップのそれぞれに対
応するボンディングパッドに少くとも2ケ所接続し、入
出力される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図(a)、(b)は本発明の一実施例の平面図及び
要部断面図である。
要部断面図である。
第1図(a)、(b)に示す様に、パッケージ4にはチ
ップ1が実装され、電源用ボンディングパッド5には電
源専用内部リード3が、GNDボンディングパッド6に
はGND専用内部リード2が、チップ1を囲むように配
置され、接続されている。
ップ1が実装され、電源用ボンディングパッド5には電
源専用内部リード3が、GNDボンディングパッド6に
はGND専用内部リード2が、チップ1を囲むように配
置され、接続されている。
GND専用内部リード2、電源専用内部リード3は、階
段状の構造になっており、チップ1を取り囲んで形式さ
れている。
段状の構造になっており、チップ1を取り囲んで形式さ
れている。
以上説明したように本発明は、パッケージに電源専用内
部リード、GND専用内部リードをチップを取り囲む様
に配置することにより、集積回路を設計する上で、レイ
アウトを従来の様にパッケージの電源用内部リード、G
ND用内部リードの位置に合わせたレイアウトを行う必
要がなくなり、自由にレイアウトを行なえるという効果
がある。
部リード、GND専用内部リードをチップを取り囲む様
に配置することにより、集積回路を設計する上で、レイ
アウトを従来の様にパッケージの電源用内部リード、G
ND用内部リードの位置に合わせたレイアウトを行う必
要がなくなり、自由にレイアウトを行なえるという効果
がある。
また、パッケージの外部端子も、電源専用、GND専用
にそれぞれ1本にまとめることが出来る為、実装面でも
有効であるという効果もある。
にそれぞれ1本にまとめることが出来る為、実装面でも
有効であるという効果もある。
第1図(a)、(b)は本発明の一実施例の平面図及び
要部断面図、第2図は従来の#&積回路パッケージの一
例の平面図である。 1・・・チップ、2・・・GND専用内部リード、3・
・・電源専用内部リード、4・・・パッケージ、5・・
・電源用ボンディングパッド、6・・・GND用ボンデ
ィングパッド、7・・・電源用内部リード、8・・・G
ND用内部リード。
要部断面図、第2図は従来の#&積回路パッケージの一
例の平面図である。 1・・・チップ、2・・・GND専用内部リード、3・
・・電源専用内部リード、4・・・パッケージ、5・・
・電源用ボンディングパッド、6・・・GND用ボンデ
ィングパッド、7・・・電源用内部リード、8・・・G
ND用内部リード。
Claims (1)
- 集積回路パッケージにおいて、集積回路チップ内部に入
出力する同一信号が、任意の外部端子と接続し、かつ、
前記集積回路チップを囲むように配置されたリング状と
閉じた帯状とのいずれか一方のリードと接続し該リード
を介して前記集積回路チップのそれぞれに対応するボン
ディングパッドに少くとも2ケ所接続し、入出力するこ
とを特徴とする集積回路パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19553489A JPH0360061A (ja) | 1989-07-27 | 1989-07-27 | 集積回路パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19553489A JPH0360061A (ja) | 1989-07-27 | 1989-07-27 | 集積回路パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0360061A true JPH0360061A (ja) | 1991-03-15 |
Family
ID=16342692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19553489A Pending JPH0360061A (ja) | 1989-07-27 | 1989-07-27 | 集積回路パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0360061A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996012299A1 (en) * | 1994-10-17 | 1996-04-25 | W.L. Gore & Associates, Inc. | Integrated circuit package |
US5701032A (en) * | 1994-10-17 | 1997-12-23 | W. L. Gore & Associates, Inc. | Integrated circuit package |
WO1999013509A1 (en) * | 1997-09-09 | 1999-03-18 | Hitachi, Ltd. | Semiconductor device |
-
1989
- 1989-07-27 JP JP19553489A patent/JPH0360061A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996012299A1 (en) * | 1994-10-17 | 1996-04-25 | W.L. Gore & Associates, Inc. | Integrated circuit package |
US5525834A (en) * | 1994-10-17 | 1996-06-11 | W. L. Gore & Associates, Inc. | Integrated circuit package |
US5701032A (en) * | 1994-10-17 | 1997-12-23 | W. L. Gore & Associates, Inc. | Integrated circuit package |
WO1999013509A1 (en) * | 1997-09-09 | 1999-03-18 | Hitachi, Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291881B1 (en) | Dual silicon chip package | |
US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
US5455460A (en) | Semiconductor device having complimentary bonding pads | |
US5650660A (en) | Circuit pattern for a ball grid array integrated circuit package | |
JPH0360061A (ja) | 集積回路パッケージ | |
US5126828A (en) | Wafer scale integration device | |
JP2780355B2 (ja) | 半導体集積回路装置 | |
US6710432B1 (en) | Integrated circuit package with low inductance ground path and improved thermal capability | |
JPH0382066A (ja) | 半導体装置 | |
JPS63136657A (ja) | 両面実装電子回路ユニツト | |
JPH04129250A (ja) | 薄型混成集積回路基板 | |
JPH10150120A (ja) | プリント配線基板,bga型lsiパッケージ及び電子装置 | |
KR100352118B1 (ko) | 반도체패키지구조 | |
JP2002270779A (ja) | 半導体装置 | |
JP2522455B2 (ja) | 半導体集積回路装置 | |
JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
JPS60154644A (ja) | 半導体装置 | |
KR100352117B1 (ko) | 반도체패키지구조 | |
JPH081943B2 (ja) | 半導体集積回路パッケージ | |
JPH08264673A (ja) | 集積回路装置 | |
KR930004294B1 (ko) | 플래스틱 다중칩 패키지 | |
JPH02306650A (ja) | 半導体装置 | |
JP2003124331A (ja) | 半導体集積回路装置 | |
JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
US20050156289A1 (en) | Semiconductor chip leadframe module |