KR930004294B1 - 플래스틱 다중칩 패키지 - Google Patents

플래스틱 다중칩 패키지 Download PDF

Info

Publication number
KR930004294B1
KR930004294B1 KR1019900019266A KR900019266A KR930004294B1 KR 930004294 B1 KR930004294 B1 KR 930004294B1 KR 1019900019266 A KR1019900019266 A KR 1019900019266A KR 900019266 A KR900019266 A KR 900019266A KR 930004294 B1 KR930004294 B1 KR 930004294B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
wiring board
plastic
package
semiconductor integrated
Prior art date
Application number
KR1019900019266A
Other languages
English (en)
Other versions
KR920010878A (ko
Inventor
이춘복
박신종
김기홍
윤형진
박형무
송민규
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019900019266A priority Critical patent/KR930004294B1/ko
Publication of KR920010878A publication Critical patent/KR920010878A/ko
Application granted granted Critical
Publication of KR930004294B1 publication Critical patent/KR930004294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

플래스틱 다중칩 패키지
제1도는 종래의 플래스틱 패키지 단면도.
제2도는 본 발명의 플래스틱 다중칩 패키지의 단면도.
제3도는 본 발명의 패키지될 반도체 집적회로 칩들(상)과 배선기판(하)의 평면도.
제4도는 본 발명의 리이드 프레임과 다이패들의 평면도.
제5도는 본 발명의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 배선기판 2 : 다이패들
3a, 3b : 반도체 집적회로 칩 4a, 4b : 리이드 와이어
본 발명은 반도체 패키징에 있어서 다중칩 모듈의 플래스틱 패키지(Plastic package)에 관한 것으로 특히, 플래스틱 패키지내에 배선기판을 사용하여 보다 많은 반도체 집적회로를 탑재시킬 수 있는 플래스틱 다중칩 패키지에 관한 것이다.
제1도에 도시되어 있는 종래의 플래스틱 패키지는 반도체 집적회로 칩(3)을 다이패들(2)에 직접 실장하도록 하였으므로 반도체 집적회로의 외형크기 및 본딩패드의 위치에 맞는 리이드 프레임(6)만을 사용하였다.
이는 기본적으로 한개씩의 반도체 집적회로를 탑재하기 위한 구조이다.
상기와 같이 종래의 플래스틱 다중칩 패키지는 한개의 다이를 패키지하는 것이기에 플래스틱으로 패키징된 반도체 집적회로는 크기면에는 실제의 반도체 집적회로에 비해 상당히 큰 면적 및 높이를 차지하게 된다.
이렇게 크게 제작된 패키지는 전기적으로 집적회로의 성능향상에 큰 문제점을 가져오게 된다.
즉, 신호지연으로 인한 전체 시스템의 성능을 저하시키게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 전자기기 시스템을 이루는 반도체 집적회로 칩들을 조립함에 있어 신호지연을 줄임으로써 전자기기의 성능 향상 및 동반 사용의 빈도가 높은 반도체 집적회로 칩들의 조합을 하나의 플래스틱 패키지내에 탑재하여 모듈화 함을 그 목적으로 한다.
본 발명의 다른 목적은 기존 패키지들의 조립에서 필연적으로 발생되는 신호지연을 줄이고자 하는 것이다.
또한, 본 발명의 또 다른 목적은 바이폴라(bipola) 소자와, CMOS, 애널로그(analog) 소자와, 디지틀(digitle)소자, 갈륨비소 소자와, 실리콘 소자등과 같이 공정이나 기능 혹은 재료가 틀린 소자들의 모듈화에 적용하고자 함에 있다.
상기 목적들을 달성하기 위해 본 발명은 기존의 플래스틱 패키징 제조기술과 인쇄회로 기판(prited circuit board; PCB)의 제조 기술을 이용하여 여러개의 반도체 집적회로 칩들이 각각 플래스틱으로 봉합된 후 인쇄회로 기판에 조립되었을 때의 큰 면적을 지양하고 하나의 플래스틱 패키지내에 여러개의 반도체 집적회로 칩들을 탑재한 후 플래스틱 봉합함으로써 전체 면적을 줄여주고 그에 따라 신호지연을 줄이도록 한 것이다.
이하 첨부된 도면에 의거 본 발명을 상세히 기술하여 보면 다음과 같다.
외부 리이드 프레임(6a)이 외부에서 하향 절곡된 리이드 프레임(6)의 내부 리이드 프레임(6b)은 플래스틱 케이스(8)의 내부에서 리이드 와이어(4a)에 의해 배선기판(1)의 입출력단(5)과 연결하고, 상기 플래스틱 케이스(8)의 내부에 지지부(2a)에 의해 고정된 다이패들(2)의 상면에는 본딩패드(1c)가 필요에 따라 형성된 상기 배선기판(1)을 장착하되, 배선기판(1)에 공간부(1b)를 형성하여 반도체 회로칩(3b)을 위치시키면서 리이드 와이어(4a)에 의해 전기적으로 연결되도록 하였다.
여기서, 배선기판(1)과 반도체 집적회로 칩(3b), 배선기판(1)과 리이드 프레임(6)등을 전기적으로 연결하기 위한 본딩 와이어(4b), (4a) 대신에 탭(tap)등을 사용하여도 무방하다. 또한, 상기 배선기판(1)에 반도체 집적회로 칩이 장착되는 공간부(1b) 대신 개구부(1a)를 형성하여 다른 반도체 회로칩(3a)이 상기 개구부(1a)의 내부에서 다이패들(2)에 직접 장착하도록 하면서 리이드 와이어(4b)로 전기적으로 연결시켜 열발산의 효율을 높이게 할 수도 있다.
상기와 같이 반도체 집적회로 칩들이 탑재된 배선기판 및 리이드 프레임(6)이 연결된 다이패들(2)을 내장한 상태에서 플래스틱 케이스(8)를 몰딩(Molding) 함으로써 패키지가 완성되는 것이다. 종래의 단일칩 패키지는 실제의 패키지 되지 않은 반도체 집적회로 칩의 크기에 비해 상당히 큰(1.5배 내지 수십배) 면적을 차지하게 되어 원하지 않은 신호지연을 초래하게 하였다.
그러나, 본 발명은 상기의 설명에서 잘 나타나 있듯이 여러개의 반도체 집적회로 칩들을 한꺼번에 패키징 함으로써 반도체 집적회로 칩들 사이의 거리가 단축되어 속도향상은 물론, 디지틀 전자기기의 클럭사이클을 높일 수 있게 된다.
또한, 단일칩 패키징과 인쇄회로 기판을 일원화 하여 모듈화 시킴으로써 신뢰성 및 부품 조립공정의 단순화를 가져오게 된다.

Claims (3)

  1. 다중칩 집적회로 패키지에 있어서, 플래스틱 케이스(8)의 내부에 지지부(2a)에 의해 고정된 다이패들(2)과, 본딩패드(1c)와 개구부(1a) 및 공간부(1b)등이 구비된 배선기판(1)과, 상기 배선기판(1)의 개구부(1a) 또는 공간부(1b)에 장착되어 리이드 와이어(4b)에 의해 전기적으로 연결되는 반도체 집적회로 칩(3a), (3b)들로 구성됨을 특징으로 하는 다중칩 집적회로 패키지.
  2. 제1항에 있어서, 반도체 회로칩(3b)은 배선기판(1)의 공간부(1b)에 위치하면서 상기 배선기판(1)의 상면에 장착되도록 한 다중칩 집적회로 패키지.
  3. 제1항에 있어서, 반도체 회로칩(3a)는 배선기판(1)의 개구부(1a)를 통하여 상기 다이패들(2)의 상면에 직접 장착되도록 하여 열발산의 효율을 높이도록 한 다중칩 집적회로 패키지.
KR1019900019266A 1990-11-27 1990-11-27 플래스틱 다중칩 패키지 KR930004294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900019266A KR930004294B1 (ko) 1990-11-27 1990-11-27 플래스틱 다중칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019266A KR930004294B1 (ko) 1990-11-27 1990-11-27 플래스틱 다중칩 패키지

Publications (2)

Publication Number Publication Date
KR920010878A KR920010878A (ko) 1992-06-27
KR930004294B1 true KR930004294B1 (ko) 1993-05-22

Family

ID=19306586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019266A KR930004294B1 (ko) 1990-11-27 1990-11-27 플래스틱 다중칩 패키지

Country Status (1)

Country Link
KR (1) KR930004294B1 (ko)

Also Published As

Publication number Publication date
KR920010878A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
US5705851A (en) Thermal ball lead integrated package
US5777345A (en) Multi-chip integrated circuit package
USRE42653E1 (en) Semiconductor package with heat dissipating structure
EP1238430A2 (en) Dual-die integrated circuit package
KR20010037247A (ko) 반도체패키지
US6281578B1 (en) Multi-chip module package structure
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
KR930004294B1 (ko) 플래스틱 다중칩 패키지
US5719748A (en) Semiconductor package with a bridge for chip area connection
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
KR100352118B1 (ko) 반도체패키지구조
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR20020052581A (ko) 반도체패키지
KR100381836B1 (ko) 반도체패키지
KR100352116B1 (ko) 열방출이용이한반도체패키지구조
KR0167281B1 (ko) 비엘피 패키지
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
KR100708050B1 (ko) 반도체패키지
KR950008240B1 (ko) 반도체 패키지
KR200245729Y1 (ko) 반도체패키지구조
KR100222030B1 (ko) 반도체모듈패키지
KR20040013736A (ko) 반도체 패키지 제조방법
KR100250148B1 (ko) 비지에이 반도체 패키지
JPS61112338A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980313

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee