KR20000052097A - 멀티-칩 칩 스케일 집적회로 패키지 - Google Patents

멀티-칩 칩 스케일 집적회로 패키지 Download PDF

Info

Publication number
KR20000052097A
KR20000052097A KR1019990002950A KR19990002950A KR20000052097A KR 20000052097 A KR20000052097 A KR 20000052097A KR 1019990002950 A KR1019990002950 A KR 1019990002950A KR 19990002950 A KR19990002950 A KR 19990002950A KR 20000052097 A KR20000052097 A KR 20000052097A
Authority
KR
South Korea
Prior art keywords
chip
chips
film carrier
insulating
integrated circuit
Prior art date
Application number
KR1019990002950A
Other languages
English (en)
Inventor
슈안민-치
린챙-태
Original Assignee
로버트 에이치. 씨. 챠오
유나이티드 마이크로일렉트로닉스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to SG9900245A priority Critical patent/SG93191A1/en
Application filed by 로버트 에이치. 씨. 챠오, 유나이티드 마이크로일렉트로닉스 코퍼레이션 filed Critical 로버트 에이치. 씨. 챠오
Priority to KR1019990002950A priority patent/KR20000052097A/ko
Priority to JP11022261A priority patent/JP2000223649A/ja
Publication of KR20000052097A publication Critical patent/KR20000052097A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 멀티-칩 칩 스케일 집적회로 패키지(multi-chip chip scale integrated circuit package)에 관한 것으로 동일한 집적회로 패키지 내에 두 개의 칩을 패키지한다. 이러한 집적회로 패키지의 전체 크기는 단지 패키지되어있는 칩들의 크기보다 단지 조금 크다. 플립-칩 또는 컨트롤드 컬랩스 칩 연결 기술을 사용하여 두 개의 칩이 서로 마주 보도록 필름 캐리어 상에 놓여진다. 여기서 도전성 범프들이 사용되어 상기 두 개의 칩을 해당되는 상기 필름 캐리어 상의 도전성 와이어에 접착하고 전기적으로 연결시킨다. 더 나아가서, 상기 두 개의 칩들 사이에 절연 물질이 충진되어서 마주 보는 상기 두 칩들 표면들의 구성 성분을 커버하는 한편 다른 표면(칩의 뒤 표면)은 커버되지 않는다. 멀티-칩 칩 스케일 집적회로 패키지는 두 칩의 뒤 표면들을 노출시키는 한편 하나의 칩의 뒤 표면은 인쇄 배선 회로 기판 상의 인쇄 배선 회로 라인에 연결시키고 다른 하나의 칩의 뒷표면(후면)은 열방산 장치에 연결시킴으로서 높은 열방산 효율을 얻을 수 있다. 또한 칩들과 외부 회로 사이의 신호 전달 경로가 줄어들어 칩들의 동작 성능을 증가시킨다.

Description

멀티-칩 칩 스케일 집적회로 패키지{MULTI-CHIP CHIP SCALE INTEGRATED CIRCUIT PACKAGE}
본 발명은 반도체 집적회로 패킹 기술에 관한 것으로서, 좀 더 구체적으로는 두 개의 칩을 하나의 집적회로 패키지 내에 패키지할 수 있으며 그 크기는 패키지되는 칩보다 단지 조금 큰 멀티-칩(multi-chip) 칩 스케일 집적회로(integrated circuit) 패키지에 관한 것이다.
집적회로 제품 제조 공정은 전형적으로 다음의 세 단계를 포함한다. 첫 번째 단계로, 반도체 웨이퍼를 준비하는 것이다. 두 번째 단계로, MOS(metal-oxide semiconductor), 다층 배선(multilevel interconnection)등과 같은 회로 구성성분을 웨이퍼 상에 형성하는 것이다. 세 번째 단계로, 제조된 칩들을 패킹하는 공정이 있다. 패킹 공정의 근본적인 목적은 집적회로 패키지의 전체 크기를 가능한 한 작게 만드는 것이다. 이러한 목적을 달성하기 위한 종래의 패킹 기술로는, 예를 들면, 칩 스케일 패키지(chip scale package:CSP), 멀티-칩 모듈(multi-chip module:MCM)등이 있다. 서브마이크론(submicron)의 반도체 제조, 예를 들면 0.18micrometer 또는 그 이하의 선폭(line width)을 갖는 반도체 제조에 있어서, 집적회로 패키지의 크기는 고집적을 달성하기 위한 가장 중요한 부분이라고 해도 과언이 아니다. 집적도를 증가시키기 위해서, 집적회로 패키지는 현재 전형적으로 두 개의 칩 또는 그 이상의 칩들을 하나의 패키지 내에 패키지하고 있다. 그러한 집적회로 패키지를 통상 멀티-칩 집적회로 패키지라 한다. 멀티-칩 집적회로 패키지는 프로세서 칩과 메모리 칩(동적 수시 접근 메모리:dynamic random access memory 또는 플레시 메모리:flash memory)을 함께 패키지하든지 논리 칩과 메모리 칩을 함께 패키지한다. 멀티-칩 집적회로 패키지를 사용함으로서 제조 단가를 줄일 수 있고, 칩과 외부 회로 사이의 신호 전달 경로(signal transmission path)를 줄일 수 있는데, 이러한 신호 전달 경로의 감소는 특별한 어셈블링 프로세스(assembling process) 없이 칩의 동작 성능을 향상시킨다. 멀티-칩 집적회로 패킹 기술은 다음에 열거하는 다양한 기능과 작동 주파수(frequency)를 가지는 멀티-칩 시스템에도 적용될 수 있다.
1. 메모리 칩, 마이크로 프로세서, 레지스터, 커패시터 그리고 인덕터를 포함하는 시스템.
2. 메모리 칩(디램), 논리회로 칩 그리고 메모리 칩(플레시 메모리)을 포함하는 시스템.
3. 아날로그 칩, 논리회로 칩, 메모리 칩(디램, SRAM, 플레시 메모리 포함), 레지스터, 커패시터 그리고 인덕터를 포함하는 시스템.
멀티-칩 모듈(MCM) 기술에 의한 종래의 집적회로 패키지의 개략적인 단면도가 도 1에 나타나 있다. 이러한 종류의 집적회로 패키지를 통상 멀티-칩 집적회로 패키지라 한다. 도 1에 나타난 바와 같이, 이러한 집적회로 패키지는 멀티-레벨(multi-level) 인쇄 배선 회로 기판(printed circuit board:PCB, 이하에서 PCB라 한다)인 기판(substrate, 10) 상에 형성된다. 다수의 칩(12)이 상기 기판(10)에 절연성 아교(14)에 의해 부착된다. 와이어 본딩(wire bonding) 기술에 의해 상기 칩(12)이 다수의 본딩 와이어(16)를 통해 상기 기판(10) 상의 접촉 점(connecting point, 미도시)에 전기적으로 연결된다. 또는 상기 칩(12)과 상기 기판(10) 사이의 연결은 플립 칩(flip chip) 또는 컨트롤된 컬랩스 칩 연결(controlled collapse chip connection, C4) 기술 사용에 의한 도전성 범프(bump) 수단의 형성에 의해서도 가능하다. 상기 칩(12)이 상기 기판(10)에 놓여진 후, 레신 화합물(resin,18)이 사용되어 상기 칩(12)을 밀봉한다. 그리고 나서, 다수의 틴 볼(tin ball, 20)이 볼 그리드 어레이(ball grid array:BGA) 기술에 의해 상기 기판(10)의 바닥 사이드(bottom side)에 형성된다. 이러한 틴 볼(20)은 상기 집적회로 패키지 결과물을 배선 회로 기판(circuit board, 미도시)에 접착시켜 전기적으로 연결시킨다.
도 1에 나타난 멀티-칩 집적회로 패키지는 칩들(12)이 동일한 평면 상에 옆으로 나란히(side-by-side) 배열되기 때문에 패키지의 크기가 상당히 커지는 문제점이 발생된다. 또한 상기 칩(12)과 상기 틴볼(20)을 통해 연결된 외부 회로 사이의 신호 전달 경로가 매우 길어진다. 따라서 패키지 볼륨이 증가하고 칩들 사이의 신호 전달 경로(signal transmission path)가 길어지게 되는 문제점이 발생된다. C4 기술의 사용은 패키지 크기는 감소시킬 수 있지만, Good Known Die(이하 KGD라 한다) 기술이 추가적으로 사용되어야 하기 때문에 검사(test) 수행을 어렵게 한다. 이로 인해 수율 저하 및 고비용의 문제점이 발생된다. 특히 상기 KGD 기술의 사용은 패킹 비용을 상당히 증가시킨다.
멀티-칩 집적회로 패키지의 크기를 감소시키기 위해, US Patent no. 5,331,235는 마주보는 멀티-칩 집적회로 패키지(face to face integrated circuit multi-chip package)를 개시하고 있다. 도 2에 상기 멀티-칩 집적회로 패키지가 도시되어 있다. 도 2를 보면, 상기 멀티-칩 집적회로 패키지는 테입 자동 본딩(tape automatic bonding:TAB) 기술에 의해 서로 마주 보는 칩들(30, 32)을 포함하고 있다. 상기 칩들(30,32)을 위한 내부 리드 본딩(inner leading bonding:ILB) 공정이 도전성 범프(bump, 34,36)에 의해 수행되어 상기 칩들(30,32) 상의 본딩 패드(미도시)가 필름 캐리어(38) 상의 해당하는 점들(ponits)에 접착되고 전기적으로 연결된다. 외부 리드 본딩(outer leading bonding:OLB)이 상기 필름 캐리어(38)를 리드 프레임(lead frame, 40)에 연결시키는 것에 의해 형성된다. 또한, 틴볼(42)이 상기 칩들(30, 32) 사이에 형성되어 상기 칩들(30,32)을 서로 연결시킨다. 그리고 나서, 상기 칩들(30, 32) 전부, 상기 필름 캐리어(38) 전부 그리고 상기 리드 프레임(40)의 일부분이 레신 화합물(44)에 의해 몰드된다. 이렇게 해서 상기 칩들(30,32)의 집적회로 패키지 내 패킹이 완성된다.
도 2에 나타난 멀티-칩 집적회로 패키지는 테입 자동 본딩 기술을 사용하고 있기 때문에, 상기 칩들(30,32)과 외부 회로(미도시) 사이의 신호 전달 경로가 상당히 길어지는 문제점이 발생된다. 또한 레신(44)을 사용하고 있기 때문에 집적회로 패키지의 전체 크기가 증가하고, 치밀성(compact)에 있어서 불리하며, 열방산(heat dissipation)에 있어서 효율성이 떨어진다.
본 발명은 패키지 크기가 패키지되는 칩들 보다 단지 조금 큰 멀티-칩 칩 스케일 집적회로 패키지에 관한 것으로 상술한 제반 문제점을 해결하는 데 그 목적이 있다.
본 발명에 의한 멀티-칩 칩 스케일 집적회로 패키지에 의하면, 신호 전달 경로를 짧게 하여 칩의 동작을 향상시킨다.
본 발명에 의한 멀티-칩 칩 스케일 집적회로 패키지에 의하면, 열방산 능력이 증가된다.
또한, 본 발명에 의하면, KGD 기술의 사용 없이 칩 패키지의 검사가 패키지 공정 중에 수행된다.
도 1은 종래의 멀티-칩 모듈 집적회로 패키지를 개략적으로 보여주는 단면도;
도 2는 종래의 마주보는(face-to-face) 멀티-칩 모듈 집적회로 패키지를 개략적으로 보여주는 단면도;
도 3은 본 발명에 따른 멀티-칩 칩 스케일 집적회로 패키지를 개략적으로 보여주는 단면도;
도 4a 내지 도 4d는 본 발명에 따른 멀티-칩 칩 스케일 집적회로 패키지의 필름 캐리어들을 개략적으로 보여주는 단면도;
도 5는 본 발명에 따른 도 4d에 나타난 필름 캐리어를 사용한 멀티-칩 칩 스케일 집적회로 패키지를 개략적으로 보여주는 단면도; 그리고
도 6은 배선 회로 기판(circuit board)에 적용된 본 발명의 멀티-칩 칩 스케일 집적회로 패키지를 개략적으로 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
50, 52 : 칩54 : 절연필름
56 : 도전성 와이어58 : 필름 캐리어
64, 66 : 범프68 : 절연 화합물
80 : 안내 구멍82 : 프리-플로팅 링
84 : 코너 지지 링 86 : 안전 구멍
100 : 배선 회로 기판102 : 기판
104, 106 : 인쇄 배선 회로 라인
(구성)
상술한 목적 및 효과를 달성하기 위한 멀티-칩 칩 스케일 집적회로 패키지는, 두 개의 칩이 플립 칩 기술 또는 컨트롤드 컬랩스 칩 연결 기술을 사용하여 서로 마주 보도록 필름 캐리어 상에 놓여진다. 여기서 도전성 범프들이 사용되며 상기 두 개의 칩들을 필름 캐리어 상의 해당되는 도전성 와이어에 접착 및 전기적으로 연결시킨다. 더 나아가서, 절연 화합물이 절연 물질로부터 형성되는데, 상기 절연 물질은 상기 두 칩들의 표면 구성 성분을 커버하기 위해 상기 마주 보는 두 칩들 사이에 충진된다. 반면, 상기 두 칩들의 뒷면은 커버되지 않는다. 이렇게 함으로써, 상기 칩들과 외부 회로 사이의 신호 전달 경로가 줄어들고 칩들의 동작 성능을 향상된다.
또한 본 발명에 따른 멀티-칩 칩 스케일 집적회로 패키지는 집적회로 기판을 구성하기 위해 배선 회로 기판 상에 놓여질 수 있다. 이때, 상기 두 칩중 하나의 칩의 뒷면은 배선 회로 기판 상의 인쇄 배선 회로 라인에 연결시키고 다른 칩의 뒷면은 열방산 장치에 연결시킴으로서 열방산 효율을 증가시킬 수 있다. 또한 상기 절연 필름은 다수의 안전 구멍(securing opening)을 가지도록 형성될 수 있다. 상기 안전 구멍은 상기 절연 화합물을 형성할 때 절연 물질로 충진되며, 절연 화합물이 상기 필름 캐리어에 더욱 단단하게 연결되게 한다. 따라서, 향상된 패킹 특질(packing quality)과 강화된 신뢰성을 달성할 수 있다.
전술한 일반적인 설명과 아래의 상세한 설명은 예시적이고 설명적인 것에 지나지 않으며, 본 발명을 한정하지 않는다.
이하 도 3 내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다. 멀티-칩 집적회로 패킹 공정은 전형적으로 아래의 세 단계들을 포함한다.
1)적당한 캐리어를 선택하는 단계; 2)칩과 선택된 캐리어 사이의 전기적으로 연결하는 단계; 그리고 3)칩을 밀봉하는 절연화합물을 형성하는 화합물 몰딩 단계를 포함한다.
적당한 캐리어를 선택하는 단계에 있어서, 리드 프레임, 필름 캐리어 또는 PCB가 캐리어로 선택될 수 있다. 테입 자동 본딩 기술(tape automatic bonding:TAB)을 사용하는 경우, 필름 캐리어를 사용하는 것이 바람직하다.
칩과 선택된 캐리어를 연결하는 단계에 있어서, 와이어 본딩, TAB 그리고 필름 칩 또는 컨트롤된 컬랩스 칩 연결(C4)등과 같은 기술이 사용될 수 있다.
칩을 밀봉하는 단계에서는, 레신 또는 세라믹을 사용하여 절연 화합물을 형성하므로서 칩을 밀봉한다.
도 3은 본 발명에 의한 멀티-칩 칩 스케일 집적회로 패키지를 개략적으로 나타내는 단면도이다. 본 발명의 바람직한 실시예에 의하면, 두 개의 칩들(50,52)이 하나의 패키지 내에 패키지되며, 상기 패키지의 전체적인 크기는 패키지되는 상기 칩들(50,52) 보다 단지 조금 크다. 상기 두 개의 칩(50,52)은 거의 크기가 동일하며, 디램(DRAM) 칩, 롬(ROM:read only memory) 칩, 로직 또는 아날로그 회로 칩을 포함한다. 본 발명에 의하면, 필름 캐리어(58)가 상기 칩들(50,52)을 올려놓기 위해 사용되며, 절연 필름(54)과 다수의 도전성 와이어(56)를 포함한다. 도에 나타난 바와 같이, 상기 필름 캐리어(58)는 절연 필름(54)과 상기 절연 필름(54)상에 형성되는 도전성 와이어(56)를 포함한다.
제 1 칩(50)은 다양한 회로 구성 성분(미도시)이 형성되는 표면(60)을 가지고 있으며, 제 2 칩(52)도 또한 다양한 회로 구성 성분(미도시)이 형성되는 표면(62)을 가지고 있다. 상기 두 칩들(50,52)은 서로 마주 보도록 즉 상기 각 칩들(50,52)의 표면(60,62)이 서로 면(面)하도록 배열된다. 다수의 제 1 도전성 범프(64)가 상기 제 1 칩(50)의 표면(60) 상에 형성된다. 이때, 상기 범프(64) 및 표면(60) 각각은 상기 제 1 칩(50)의 표면(60) 상의 다수의 본딩 패드들(미도시) 중 하나에 접착되고 전기적으로 연결된다. 동일하게 다수의 제 2 범프(66)가 상기 제 2 칩(52)의 표면(62) 상에 형성된다. 이때, 상기 범프(66) 및 표면(62) 각각은 상기 제 2 칩(52)의 표면(62) 상의 다수의 본딩 패드들(미도시) 중 하나에 접착되고 전기적으로 연결된다. 상기 제 1 칩(50)의 표면(60)과 상기 제 2 칩(52)의 표면(62)은 서로 마주 보도록 상기 필름 캐리어(58)의 반대 편(opposite side)에 배열되며, 이때, 상기 두 칩들(50,52)의 본딩 패드들이 상기 제 1 및 제 2 범프들(64,66)을 통해서 상기 필름 캐리어(58) 상의 도전성 와이어(56)에 전기적으로 연결된다.
화합물 몰딩 공정에 있어서, 에폭시(epoxy)와 같은 절연 물질이 상기 칩들(50,52) 사이의 빈 공간에 충진되어 절연 화합물(68)을 형성한다. 상기 절연 화합물(68)이 단지 상기 도전성 범프들(64,66) 및 상기 두 칩들(50,52)의 표면들(60,62)만을 커버하도록 형성되며 상기 제 1 칩의 뒷표면(70)과 상기 제 2 칩(52)의 뒷표면(72)은 커퍼되지 않도록 상기 절연 화합물을 형성하는 것이 본 발명의 특징 중 하나이다. 이렇게 하므로서 멀티-칩 칩 스케일 집적회로 패키지를 완성한다. 도 3에 도시된 바와 같이, 이렇게 하여 형성된 집적회로 패키지는 높이가 매우 낮고, 패키지의 전체적인 크기를 매우 작에 한다. 또한 커버되지 않은 상기 제 1 및 제 2 칩들(50,52)의 표면들(70,72)은 칩들(50,52)로부터 열방산을 쉽게 한다.
본 발명에 의하면, 상기 칩들(50,52)과 외부 회로(미도시) 사이의 신호 전달 경로는 단지 상기 도전성 와이어(56)와 도전성 범프(64,66)만을 포함하기 때문에 종래와 비교해 볼 때, 매우 줄어든다. 상기 도전성 와이어(56)는 구부러져서 커브 또는 특별히 필요로 되는 형상으로 형성된다. 상기 도전성 와이어(56)의 형성 공정과 후속 하는 상기 도전성 와이어(56)와 완성된 집적회로 패키지를 배선 회로 기판(미도시)상에 실장하는 기술인 표면 실장 기술(surface mount technique)은 종래 기술이므로 여기서의 설명은 생략한다.
다양한 종류의 필름 캐리어들이 도 3에 나타난 집적회로 패키지의 필름 캐리어(58)를 달성하기 위해 사용될 수 있는데 도 4a 내지 도 4d에 나타나 있다. 도 4a 내지 도 4d는 필름 캐리어의 여러 가지 예시를 보여주는 평면도이다. 먼저, 도 4a를 참조하면, 필름 캐리어(58)는 상기 절연 필름(54)과 다수의 도전성 와이어(56), 예를 들면, 구리 와이어를 포함하며 상기 도전성 와이어(56)는 상기 절연 필름(54) 상에 배열된다. 자동 패킹을 편리하게 하기 위해서, 상기 절연 필름(54)은 그 에지부분에 안내 구멍(guide hole, 80)이 더 형성될 수 있는 데 상기 안내 구멍(80)은 예를 들면 두 개의 열(two rows)로 이루어 진다. 상기 도전성 와이어(56) 각각은 외부 리드(outer lead)를 가지고 있으며, 상기 외부 리드는 상기 절연 필름(54)에 붙는다.
도 4b를 참조하면, 도시된 필름 캐리어(58)는 상기 도전성 와이어(56)의 내부 리드(inner lead) 부분을 지지하는 프리-플로팅(free-floating) 링(82)을 가지고 있다는 점에서만 도 4a에 나타난 필름 캐리어와 상이하다. 이러한 상기 프리-플로팅 링(82)은 상기 도전성 와이어(56)가 더 안전하게 자기 위치에 있도록 도와준다.
도 4c를 참조하면, 도시된 필름 캐리어(58)는 상기 도전성 와이어(56)의 내부 리드 부분을 지지하는 코너 지지 링(corner supported ring, 84)을 구비하고 있다는 점에서만 도 4a 및 도 4b에 도시된 필름 캐리어와 상이하다. 상기 코너 지지 링(84)은 단지 상기 절연 필름(54)에 링크(link)되어 있다는 점에서만 상기 프리-플로팅 링(82)과 상이하다. 즉 상기 프리-플로팅 링(82)은 상기 절연 필름(54)에 링크되어 있지 않다. 이러한 상기 코너 지지 링(84)은 상기 도전성 와이어(56)가 더 안전하게 자기 위치에 있도록 도와준다.
도 4d를 참조하면, 도시된 필름 캐리어(58)는 상기 절연 화합물(68)의 상기 필름 캐리어(58)에 대한 고정성(부착성)을 강화하기 위해 특별히 디자인되었다. 상기 도 4d의 필름 캐리어는 다수의 안전 구멍(securing opening, 86)을 가진다는 것을 제외하고는 도 4c에 나타난 필름 캐리어와 동일하다. 상기 안전 구멍(86)은 예를 들면 십자형, 원형, 또는 사각 형상 등과 같이 어떤 형상이라도 가능하다. 도 4d에는 예를 들어 십자형의 안전 구멍(86)이 도시되어 있다.
도 5는 본 발명에 따른 도 4d에 도시된 필름 캐리어(58)가 사용된 집적회로 패키지를 개략적으로 나타내는 단면도이다. 도 4d에서 참조번호 88로 표시된 대시 박스(dashed box)에 의해 둘러싸인 영역은 상기 절연 화합물(68)에 의해 둘러싸인 영역을 가리킨다. 상기 절연 화합물(68)을 형성하기 위해 절연 물질이 대시 박스 영역(88)에 채워질 때, 상기 절연 물질은 상기 코너 지지 링(84)에 있는 상기 안전 구멍(86)에도 채워진다. 그 결과 생성되는 절연 화합물(68)은 상기 필름 캐리어(58)에 매우 안정적으로 된다. 상기 안정화된 화합물(68)은 또한 상기 칩들(50,52)의 위치를 매우 안정하게 한다.
도 6은 집적회로 기판을 구성하기 위해, 본 발명에 의한 멀티-칩 칩 스케일 집적회로 패키지를 배선 회로 기판(100) 상에 적용한 것을 개략적으로 보여주는 단면도이다. 상기 배선 회로 기판(100)은 기판(102)과 다수의 인쇄 회로 배선 라인(104, 106)을 포함한다. 상기 기판(102)은 멀티-레벨(multi-level) 인쇄 배선 회로 기판이다. 본 발명에 따르면, 상기 멀티-칩 칩 스케일 집적회로 패키지는 상기 인쇄 배선 회로 라인(104)에 연결되는 데, 이는 상기 배선 회로 기판(100) 상의 인쇄 배선 회로 라인(104)에 상기 필름 캐리어(58) 상의 상기 도전성 와이어(56)를 연결하는 것에 의한다. 예를 들면 표면 실장 기술이 이용된다. 또한 상기 제 2 칩(52)의 뒷표면(72)은 상기 인쇄 배선 회로 라인(106)에 접촉하도록 배열되는 데, 상기 인쇄 배선 회로 라인(106)은 상기 그라운드 라인(grounded line, 미도시)에 연결되어 있어, 상기 제 2 칩(52)의 뒷표면(72)을 통해 상기 그라운드로 열방산 경로를 가진 상기 집적회로 패키지를 제공하게 된다. 따라서 열방산 효율이 현저히 증가하게 된다.
또한 상술한 본 발명은 필름 캐리어를 사용하고 있기 때문에 종래의 KGD기술을 사용하지 않고 패킹 공정 중에 직접적으로 검사가 수행된다. 따라서, 제조 공정 단가가 감소된다.
바람직한 실시예에 의거하여 본 발명이 기술되었지만, 본 발명의 범위는 여기에 한정되는 것은 아니다. 오히려, 다양한 변형 및 비슷한 배열들도 포함한다. 따라서 본 발명의 청구범위의 진정한 범위 및 사상은 상기 변형 및 비슷한 배열을 포함할 수 있도록 가장 넓게 해석되어야 한다.
본 발명에 의한 멀티-칩 칩 스케일 집적회로 패키지는 다음과 같은 효과가 있다.
1)멀티-칩 칩 스케일 집적회로 패키지의 크기는 패키지되는 칩들 보다 단지 조금 크며 따라서 패키지가 매우 작아진다.
2)칩과 외부 회로 사이의 신호 전달 경로가 줄어들어 칩의 동작 성능이 향상된다.
3)두개의 칩의 뒷표면을 노출시키되, 하나의 칩의 뒷표면은 인쇄 배선 회로 라인에 커플되고 다른 하나의 칩의 뒷표면은 열방산 장치에 커플시킴으로서 열방산 효율을 증가 시켰다.
4)패키지 검사는 종래의 KGD 공정 없이 패키지되는 동안에 직접적으로 칩에 수행된다. 따라서 공정 단가가 감소된다.

Claims (12)

  1. 필름 캐리어와,
    상기 필름 캐리어는 절연 필름과 상기 절연 필름 상에 놓여진 다수의 도전성 와이어들을 포함하고;
    상기 절연 필름 상의 대응하는 도전성 와이어에 다수의 제 1 도전성 범프 수단에 의해 전기적으로 연결된 제 1 칩과;
    상기 절연 필름 상의 대응하는 도전성 와이어에 다수의 제 2 도전성 범프 수단에 의해 전기적으로 연결된 제 2 칩과, 상기 제 1 칩과 제 2 칩은 서로 마주 보도록 상기 절연 필름의 반대 편(opposite sides) 상에 형성되고; 그리고
    상기 필름 캐리어의 상기 제 1 사이드 및 상기 제 2 사이드 상에 상기 제 상기 1 칩 및 상기 제 2 칩 사이의 절연 물질로부터, 상기 제 1 및 제 2 칩의 표면을 커버하도록 형성된 절연 화합물을 포함하되, 상기 제 1 및 제 2 칩의 뒷표면은 상기 절연 화합물에 의해 커버되지 않는 것을 특징으로 하는 멀티-칩 칩 스케일 집적회로 패키지.
  2. 제 1 항에 있어서,
    상기 필름 캐리어는 상기 도전성 와이어의 내부 리드 부분을 지지하는 프리-플로팅 링을 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 집적회로 패키지.
  3. 제 1 항에 있어서,
    상기 필름 캐리어는 상기 도전성 와이어의 내부 리드 부분을 지지하는 코너 지지 링을 포함하는 것을 특징으로 하는 멀티-칩 칩 스케일 집적회로 패키지.
  4. 제 3 항에 있어서,
    상기 절연 필름은, 상기 필름 캐리어에 안정적으로 하게 하기 위한 상기 절연 화합물을 형성할 때, 상기 절연 물질로 채워진 적어도 하나의 안전 구멍을 가지는 것을 특징으로 하는 멀티-칩 칩 스케일 집적회로 패키지.
  5. 제 1 항에 있어서,
    상기 멀티-칩 칩 스케일 집적회로 패키지가 배선 회로 기판 상에 놓여질 때, 상기 제 2 칩의 뒷표면은 상기 배선 회로 기판 상의 인쇄 배선 회로 라인과 접촉하는 것을 특징으로 하는 멀티-칩 칩 스케일 집적회로 패키지.
  6. 제 5 항에 있어서,
    상기 제 1 칩의 뒷표면 상에 열방산 장치가 놓여지는 것을 특징으로 하는 멀티-칩 칩 스케일 집적회로 패키지.
  7. 기판과;
    상기 기판 상에 형성된 다수의 인쇄 배선 회로 라인과;
    상기 기판 상에 놓여진 멀티-칩 칩 스케일 집적회로 패키지와,
    상기 패키지는:
    필름 캐리어와, 상기 필름 캐리어는 절연 필름과; 그리고 상기 절연 필름 상에 배열된 다수의 도전성 와이어와, 상기 도전성 와이어는 상기 기판 상의 해당하는 인쇄 배선 회로 라인들에 전기적으로 연결되고;
    상기 절연 필름 상의 대응하는 도전성 와이어에 다수의 제 1 도전성 범프 수단에 의해 전기적으로 연결된 제 1 칩과;
    상기 절연 필름의 대응하는 도전성 와이어에 다수의 제 2 도전성 범프 수단에 의해 전기적으로 연결된 제 2 칩과, 상기 제 1 칩과 제 2 칩은 서로 마주 보도록 상기 절연 필름의 반대 편(opposite sides) 상에 형성되고; 그리고
    상기 필름 캐리어의 상기 제 1 사이드 및 상기 제 2 사이드 상에 상기 제 상기 1 칩 및 상기 제 2 칩 사이의 절연 물질로부터, 상기 제 1 및 제 2 칩의 표면을 커버하도록 형성된 절연 화합물을 포함하되, 상기 제 1 및 제 2 칩의 뒷표면은 상기 절연 화합물에 의해 커버되지 않는 것을 특징으로 하는 집적회로 기판.
  8. 제 7 항에 있어서,
    상기 필름 캐리어는 상기 도전성 와이어의 내부 리드 부분을 지지하는 프리-플로팅 링을 구비하는 것을 특징으로 하는 집적회로 기판.
  9. 제 7 항에 있어서,
    상기 필름 캐리어는 상기 도전성 와이어의 내부 리드 부분을 지지하는 코너 지지 링을 구비하는 것을 특징으로 하는 집적회로 기판.
  10. 제 9 항에 있어서,
    상기 필름 캐리어에 안정적으로 하게 하기 위한 상기 절연 화합물을 형성할 때, 상기 절연 물질로 채워진 적어도 하나의 안전 구멍을 가지는 것을 특징으로 하는 집적회로 기판.
  11. 제 7 항에 있어서,
    상기 멀티-칩 칩 스케일 집적회로 패키지가 배선 회로 기판 상에 놓여질 때, 상기 제 2 칩의 뒷표면은 상기 배선 회로 기판 상의 인쇄 배선 회로 라인과 접촉하는 것을 특징으로 하는 집적회로 기판.
  12. 제 11 항에 있어서,
    상기 제 1 칩의 뒷표면 상에 열방산 장치가 놓여지는 것을 특징으로 하는 집적회로 기판.
KR1019990002950A 1999-01-28 1999-01-29 멀티-칩 칩 스케일 집적회로 패키지 KR20000052097A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
SG9900245A SG93191A1 (en) 1999-01-28 1999-01-28 Multi-chip chip-scale integrated circuit package
KR1019990002950A KR20000052097A (ko) 1999-01-28 1999-01-29 멀티-칩 칩 스케일 집적회로 패키지
JP11022261A JP2000223649A (ja) 1999-01-28 1999-01-29 マルチチップ用チップ・スケールｉｃパッケージ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG9900245A SG93191A1 (en) 1999-01-28 1999-01-28 Multi-chip chip-scale integrated circuit package
KR1019990002950A KR20000052097A (ko) 1999-01-28 1999-01-29 멀티-칩 칩 스케일 집적회로 패키지
JP11022261A JP2000223649A (ja) 1999-01-28 1999-01-29 マルチチップ用チップ・スケールｉｃパッケージ

Publications (1)

Publication Number Publication Date
KR20000052097A true KR20000052097A (ko) 2000-08-16

Family

ID=28045990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002950A KR20000052097A (ko) 1999-01-28 1999-01-29 멀티-칩 칩 스케일 집적회로 패키지

Country Status (3)

Country Link
JP (1) JP2000223649A (ko)
KR (1) KR20000052097A (ko)
SG (1) SG93191A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030015553A (ko) * 2001-08-16 2003-02-25 강남석 미용용 팩 조성물 및 그 제조방법
KR100481706B1 (ko) * 2002-03-25 2005-04-11 주식회사 넥사이언 플립칩의 제조방법
KR100508261B1 (ko) * 2000-10-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491751B1 (en) 1998-09-18 2002-12-10 Texas Industries, Inc. Method for manufacturing cement using a raw material mix including finely ground steel slag
KR20020020088A (ko) * 2000-09-07 2002-03-14 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법
US10615151B2 (en) 2016-11-30 2020-04-07 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit multichip stacked packaging structure and method
TWI626723B (zh) * 2017-03-06 2018-06-11 力成科技股份有限公司 封裝結構

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508261B1 (ko) * 2000-10-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
KR20030015553A (ko) * 2001-08-16 2003-02-25 강남석 미용용 팩 조성물 및 그 제조방법
KR100481706B1 (ko) * 2002-03-25 2005-04-11 주식회사 넥사이언 플립칩의 제조방법

Also Published As

Publication number Publication date
JP2000223649A (ja) 2000-08-11
SG93191A1 (en) 2002-12-17

Similar Documents

Publication Publication Date Title
US6236109B1 (en) Multi-chip chip scale package
US6239367B1 (en) Multi-chip chip scale package
US6300163B1 (en) Stacked leads-over-chip multi-chip module
US7309913B2 (en) Stacked semiconductor packages
US6239366B1 (en) Face-to-face multi-chip package
US5811879A (en) Stacked leads-over-chip multi-chip module
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
KR100621991B1 (ko) 칩 스케일 적층 패키지
US6558978B1 (en) Chip-over-chip integrated circuit package
US6222265B1 (en) Method of constructing stacked packages
US6731015B2 (en) Super low profile package with stacked dies
US5684330A (en) Chip-sized package having metal circuit substrate
US20020187587A1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
KR20050044925A (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
US6856027B2 (en) Multi-chips stacked package
US20030146508A1 (en) Cavity-down ball grid array package with semiconductor chip solder ball
KR20000052097A (ko) 멀티-칩 칩 스케일 집적회로 패키지
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100325450B1 (ko) 볼그리드어레이패키지
KR20000052093A (ko) 멀티-칩 칩 스케일 패키지
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
KR20000052094A (ko) 멀티-칩 칩 스케일 패키지
JP2000223654A (ja) マルチチップ用チップ・スケール・パッケージ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid