JP2000223654A - マルチチップ用チップ・スケール・パッケージ - Google Patents
マルチチップ用チップ・スケール・パッケージInfo
- Publication number
- JP2000223654A JP2000223654A JP11022262A JP2226299A JP2000223654A JP 2000223654 A JP2000223654 A JP 2000223654A JP 11022262 A JP11022262 A JP 11022262A JP 2226299 A JP2226299 A JP 2226299A JP 2000223654 A JP2000223654 A JP 2000223654A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- printed circuit
- film carrier
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 厚さが薄く、表面積の小さなマルチチップ用
チップ・スケール・パッケージを提供すること。 【解決手段】 マルチチップ用チップ・スケール・パッ
ケージ。一つのフィルム・キャリヤを使用する。異なる
サイズの二つのチップを同じフィルム・キャリヤ上に配
置することができる。対向するフィルム・キャリヤの各
面上に、各チップを配置するために、フリップ・チップ
技術を使用する。フィルム・キャリヤに電気的に接続す
るために、各チップ上に一つの突起が形成される。各チ
ップの一つの面を露出しておくために、チップの間に絶
縁材が充填される。フィルム・キャリヤの導電性ワイヤ
が、他のキャリヤを通らないで、直接チップに接続され
る。
チップ・スケール・パッケージを提供すること。 【解決手段】 マルチチップ用チップ・スケール・パッ
ケージ。一つのフィルム・キャリヤを使用する。異なる
サイズの二つのチップを同じフィルム・キャリヤ上に配
置することができる。対向するフィルム・キャリヤの各
面上に、各チップを配置するために、フリップ・チップ
技術を使用する。フィルム・キャリヤに電気的に接続す
るために、各チップ上に一つの突起が形成される。各チ
ップの一つの面を露出しておくために、チップの間に絶
縁材が充填される。フィルム・キャリヤの導電性ワイヤ
が、他のキャリヤを通らないで、直接チップに接続され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
構造体に関し、特にマルチチップ用チップ・スケール・
パッケージ（ＣＳＰ）に関する。
構造体に関し、特にマルチチップ用チップ・スケール・
パッケージ（ＣＳＰ）に関する。
【０００２】
【従来の技術】半導体製造技術がますます進歩するに連
れて、半導体装置の要件を満たすために関連技術をさら
に進歩させる必要がある。半導体装置の製造プロセス
は、通常、三つの段階を含む。第一の段階においては、
半導体基板を形成するために、エピタキシ技術が使用さ
れる。金属酸化膜半導体（ＭＯＳ）のような半導体装置
および多層相互接続部は、第二段階において前記基板上
に形成される。第三の段階は、パッケージ・プロセスで
ある。薄く、軽量で、小型に、すなわち、半導体装置の
集積度をより高めて、装置または電子製品を作るのが現
在の傾向の主流である。パッケージについては、集積度
を高めるために、チップ・スケール・パッケージ、マル
チチップ・モジュール（ＭＣＭ）のような多くの技術が
開発されてきた。ライン幅０．１８ミクロンの製造技術
の開発は、非常な関心を集め、パッケージ容積をさらに
小さくするために、非常に熱心な研究が行われてきた。
非常に重要なパッケージ技術の一つは、一つ以上のチッ
プを単一のパッケージ内に配置する技術である。マルチ
チップ・パッケージの場合には、製造コストおよびパッ
ケージ容積を低減するために、プロセッサ、ダイナミッ
クＲＡＭ（ＤＲＡＭ）およびフラッシュ・メモリを含む
メモリ、および論理回路のチップを一緒に、単一のパッ
ケージ内に収容することができる。さらに、効率を向上
させるために、信号送信経路が短縮される。マルチチッ
プＩＣパッケージ技術は、また、可変機能および動作周
波数を持った、例えば、下記のマルチチップ・システム
にも適用することができる。
れて、半導体装置の要件を満たすために関連技術をさら
に進歩させる必要がある。半導体装置の製造プロセス
は、通常、三つの段階を含む。第一の段階においては、
半導体基板を形成するために、エピタキシ技術が使用さ
れる。金属酸化膜半導体（ＭＯＳ）のような半導体装置
および多層相互接続部は、第二段階において前記基板上
に形成される。第三の段階は、パッケージ・プロセスで
ある。薄く、軽量で、小型に、すなわち、半導体装置の
集積度をより高めて、装置または電子製品を作るのが現
在の傾向の主流である。パッケージについては、集積度
を高めるために、チップ・スケール・パッケージ、マル
チチップ・モジュール（ＭＣＭ）のような多くの技術が
開発されてきた。ライン幅０．１８ミクロンの製造技術
の開発は、非常な関心を集め、パッケージ容積をさらに
小さくするために、非常に熱心な研究が行われてきた。
非常に重要なパッケージ技術の一つは、一つ以上のチッ
プを単一のパッケージ内に配置する技術である。マルチ
チップ・パッケージの場合には、製造コストおよびパッ
ケージ容積を低減するために、プロセッサ、ダイナミッ
クＲＡＭ（ＤＲＡＭ）およびフラッシュ・メモリを含む
メモリ、および論理回路のチップを一緒に、単一のパッ
ケージ内に収容することができる。さらに、効率を向上
させるために、信号送信経路が短縮される。マルチチッ
プＩＣパッケージ技術は、また、可変機能および動作周
波数を持った、例えば、下記のマルチチップ・システム
にも適用することができる。
【０００３】１．メモリ・チップ、マイクロプロセッ
サ、抵抗、コンデンサおよびインダクタを備えるシステ
ム。
サ、抵抗、コンデンサおよびインダクタを備えるシステ
ム。
【０００４】２．メモリ・チップ（ＤＲＡＭ）、論理回
路チップ、およびメモリ・チップ（フラッシュ・メモ
リ）を備えるシステム。
路チップ、およびメモリ・チップ（フラッシュ・メモ
リ）を備えるシステム。
【０００５】３．アナログ・チップ、論理回路チップ、
（ＤＲＡＭ、ＳＲＡＭ、フラッシュ・メモリを含む）メ
モリ・チップ、抵抗、コンデンサおよびインダクタを備
えるシステム。
（ＤＲＡＭ、ＳＲＡＭ、フラッシュ・メモリを含む）メ
モリ・チップ、抵抗、コンデンサおよびインダクタを備
えるシステム。
【０００６】図１は、従来のマルチチップ・モジュール
である。多層プリント基板（ＰＣＢ）は、通常、マルチ
チップ・モジュールのキャリヤの基板として使用され
る。一つ以上のチップ１２が、絶縁接着剤１４により基
板１０上に接着される。チップ上のボンディング・パッ
ドは、導電性ワイヤ１６により、基板上のターミナルに
電気的に接続している。ワイヤ・ボンディングの他に、
フリップ・チップまたは突起（バンプ）を使用するコン
トロール・コラプス・チップ接続（Ｃ４）により、チッ
プ１２と基板１０との間を接続することができる。チッ
プ１２を密封するために樹脂１８を使用することがで
き、プリント基板上のターミナルに接続するために、半
田のボール２０を使用するボール・グリッド・アレー
（ＢＧＡ）により、全パッケージとプリント基板との間
を電気接続することができる。
である。多層プリント基板（ＰＣＢ）は、通常、マルチ
チップ・モジュールのキャリヤの基板として使用され
る。一つ以上のチップ１２が、絶縁接着剤１４により基
板１０上に接着される。チップ上のボンディング・パッ
ドは、導電性ワイヤ１６により、基板上のターミナルに
電気的に接続している。ワイヤ・ボンディングの他に、
フリップ・チップまたは突起（バンプ）を使用するコン
トロール・コラプス・チップ接続（Ｃ４）により、チッ
プ１２と基板１０との間を接続することができる。チッ
プ１２を密封するために樹脂１８を使用することがで
き、プリント基板上のターミナルに接続するために、半
田のボール２０を使用するボール・グリッド・アレー
（ＢＧＡ）により、全パッケージとプリント基板との間
を電気接続することができる。
【０００７】
【発明が解決しようとする課題】この従来のマルチチッ
プ・モジュールの欠点としては、広い面積が占有される
という事実をあげることができる。何故なら、複数のチ
ップが表面の同じ側上に設置されるからである。それ
故、パッケージの容積は大きくなり、チップ間の信号経
路は長くなる。さらに、チップとキャリヤとの間を接続
するために、フリップ・チップ技術を使用することによ
り、パッケージの容積を小さくすることができても、試
験を行う場合には、実績のある高品質ダイ（ＫＧＤ）法
を使用しなければならない。
プ・モジュールの欠点としては、広い面積が占有される
という事実をあげることができる。何故なら、複数のチ
ップが表面の同じ側上に設置されるからである。それ
故、パッケージの容積は大きくなり、チップ間の信号経
路は長くなる。さらに、チップとキャリヤとの間を接続
するために、フリップ・チップ技術を使用することによ
り、パッケージの容積を小さくすることができても、試
験を行う場合には、実績のある高品質ダイ（ＫＧＤ）法
を使用しなければならない。
【０００８】米国特許第５，３３１，２３５号は、パッ
ケージの容積をさらに小さくするための対面マルチチッ
プ・パッケージを開示している。図２の場合、このマル
チチップ・パッケージは、テープ自動化ボンディング
（ＴＡＢ）により、向き合った状態に配置されている二
つのチップ３０および３２を備える。内部リード・ボン
ディング（ＩＬＢ）の場合には、二つのチップ３０、３
２は、フィルム・キャリヤ３８に電気的に接続するため
の突起３４、３６を持つ。外部リード・ボンディング
（ＯＬＢ）の場合には、チップ３０、３２は、リード・
フレーム４０に接続している。半田ボール４２は、二つ
のチップ３０、３２の間に形成される。チップ３０、３
２、フィルム・キャリヤ３８、およびリード・フレーム
４０は、樹脂４４により成形される。このマルチチップ
・パッケージは、テープ自動化ボンディング技術を使用
する。チップとプリント基板との間の電気接続は、リー
ド・フレームまたは他のキャリヤを設置することにより
行われる。信号送信経路は長くなる。さらに、パッケー
ジの成形材（樹脂）を使用するために、厚さも表面積も
大きくなる。適用範囲が狭くなり、熱の放散は効率的に
行われない。さらに、この種のパッケージは、高周波製
品には使用することができない。
ケージの容積をさらに小さくするための対面マルチチッ
プ・パッケージを開示している。図２の場合、このマル
チチップ・パッケージは、テープ自動化ボンディング
（ＴＡＢ）により、向き合った状態に配置されている二
つのチップ３０および３２を備える。内部リード・ボン
ディング（ＩＬＢ）の場合には、二つのチップ３０、３
２は、フィルム・キャリヤ３８に電気的に接続するため
の突起３４、３６を持つ。外部リード・ボンディング
（ＯＬＢ）の場合には、チップ３０、３２は、リード・
フレーム４０に接続している。半田ボール４２は、二つ
のチップ３０、３２の間に形成される。チップ３０、３
２、フィルム・キャリヤ３８、およびリード・フレーム
４０は、樹脂４４により成形される。このマルチチップ
・パッケージは、テープ自動化ボンディング技術を使用
する。チップとプリント基板との間の電気接続は、リー
ド・フレームまたは他のキャリヤを設置することにより
行われる。信号送信経路は長くなる。さらに、パッケー
ジの成形材（樹脂）を使用するために、厚さも表面積も
大きくなる。適用範囲が狭くなり、熱の放散は効率的に
行われない。さらに、この種のパッケージは、高周波製
品には使用することができない。
【０００９】本発明は、厚さが薄く、表面積の小さなマ
ルチチップ用チップ・スケール・パッケージを提供す
る。表面積は、その内部にパッケージされている最も大
きなチップとほぼ同じか、すこし大きい。
ルチチップ用チップ・スケール・パッケージを提供す
る。表面積は、その内部にパッケージされている最も大
きなチップとほぼ同じか、すこし大きい。
【００１０】マルチチップ用チップ・スケール・パッケ
ージの信号送信経路は、チップの性能を向上させるため
に短くなっている。
ージの信号送信経路は、チップの性能を向上させるため
に短くなっている。
【００１１】マルチチップ用チップ・スケール・パッケ
ージは、熱の放散性能が高い。熱の放散は、プリント基
板上の金属プレートまたはプリント回路により行われ
る。別の方法としては、別に熱放散装置を設けることが
できる。
ージは、熱の放散性能が高い。熱の放散は、プリント基
板上の金属プレートまたはプリント回路により行われ
る。別の方法としては、別に熱放散装置を設けることが
できる。
【００１２】さらに、チップ・パッケージの試験は、実
績のある高品質ダイ法を使用しないで、パッケージ・プ
ロセス中に行うことができる。
績のある高品質ダイ法を使用しないで、パッケージ・プ
ロセス中に行うことができる。
【００１３】
【課題を解決するための手段】上記目的および利点を達
成するために、マルチチップ用チップ・スケール・パッ
ケージが使用される。異なるサイズの二つのチップを収
容するために、フィルム・キャリヤが使用される。フリ
ップ・チップ技術を使用する場合、二つのチップは、フ
ィルム・キャリヤの二つの面上に向き合う形で配置され
る。チップは、フィルム・キャリヤに接続している一つ
の突起を持つ。チップの間には絶縁材が満たされ、一
方、各チップのもう一つの面は露出している。従って、
パッケージの厚さは薄くなり、熱放散性能は向上する。
さらに、外部信号を直接送るために、フィルム・キャリ
ヤ上に導電性ワイヤが形成される。信号送信経路は、追
加のキャリヤを貫通することにより短くなる。
成するために、マルチチップ用チップ・スケール・パッ
ケージが使用される。異なるサイズの二つのチップを収
容するために、フィルム・キャリヤが使用される。フリ
ップ・チップ技術を使用する場合、二つのチップは、フ
ィルム・キャリヤの二つの面上に向き合う形で配置され
る。チップは、フィルム・キャリヤに接続している一つ
の突起を持つ。チップの間には絶縁材が満たされ、一
方、各チップのもう一つの面は露出している。従って、
パッケージの厚さは薄くなり、熱放散性能は向上する。
さらに、外部信号を直接送るために、フィルム・キャリ
ヤ上に導電性ワイヤが形成される。信号送信経路は、追
加のキャリヤを貫通することにより短くなる。
【００１４】プリント基板上にマルチチップ用チップ・
スケール・パッケージを配置する場合、熱放散を有利に
行うために、チップの一つの面をプリント基板上のプリ
ント回路または金属プレートに、直接接続することがで
きる。追加の熱放散装置を他方のチップの表面上のプリ
ント基板の遠い方の端部に設置することができる。それ
故、熱放散効果はさらに向上する。さらに、絶縁フィル
ム上に、少なくとも一つの設置用孔部が形成され、絶縁
材により満たされる。その結果、チップをフィルム・キ
ャリヤにしっかりと接続することができる。それ故、パ
ッケージ品質が改善され、信頼性が向上する。
スケール・パッケージを配置する場合、熱放散を有利に
行うために、チップの一つの面をプリント基板上のプリ
ント回路または金属プレートに、直接接続することがで
きる。追加の熱放散装置を他方のチップの表面上のプリ
ント基板の遠い方の端部に設置することができる。それ
故、熱放散効果はさらに向上する。さらに、絶縁フィル
ム上に、少なくとも一つの設置用孔部が形成され、絶縁
材により満たされる。その結果、チップをフィルム・キ
ャリヤにしっかりと接続することができる。それ故、パ
ッケージ品質が改善され、信頼性が向上する。
【００１５】前記の簡単な説明および以下の詳細な説明
は、例示および説明のためのものであって、特許請求の
範囲に記載するように本発明を制限するものではない。
は、例示および説明のためのものであって、特許請求の
範囲に記載するように本発明を制限するものではない。
【００１６】
【発明の実施の形態】パッケージ・プロセス中のいくつ
かの段階は、通常、下記のステップを含む。
かの段階は、通常、下記のステップを含む。
【００１７】１）キャリヤの選択：例えば、リード・フ
レーム、フィルム・キャリヤまたはプリント基板のよう
な要件に従って、いくつかのタイプのチップを選択しな
ければならない。フィルム・キャリヤは、通常、テープ
自動化ボンディング（ＴＡＢ）技術のために使用され
る。
レーム、フィルム・キャリヤまたはプリント基板のよう
な要件に従って、いくつかのタイプのチップを選択しな
ければならない。フィルム・キャリヤは、通常、テープ
自動化ボンディング（ＴＡＢ）技術のために使用され
る。
【００１８】２）チップとキャリヤ間の電気接続：現
在、ワイヤ・ボンディング、フィルム自動化ボンディン
グ、およびフリップ・チップまたはコントロール・コラ
プス・チップ接続（Ｃ４）が開発され、広く使用されて
いる。
在、ワイヤ・ボンディング、フィルム自動化ボンディン
グ、およびフリップ・チップまたはコントロール・コラ
プス・チップ接続（Ｃ４）が開発され、広く使用されて
いる。
【００１９】３）パッケージおよび装置の密封：チップ
上の装置およびチップとキャリヤ間の接続を保護するた
めに、樹脂、セラミックまたは他のパッケージ材によ
り、チップおよびキャリヤを覆い、密封する。
上の装置およびチップとキャリヤ間の接続を保護するた
めに、樹脂、セラミックまたは他のパッケージ材によ
り、チップおよびキャリヤを覆い、密封する。
【００２０】図３は、マルチチップ用チップ・スケール
・パッケージの断面図である。本発明の場合、異なるサ
イズの二つのチップ５０および５２が、チップ５０とチ
ップ５２のより大きい方のチップとほぼ同じサイズの一
つのパッケージ内に収容される。例えば、チップ５０
は、図３に示すチップ５２の表面積より広い表面積を持
つ。チップは、ＤＲＡＭ、ＲＯＭ、論理回路またはアナ
ログ回路、または他の装置を含むことができる。キャリ
ヤの選択に関しては、この実施形態の場合、フィルム・
キャリヤ５８が選択される。この図に示すように、フィ
ルム・キャリヤ５８は、絶縁フィルム５４とこの絶縁フ
ィルム５４上の導電性ワイヤ５６を備える。フィルム・
キャリヤ５８の導電性ワイヤ５６は、他の種類のキャリ
ヤ内で使用される導電性ワイヤより厚さが薄く、また幅
も狭い。この種のパッケージは、高周波装置で使用する
ことができる。
・パッケージの断面図である。本発明の場合、異なるサ
イズの二つのチップ５０および５２が、チップ５０とチ
ップ５２のより大きい方のチップとほぼ同じサイズの一
つのパッケージ内に収容される。例えば、チップ５０
は、図３に示すチップ５２の表面積より広い表面積を持
つ。チップは、ＤＲＡＭ、ＲＯＭ、論理回路またはアナ
ログ回路、または他の装置を含むことができる。キャリ
ヤの選択に関しては、この実施形態の場合、フィルム・
キャリヤ５８が選択される。この図に示すように、フィ
ルム・キャリヤ５８は、絶縁フィルム５４とこの絶縁フ
ィルム５４上の導電性ワイヤ５６を備える。フィルム・
キャリヤ５８の導電性ワイヤ５６は、他の種類のキャリ
ヤ内で使用される導電性ワイヤより厚さが薄く、また幅
も狭い。この種のパッケージは、高周波装置で使用する
ことができる。
【００２１】チップ５０、５２と、フィルム・キャリヤ
５８との間の電気接続を行うために、フリップ・チップ
（またはＣ４）技術を使用することができる。フリップ
・チップ技術により、パッケージの厚さを薄くし、信号
送信経路を短くすることができる。チップ５０および５
２は、その表面６０および６２上に、それぞれ、いくつ
かの装置を備えることができる。ボンディング・パッド
（図示せず）は、表面６０および６２上に形成すること
ができ、一方、突起（バンプ）６４および６６がボンデ
ィング・パッド上に形成される。チップ５０および５２
は、フィルム・キャリヤ５８の対向面上に、表面６０お
よび６２が向き合った形で配置される。突起６４および
６６により、チップ５０および５２は電気的に接続され
る。好適には、より小さいサイズのチップ、すなわち、
チップ５２をフィルム・キャリヤ５８の絶縁フィルム５
４と同じ面に設置するのが好ましい。そのため、パッケ
ージをもっと薄くすることができる。さらに、チップ５
２の突起６６は、好適には、その横断面から見た場合、
絶縁フィルム５４により包囲されている、導電性ワイヤ
５６の内端部で、導電性ワイヤ５６に接続することが好
ましい。一方、チップ５０の突起６４は、好適には、そ
のもう一方の面上の絶縁フィルム５４に対応する位置
で、導電性ワイヤ５６に接続することが好ましい。この
ようにして、接合応力に起因する変形または変位によ
る、突起６４、６６および導電性ワイヤ５６との間の整
合のズレが防止される。
５８との間の電気接続を行うために、フリップ・チップ
（またはＣ４）技術を使用することができる。フリップ
・チップ技術により、パッケージの厚さを薄くし、信号
送信経路を短くすることができる。チップ５０および５
２は、その表面６０および６２上に、それぞれ、いくつ
かの装置を備えることができる。ボンディング・パッド
（図示せず）は、表面６０および６２上に形成すること
ができ、一方、突起（バンプ）６４および６６がボンデ
ィング・パッド上に形成される。チップ５０および５２
は、フィルム・キャリヤ５８の対向面上に、表面６０お
よび６２が向き合った形で配置される。突起６４および
６６により、チップ５０および５２は電気的に接続され
る。好適には、より小さいサイズのチップ、すなわち、
チップ５２をフィルム・キャリヤ５８の絶縁フィルム５
４と同じ面に設置するのが好ましい。そのため、パッケ
ージをもっと薄くすることができる。さらに、チップ５
２の突起６６は、好適には、その横断面から見た場合、
絶縁フィルム５４により包囲されている、導電性ワイヤ
５６の内端部で、導電性ワイヤ５６に接続することが好
ましい。一方、チップ５０の突起６４は、好適には、そ
のもう一方の面上の絶縁フィルム５４に対応する位置
で、導電性ワイヤ５６に接続することが好ましい。この
ようにして、接合応力に起因する変形または変位によ
る、突起６４、６６および導電性ワイヤ５６との間の整
合のズレが防止される。
【００２２】パッケージおよび装置の密封については、
エポキシのような絶縁材６８が、チップ５０および５２
の間に充填される。絶縁材６８は、チップ５０および５
２の表面６０および６２上の装置を保護するためだけ
に、チップ５０および５２の間に充填されることに留意
されたい。一方、チップ５０および５２のもう一方の面
７０および７２は、パッケージの寸法を小さくし、熱放
散経路を形成するために露出される。
エポキシのような絶縁材６８が、チップ５０および５２
の間に充填される。絶縁材６８は、チップ５０および５
２の表面６０および６２上の装置を保護するためだけ
に、チップ５０および５２の間に充填されることに留意
されたい。一方、チップ５０および５２のもう一方の面
７０および７２は、パッケージの寸法を小さくし、熱放
散経路を形成するために露出される。
【００２３】フィルム・キャリヤ５８の導電性ワイヤ５
６は、追加のキャリヤを使用しないで、外部に信号を送
信するために使用され、そのため、信号送信経路は短く
なる。この図に示すように、導電性ワイヤ５６は、その
後曲げられ、特定の要件に従って湾曲または成形され
る。導電性ワイヤ５６の形成プロセス、および導電性ワ
イヤ５６とプリント基板との間の以降の表面実装技術
（ＳＭＴ）は、従来技術であるので、ここでの説明は省
略する。
６は、追加のキャリヤを使用しないで、外部に信号を送
信するために使用され、そのため、信号送信経路は短く
なる。この図に示すように、導電性ワイヤ５６は、その
後曲げられ、特定の要件に従って湾曲または成形され
る。導電性ワイヤ５６の形成プロセス、および導電性ワ
イヤ５６とプリント基板との間の以降の表面実装技術
（ＳＭＴ）は、従来技術であるので、ここでの説明は省
略する。
【００２４】図４ないし図７は、フィルム・キャリヤの
いくつかの例の平面図である。ここで、フィルム・キャ
リヤについてさらに説明する。図４の場合には、フィル
ム・キャリヤ５８は、絶縁フィルム５４および絶縁フィ
ルム５４上に配置されている、例えば、銅のワイヤのよ
うな、導電性ワイヤ５６を備える。通常、導電性ワイヤ
５６は、ストリップの形をしていて、パッケージされる
前は柔軟性を持つ。自動生産の場合には、絶縁フィルム
５４は、フィルム・キャリヤ５８の移動を容易にするた
めに、その二つの端部のところに引き込み孔部８０を持
つ。図４は、長いリード・カンチレバー・ワイヤを持つ
フィルム・キャリヤである。導電性ワイヤ５６の外端部
だけが、絶縁フィルム５４に接触している。
いくつかの例の平面図である。ここで、フィルム・キャ
リヤについてさらに説明する。図４の場合には、フィル
ム・キャリヤ５８は、絶縁フィルム５４および絶縁フィ
ルム５４上に配置されている、例えば、銅のワイヤのよ
うな、導電性ワイヤ５６を備える。通常、導電性ワイヤ
５６は、ストリップの形をしていて、パッケージされる
前は柔軟性を持つ。自動生産の場合には、絶縁フィルム
５４は、フィルム・キャリヤ５８の移動を容易にするた
めに、その二つの端部のところに引き込み孔部８０を持
つ。図４は、長いリード・カンチレバー・ワイヤを持つ
フィルム・キャリヤである。導電性ワイヤ５６の外端部
だけが、絶縁フィルム５４に接触している。
【００２５】図５の場合には、フィルム・キャリヤ５８
は、絶縁フィルム５４の内側に、自由余裕リング８２を
持ち、導電性ワイヤ５６の内端部に接続している。それ
故、導電性ワイヤ５６の内端部は、自由余裕リング８２
に従って設置することができる。図６は、絶縁フィルム
５４の内部にコーナ支持リング８４を持つフィルム・キ
ャリヤ５８である。コーナ支持リング８４は、絶縁フィ
ルム５４に接続している隅を持つ。それ故、コーナ支持
リング８４の助けを借りて、導電性ワイヤ５６を絶縁フ
ィルム５４上にしっかりと配置することができる。図５
の自由余裕リング８２、および図６のコーナ支持リング
８４の両方の材料は、絶縁材、好適には、絶縁フィルム
の材料から選ぶことができる。さらに、自由余裕リング
８２およびコーナ支持リング８４の両方を導電性ワイヤ
５６の上にテープで固定することもできるし、絶縁フィ
ルム５４と一体に形成することもできる。
は、絶縁フィルム５４の内側に、自由余裕リング８２を
持ち、導電性ワイヤ５６の内端部に接続している。それ
故、導電性ワイヤ５６の内端部は、自由余裕リング８２
に従って設置することができる。図６は、絶縁フィルム
５４の内部にコーナ支持リング８４を持つフィルム・キ
ャリヤ５８である。コーナ支持リング８４は、絶縁フィ
ルム５４に接続している隅を持つ。それ故、コーナ支持
リング８４の助けを借りて、導電性ワイヤ５６を絶縁フ
ィルム５４上にしっかりと配置することができる。図５
の自由余裕リング８２、および図６のコーナ支持リング
８４の両方の材料は、絶縁材、好適には、絶縁フィルム
の材料から選ぶことができる。さらに、自由余裕リング
８２およびコーナ支持リング８４の両方を導電性ワイヤ
５６の上にテープで固定することもできるし、絶縁フィ
ルム５４と一体に形成することもできる。
【００２６】図３のチップ５０および５２の間に充填さ
れた絶縁材６８の取り付けを改善するために、本発明
は、図７に示すような改良型フィルム・キャリヤを開示
している。フィルム・キャリヤ５８は、図６類似のコー
ナ支持リング８４を備える。コーナ支持リング８４の隅
の上には、例えば、十字形、円形、または他の幾何学的
形状の設置用孔部８６が形成される。図８の場合には、
チップ５０および５２の間の点線の枠８８内で示す範囲
が、絶縁材６８により充填され、設置孔部８６も、絶縁
材６８により充填される。従って、絶縁材６８の固定状
態が改善され、チップ５０、５２とフィルム・キャリヤ
５８との間の固定状態が改善される。
れた絶縁材６８の取り付けを改善するために、本発明
は、図７に示すような改良型フィルム・キャリヤを開示
している。フィルム・キャリヤ５８は、図６類似のコー
ナ支持リング８４を備える。コーナ支持リング８４の隅
の上には、例えば、十字形、円形、または他の幾何学的
形状の設置用孔部８６が形成される。図８の場合には、
チップ５０および５２の間の点線の枠８８内で示す範囲
が、絶縁材６８により充填され、設置孔部８６も、絶縁
材６８により充填される。従って、絶縁材６８の固定状
態が改善され、チップ５０、５２とフィルム・キャリヤ
５８との間の固定状態が改善される。
【００２７】図９および図１０は、プリント基板上のマ
ルチチップ用チップ・スケール・パッケージの設置状態
を示す。プリント基板１００は、通常、基板１０２とプ
リント回路１０４および１０６を備える。基板１０２
は、例えば、積層により形成された多段プリント基板で
ある。プリント回路の材料は、例えば、銅フォイルを含
む。本発明の場合には、プリント基板１００は、フィル
ム・キャリヤ５８の導電性ワイヤ５６に、直接電気的に
接続している。それ故、例えば、表面実装技術により、
フィルム・キャリヤとプリント基板１００の導電性ワイ
ヤの間を接続する従来技術と比較すると、信号送信経路
が短くなる。本発明の場合には、チップ５０、５２の間
に絶縁材６８が充填され、表面７０、７２は露出状態の
まま放置される。チップ５０、５２のパッケージが、プ
リント基板１００の上に配置されているので、チップ５
２の表面７２を、図９および図１０に示すように、プリ
ント回路に直接接続することができる。チップ５２の表
面７２が、プリント基板１００に接触しているので、熱
放散経路が改善される。例えば、プリント回路１０６
を、表面積を広くするために、プリント回路１０６のア
ースに接続することができる。従って、熱放散効果が改
善される。さらに、チップ５０に対する熱放散経路を形
成するために、ヒート・シンクまたはヒート・スプレッ
ダのような熱放散装置１０８を、プリント回路１００の
遠い面のところで、チップ５０の表面７０に設置するこ
とができる。図１０の場合には、パッケージは、プリン
ト基板１００上に倒置された状態で配置されている。
ルチチップ用チップ・スケール・パッケージの設置状態
を示す。プリント基板１００は、通常、基板１０２とプ
リント回路１０４および１０６を備える。基板１０２
は、例えば、積層により形成された多段プリント基板で
ある。プリント回路の材料は、例えば、銅フォイルを含
む。本発明の場合には、プリント基板１００は、フィル
ム・キャリヤ５８の導電性ワイヤ５６に、直接電気的に
接続している。それ故、例えば、表面実装技術により、
フィルム・キャリヤとプリント基板１００の導電性ワイ
ヤの間を接続する従来技術と比較すると、信号送信経路
が短くなる。本発明の場合には、チップ５０、５２の間
に絶縁材６８が充填され、表面７０、７２は露出状態の
まま放置される。チップ５０、５２のパッケージが、プ
リント基板１００の上に配置されているので、チップ５
２の表面７２を、図９および図１０に示すように、プリ
ント回路に直接接続することができる。チップ５２の表
面７２が、プリント基板１００に接触しているので、熱
放散経路が改善される。例えば、プリント回路１０６
を、表面積を広くするために、プリント回路１０６のア
ースに接続することができる。従って、熱放散効果が改
善される。さらに、チップ５０に対する熱放散経路を形
成するために、ヒート・シンクまたはヒート・スプレッ
ダのような熱放散装置１０８を、プリント回路１００の
遠い面のところで、チップ５０の表面７０に設置するこ
とができる。図１０の場合には、パッケージは、プリン
ト基板１００上に倒置された状態で配置されている。
【００２８】フィルム・キャリヤを使用することによ
り、従来の実績のある高品質ダイ法を使用しないで、パ
ッケージ・プロセス中に、チップ・パッケージを試験す
ることができる。それ故、コストを低減することができ
る。
り、従来の実績のある高品質ダイ法を使用しないで、パ
ッケージ・プロセス中に、チップ・パッケージを試験す
ることができる。それ故、コストを低減することができ
る。
【００２９】
【発明の効果】要するに、本発明は、少なくとも下記の
利点を含む。
利点を含む。
【００３０】１）マルチチップ用チップ・スケール・パ
ッケージを使用することにより、厚さが薄くなり、表面
積が小さくなる。パッケージのサイズは、チップの大き
さより少し大きい。
ッケージを使用することにより、厚さが薄くなり、表面
積が小さくなる。パッケージのサイズは、チップの大き
さより少し大きい。
【００３１】２）信号送信のために、フィルム・キャリ
ヤの導電性ワイヤが、直接電気的にチップに接続してい
る。そのため、チップとプリント基板との間の信号送信
経路が短くなり、チップの性能が向上する。
ヤの導電性ワイヤが、直接電気的にチップに接続してい
る。そのため、チップとプリント基板との間の信号送信
経路が短くなり、チップの性能が向上する。
【００３２】３）本発明は、裸のチップ・パッケージを
採用している。そのため、熱放散性能が改善される。熱
は、プリント基板上のプリント回路、金属プレート、ま
たは追加の熱放散装置により放散される。
採用している。そのため、熱放散性能が改善される。熱
は、プリント基板上のプリント回路、金属プレート、ま
たは追加の熱放散装置により放散される。
【００３３】４）パッケージの試験を、実績のある高品
質ダイ法を使用しないで、パッケージ作業中に、チップ
に対して行うことができる。
質ダイ法を使用しないで、パッケージ作業中に、チップ
に対して行うことができる。
【００３４】５）設置用孔部の形成により、チップとフ
ィルム・キャリヤとの間に充填された絶縁材の固定状態
が改善され、その結果、チップをより安定した状態で、
フィルム・キャリヤ上に配置することができる。
ィルム・キャリヤとの間に充填された絶縁材の固定状態
が改善され、その結果、チップをより安定した状態で、
フィルム・キャリヤ上に配置することができる。
【００３５】本明細書に開示した本発明の仕様および実
行を読めば、当業者なら他の実行方法を思いつくことが
できるだろう。上記仕様および実施形態は、単に例示と
してのものであって、本発明の真の範囲および精神は、
特許請求の範囲に記載してある。
行を読めば、当業者なら他の実行方法を思いつくことが
できるだろう。上記仕様および実施形態は、単に例示と
してのものであって、本発明の真の範囲および精神は、
特許請求の範囲に記載してある。
【図１】従来のマルチチップ・モジュール・パッケージ
である。
である。
【図２】従来の対面マルチチップ・モジュール・パッケ
ージの断面図である。
ージの断面図である。
【図３】本発明の好適な実施形態のマルチチップ用チッ
プ・スケール・パッケージの断面図である。
プ・スケール・パッケージの断面図である。
【図４】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図５】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図６】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図７】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図８】本発明の好適な実施形態の設置用孔部を含むフ
ィルム・キャリヤの断面図である。
ィルム・キャリヤの断面図である。
【図９】プリント基板への本発明のマルチチップ用チッ
プ・スケール・パッケージの適用の断面図である。
プ・スケール・パッケージの適用の断面図である。
【図１０】プリント基板への本発明のマルチチップ用チ
ップ・スケール・パッケージの適
ップ・スケール・パッケージの適
５０，５２ チップ ５４ 絶縁フィルム ５６ 導電性ワイヤ ５８ フィルム・キャリヤ ６４，６６ 突起 ６８ 絶縁材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 正 ▲徳▼ 台湾台北縣三重市中央北路42號 Ｆターム(参考） 5F044 MM13 RR04 RR10 RR18 5F083 AD00 BS00 ER22 ZA12 ZA23 ZA25
Claims (19)
- 【請求項１】 マルチチップ用チップ・スケール・パッ
ケージであって、 フィルム・キャリヤと、 前記フィルム・キャリヤに接続している第１の突起を持
ち、前記フィルム・キャリヤの第１の面上に配置されて
いる第１のチップと、 前記第１の面に対向する前記フィルム・キャリヤの第２
の面上に配置されていて、前記フィルム・キャリヤに接
続している第２の突起を持つ第２のチップと、 前記フィルム・キャリヤの第１および第２の面の両方の
上の前記第１および第２のチップの間に充填されている
絶縁材とを備え、 前記フィルム・キャリヤが、さらに、 絶縁フィルムと、 前記絶縁フィルム上に配置されている複数の導電性ワイ
ヤとを備えることを特徴とするパッケージ。 - 【請求項２】 請求項１に記載のパッケージにおいて、
前記第１のチップが、前記第２のチップのサイズより小
さいことを特徴とするパッケージ。 - 【請求項３】 請求項１に記載のパッケージにおいて、
前記フィルム・キャリヤが、さらに、前記絶縁材で充填
された少なくとも一つの設置孔部を備えることを特徴と
するパッケージ。 - 【請求項４】 請求項１に記載のパッケージにおいて、
フィルム・キャリヤが、さらに、前記導電性ワイヤをさ
らに支持するために、前記絶縁フィルムにより囲まれて
いる自由余裕リングを備えることを特徴とするパッケー
ジ。 - 【請求項５】 請求項１に記載のパッケージにおいて、
前記フィルム・キャリヤが、さらに、前記絶縁フィルム
により囲まれ、それに接続しているコーナ支持リングを
備えることを特徴とするパッケージ。 - 【請求項６】 請求項５に記載のパッケージにおいて、
前記コーナ支持リングが、前記絶縁フィルムに接続して
いる複数の隅を持つことを特徴とするパッケージ。 - 【請求項７】 請求項６に記載のパッケージにおいて、
前記隅が少なくとも一つの設置用孔部を持つことを特徴
とするパッケージ。 - 【請求項８】 請求項１に記載のパッケージにおいて、
前記第１および第２のチップが、それぞれ、一つの裸の
面と、前記絶縁材により密封されたもう一方の面を持つ
ことを特徴とするパッケージ。 - 【請求項９】 上に配置された一つのパッケージを持つ
プリント基板であって、 基板と、 前記基板上の複数のプリント回路とを備え、 前記パッケージが、 フィルム・キャリヤと、 前記フィルム・キャリヤに接続している第１の突起を持
ち、前記フィルム・キャリヤの第１の面上に配置された
第１のチップと、 前記第１の面に対向している前記フィルム・キャリヤの
第２の面上に配置され、前記フィルム・キャリヤに接続
している第２の突起を持つ第２のチップと、 前記フィルム・キャリヤの第１および第２の面の両方の
上の前記第１および第２のチップの間に充填された絶縁
材とを備え、 前記フィルム・キャリヤが、さらに、 絶縁フィルムと、 前記絶縁フィルム上に配置された複数の導電性ワイヤと
を備え、 前記第１および第２のチップの一方が、前記基板に接続
していることを特徴とするプリント基板。 - 【請求項１０】 請求項９に記載のプリント基板におい
て、前記第１および第２のチップの一方が、前記基板上
の前記プリント回路の少なくとも一つに接続している後
面を持ち、前記第１および第２のチップの他方が、裸の
後面を持つことを特徴とするプリント基板。 - 【請求項１１】 請求項９に記載のプリント基板におい
て、熱放散装置が前記の裸の後面上に設置されているこ
とを特徴とするプリント基板。 - 【請求項１２】 請求項１１に記載のプリント基板にお
いて、前記熱放散装置が、ヒート・スプレッダを備える
ことを特徴とするプリント基板。 - 【請求項１３】 請求項１１に記載のプリント基板にお
いて、前記熱放散装置が、ヒート・シンクを備えること
を特徴とするプリント基板。 - 【請求項１４】 請求項９に記載のプリント基板におい
て、前記絶縁フィルムが、さらに、前記絶縁材により充
填された、少なくとも一つの設置孔部を備えることを特
徴とするプリント基板。 - 【請求項１５】 請求項９に記載のプリント基板におい
て、前記基板が、多段プリント基板を備えることを特徴
とするプリント基板。 - 【請求項１６】 請求項９に記載のプリント基板におい
て、フィルム・キャリヤが、前記導電性ワイヤを、さら
に、支持するために、さらに、前記絶縁フィルムにより
囲まれた自由余裕リングを備えることを特徴とするプリ
ント基板。 - 【請求項１７】 請求項９に記載のプリント基板におい
て、前記パッケージの前記フィルム・キャリヤが、さら
に、前記絶縁フィルムにより囲まれ、それに接続してい
るコーナ支持リングを備えることを特徴とするプリント
基板。 - 【請求項１８】 請求項１７に記載のプリント基板にお
いて、前記コーナ支持リングが、前記絶縁フィルムに接
続している複数の隅を持つことを特徴とするプリント基
板。 - 【請求項１９】 請求項１８に記載のプリント基板にお
いて、前記各隅が、少なくとも一つの設置用孔部を備え
ることを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022262A JP2000223654A (ja) | 1999-01-29 | 1999-01-29 | マルチチップ用チップ・スケール・パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11022262A JP2000223654A (ja) | 1999-01-29 | 1999-01-29 | マルチチップ用チップ・スケール・パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223654A true JP2000223654A (ja) | 2000-08-11 |
Family
ID=12077867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11022262A Pending JP2000223654A (ja) | 1999-01-29 | 1999-01-29 | マルチチップ用チップ・スケール・パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000223654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133117B1 (ko) * | 2004-06-18 | 2012-04-06 | 삼성테크윈 주식회사 | 전자회로 모듈 패키지 |
-
1999
- 1999-01-29 JP JP11022262A patent/JP2000223654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133117B1 (ko) * | 2004-06-18 | 2012-04-06 | 삼성테크윈 주식회사 | 전자회로 모듈 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3560488B2 (ja) | マルチチップ用チップ・スケール・パッケージ | |
| US6236109B1 (en) | Multi-chip chip scale package | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| US6531338B2 (en) | Method of manufacturing a semiconductor structure having stacked semiconductor devices | |
| JP3110922B2 (ja) | マルチチップ・モジュール | |
| US6760224B2 (en) | Heat sink with alignment and retaining features | |
| TW415056B (en) | Multi-chip packaging structure | |
| US7279786B2 (en) | Nested integrated circuit package on package system | |
| US7514776B2 (en) | Semiconductor/printed circuit board assembly, and computer system | |
| US7915077B2 (en) | Methods of making metal core foldover package structures | |
| KR100312236B1 (ko) | 전자회로를패키징하는방법및그조립체 | |
| US5895230A (en) | Integrated circuit chip package having configurable contacts and method for making the same | |
| KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
| US20060194373A1 (en) | Methods for assembling semiconductor devices and interposers | |
| US20040173889A1 (en) | Multiple die package | |
| JP2000269408A (ja) | 半導体装置及びその製造方法 | |
| KR20050077866A (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| US6294838B1 (en) | Multi-chip stacked package | |
| KR100236016B1 (ko) | 적층형 반도체 패키지 및 그의 어셈블리 방법 | |
| JP4919689B2 (ja) | モジュール基板 | |
| US6417576B1 (en) | Method and apparatus for attaching multiple metal components to integrated circuit modules | |
| KR20000052097A (ko) | 멀티-칩 칩 스케일 집적회로 패키지 | |
| JP2000223654A (ja) | マルチチップ用チップ・スケール・パッケージ | |
| KR20000052093A (ko) | 멀티-칩 칩 스케일 패키지 | |
| KR20000052094A (ko) | 멀티-칩 칩 스케일 패키지 |