JP2000223654A - マルチチップ用チップ・スケール・パッケージ - Google Patents
マルチチップ用チップ・スケール・パッケージInfo
- Publication number
- JP2000223654A JP2000223654A JP11022262A JP2226299A JP2000223654A JP 2000223654 A JP2000223654 A JP 2000223654A JP 11022262 A JP11022262 A JP 11022262A JP 2226299 A JP2226299 A JP 2226299A JP 2000223654 A JP2000223654 A JP 2000223654A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- printed circuit
- film carrier
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 厚さが薄く、表面積の小さなマルチチップ用
チップ・スケール・パッケージを提供すること。 【解決手段】 マルチチップ用チップ・スケール・パッ
ケージ。一つのフィルム・キャリヤを使用する。異なる
サイズの二つのチップを同じフィルム・キャリヤ上に配
置することができる。対向するフィルム・キャリヤの各
面上に、各チップを配置するために、フリップ・チップ
技術を使用する。フィルム・キャリヤに電気的に接続す
るために、各チップ上に一つの突起が形成される。各チ
ップの一つの面を露出しておくために、チップの間に絶
縁材が充填される。フィルム・キャリヤの導電性ワイヤ
が、他のキャリヤを通らないで、直接チップに接続され
る。
チップ・スケール・パッケージを提供すること。 【解決手段】 マルチチップ用チップ・スケール・パッ
ケージ。一つのフィルム・キャリヤを使用する。異なる
サイズの二つのチップを同じフィルム・キャリヤ上に配
置することができる。対向するフィルム・キャリヤの各
面上に、各チップを配置するために、フリップ・チップ
技術を使用する。フィルム・キャリヤに電気的に接続す
るために、各チップ上に一つの突起が形成される。各チ
ップの一つの面を露出しておくために、チップの間に絶
縁材が充填される。フィルム・キャリヤの導電性ワイヤ
が、他のキャリヤを通らないで、直接チップに接続され
る。
Description
【0001】
【発明の属する技術分野】本発明は、半導体パッケージ
構造体に関し、特にマルチチップ用チップ・スケール・
パッケージ(CSP)に関する。
構造体に関し、特にマルチチップ用チップ・スケール・
パッケージ(CSP)に関する。
【0002】
【従来の技術】半導体製造技術がますます進歩するに連
れて、半導体装置の要件を満たすために関連技術をさら
に進歩させる必要がある。半導体装置の製造プロセス
は、通常、三つの段階を含む。第一の段階においては、
半導体基板を形成するために、エピタキシ技術が使用さ
れる。金属酸化膜半導体(MOS)のような半導体装置
および多層相互接続部は、第二段階において前記基板上
に形成される。第三の段階は、パッケージ・プロセスで
ある。薄く、軽量で、小型に、すなわち、半導体装置の
集積度をより高めて、装置または電子製品を作るのが現
在の傾向の主流である。パッケージについては、集積度
を高めるために、チップ・スケール・パッケージ、マル
チチップ・モジュール(MCM)のような多くの技術が
開発されてきた。ライン幅0.18ミクロンの製造技術
の開発は、非常な関心を集め、パッケージ容積をさらに
小さくするために、非常に熱心な研究が行われてきた。
非常に重要なパッケージ技術の一つは、一つ以上のチッ
プを単一のパッケージ内に配置する技術である。マルチ
チップ・パッケージの場合には、製造コストおよびパッ
ケージ容積を低減するために、プロセッサ、ダイナミッ
クRAM(DRAM)およびフラッシュ・メモリを含む
メモリ、および論理回路のチップを一緒に、単一のパッ
ケージ内に収容することができる。さらに、効率を向上
させるために、信号送信経路が短縮される。マルチチッ
プICパッケージ技術は、また、可変機能および動作周
波数を持った、例えば、下記のマルチチップ・システム
にも適用することができる。
れて、半導体装置の要件を満たすために関連技術をさら
に進歩させる必要がある。半導体装置の製造プロセス
は、通常、三つの段階を含む。第一の段階においては、
半導体基板を形成するために、エピタキシ技術が使用さ
れる。金属酸化膜半導体(MOS)のような半導体装置
および多層相互接続部は、第二段階において前記基板上
に形成される。第三の段階は、パッケージ・プロセスで
ある。薄く、軽量で、小型に、すなわち、半導体装置の
集積度をより高めて、装置または電子製品を作るのが現
在の傾向の主流である。パッケージについては、集積度
を高めるために、チップ・スケール・パッケージ、マル
チチップ・モジュール(MCM)のような多くの技術が
開発されてきた。ライン幅0.18ミクロンの製造技術
の開発は、非常な関心を集め、パッケージ容積をさらに
小さくするために、非常に熱心な研究が行われてきた。
非常に重要なパッケージ技術の一つは、一つ以上のチッ
プを単一のパッケージ内に配置する技術である。マルチ
チップ・パッケージの場合には、製造コストおよびパッ
ケージ容積を低減するために、プロセッサ、ダイナミッ
クRAM(DRAM)およびフラッシュ・メモリを含む
メモリ、および論理回路のチップを一緒に、単一のパッ
ケージ内に収容することができる。さらに、効率を向上
させるために、信号送信経路が短縮される。マルチチッ
プICパッケージ技術は、また、可変機能および動作周
波数を持った、例えば、下記のマルチチップ・システム
にも適用することができる。
【0003】1.メモリ・チップ、マイクロプロセッ
サ、抵抗、コンデンサおよびインダクタを備えるシステ
ム。
サ、抵抗、コンデンサおよびインダクタを備えるシステ
ム。
【0004】2.メモリ・チップ(DRAM)、論理回
路チップ、およびメモリ・チップ(フラッシュ・メモ
リ)を備えるシステム。
路チップ、およびメモリ・チップ(フラッシュ・メモ
リ)を備えるシステム。
【0005】3.アナログ・チップ、論理回路チップ、
(DRAM、SRAM、フラッシュ・メモリを含む)メ
モリ・チップ、抵抗、コンデンサおよびインダクタを備
えるシステム。
(DRAM、SRAM、フラッシュ・メモリを含む)メ
モリ・チップ、抵抗、コンデンサおよびインダクタを備
えるシステム。
【0006】図1は、従来のマルチチップ・モジュール
である。多層プリント基板(PCB)は、通常、マルチ
チップ・モジュールのキャリヤの基板として使用され
る。一つ以上のチップ12が、絶縁接着剤14により基
板10上に接着される。チップ上のボンディング・パッ
ドは、導電性ワイヤ16により、基板上のターミナルに
電気的に接続している。ワイヤ・ボンディングの他に、
フリップ・チップまたは突起(バンプ)を使用するコン
トロール・コラプス・チップ接続(C4)により、チッ
プ12と基板10との間を接続することができる。チッ
プ12を密封するために樹脂18を使用することがで
き、プリント基板上のターミナルに接続するために、半
田のボール20を使用するボール・グリッド・アレー
(BGA)により、全パッケージとプリント基板との間
を電気接続することができる。
である。多層プリント基板(PCB)は、通常、マルチ
チップ・モジュールのキャリヤの基板として使用され
る。一つ以上のチップ12が、絶縁接着剤14により基
板10上に接着される。チップ上のボンディング・パッ
ドは、導電性ワイヤ16により、基板上のターミナルに
電気的に接続している。ワイヤ・ボンディングの他に、
フリップ・チップまたは突起(バンプ)を使用するコン
トロール・コラプス・チップ接続(C4)により、チッ
プ12と基板10との間を接続することができる。チッ
プ12を密封するために樹脂18を使用することがで
き、プリント基板上のターミナルに接続するために、半
田のボール20を使用するボール・グリッド・アレー
(BGA)により、全パッケージとプリント基板との間
を電気接続することができる。
【0007】
【発明が解決しようとする課題】この従来のマルチチッ
プ・モジュールの欠点としては、広い面積が占有される
という事実をあげることができる。何故なら、複数のチ
ップが表面の同じ側上に設置されるからである。それ
故、パッケージの容積は大きくなり、チップ間の信号経
路は長くなる。さらに、チップとキャリヤとの間を接続
するために、フリップ・チップ技術を使用することによ
り、パッケージの容積を小さくすることができても、試
験を行う場合には、実績のある高品質ダイ(KGD)法
を使用しなければならない。
プ・モジュールの欠点としては、広い面積が占有される
という事実をあげることができる。何故なら、複数のチ
ップが表面の同じ側上に設置されるからである。それ
故、パッケージの容積は大きくなり、チップ間の信号経
路は長くなる。さらに、チップとキャリヤとの間を接続
するために、フリップ・チップ技術を使用することによ
り、パッケージの容積を小さくすることができても、試
験を行う場合には、実績のある高品質ダイ(KGD)法
を使用しなければならない。
【0008】米国特許第5,331,235号は、パッ
ケージの容積をさらに小さくするための対面マルチチッ
プ・パッケージを開示している。図2の場合、このマル
チチップ・パッケージは、テープ自動化ボンディング
(TAB)により、向き合った状態に配置されている二
つのチップ30および32を備える。内部リード・ボン
ディング(ILB)の場合には、二つのチップ30、3
2は、フィルム・キャリヤ38に電気的に接続するため
の突起34、36を持つ。外部リード・ボンディング
(OLB)の場合には、チップ30、32は、リード・
フレーム40に接続している。半田ボール42は、二つ
のチップ30、32の間に形成される。チップ30、3
2、フィルム・キャリヤ38、およびリード・フレーム
40は、樹脂44により成形される。このマルチチップ
・パッケージは、テープ自動化ボンディング技術を使用
する。チップとプリント基板との間の電気接続は、リー
ド・フレームまたは他のキャリヤを設置することにより
行われる。信号送信経路は長くなる。さらに、パッケー
ジの成形材(樹脂)を使用するために、厚さも表面積も
大きくなる。適用範囲が狭くなり、熱の放散は効率的に
行われない。さらに、この種のパッケージは、高周波製
品には使用することができない。
ケージの容積をさらに小さくするための対面マルチチッ
プ・パッケージを開示している。図2の場合、このマル
チチップ・パッケージは、テープ自動化ボンディング
(TAB)により、向き合った状態に配置されている二
つのチップ30および32を備える。内部リード・ボン
ディング(ILB)の場合には、二つのチップ30、3
2は、フィルム・キャリヤ38に電気的に接続するため
の突起34、36を持つ。外部リード・ボンディング
(OLB)の場合には、チップ30、32は、リード・
フレーム40に接続している。半田ボール42は、二つ
のチップ30、32の間に形成される。チップ30、3
2、フィルム・キャリヤ38、およびリード・フレーム
40は、樹脂44により成形される。このマルチチップ
・パッケージは、テープ自動化ボンディング技術を使用
する。チップとプリント基板との間の電気接続は、リー
ド・フレームまたは他のキャリヤを設置することにより
行われる。信号送信経路は長くなる。さらに、パッケー
ジの成形材(樹脂)を使用するために、厚さも表面積も
大きくなる。適用範囲が狭くなり、熱の放散は効率的に
行われない。さらに、この種のパッケージは、高周波製
品には使用することができない。
【0009】本発明は、厚さが薄く、表面積の小さなマ
ルチチップ用チップ・スケール・パッケージを提供す
る。表面積は、その内部にパッケージされている最も大
きなチップとほぼ同じか、すこし大きい。
ルチチップ用チップ・スケール・パッケージを提供す
る。表面積は、その内部にパッケージされている最も大
きなチップとほぼ同じか、すこし大きい。
【0010】マルチチップ用チップ・スケール・パッケ
ージの信号送信経路は、チップの性能を向上させるため
に短くなっている。
ージの信号送信経路は、チップの性能を向上させるため
に短くなっている。
【0011】マルチチップ用チップ・スケール・パッケ
ージは、熱の放散性能が高い。熱の放散は、プリント基
板上の金属プレートまたはプリント回路により行われ
る。別の方法としては、別に熱放散装置を設けることが
できる。
ージは、熱の放散性能が高い。熱の放散は、プリント基
板上の金属プレートまたはプリント回路により行われ
る。別の方法としては、別に熱放散装置を設けることが
できる。
【0012】さらに、チップ・パッケージの試験は、実
績のある高品質ダイ法を使用しないで、パッケージ・プ
ロセス中に行うことができる。
績のある高品質ダイ法を使用しないで、パッケージ・プ
ロセス中に行うことができる。
【0013】
【課題を解決するための手段】上記目的および利点を達
成するために、マルチチップ用チップ・スケール・パッ
ケージが使用される。異なるサイズの二つのチップを収
容するために、フィルム・キャリヤが使用される。フリ
ップ・チップ技術を使用する場合、二つのチップは、フ
ィルム・キャリヤの二つの面上に向き合う形で配置され
る。チップは、フィルム・キャリヤに接続している一つ
の突起を持つ。チップの間には絶縁材が満たされ、一
方、各チップのもう一つの面は露出している。従って、
パッケージの厚さは薄くなり、熱放散性能は向上する。
さらに、外部信号を直接送るために、フィルム・キャリ
ヤ上に導電性ワイヤが形成される。信号送信経路は、追
加のキャリヤを貫通することにより短くなる。
成するために、マルチチップ用チップ・スケール・パッ
ケージが使用される。異なるサイズの二つのチップを収
容するために、フィルム・キャリヤが使用される。フリ
ップ・チップ技術を使用する場合、二つのチップは、フ
ィルム・キャリヤの二つの面上に向き合う形で配置され
る。チップは、フィルム・キャリヤに接続している一つ
の突起を持つ。チップの間には絶縁材が満たされ、一
方、各チップのもう一つの面は露出している。従って、
パッケージの厚さは薄くなり、熱放散性能は向上する。
さらに、外部信号を直接送るために、フィルム・キャリ
ヤ上に導電性ワイヤが形成される。信号送信経路は、追
加のキャリヤを貫通することにより短くなる。
【0014】プリント基板上にマルチチップ用チップ・
スケール・パッケージを配置する場合、熱放散を有利に
行うために、チップの一つの面をプリント基板上のプリ
ント回路または金属プレートに、直接接続することがで
きる。追加の熱放散装置を他方のチップの表面上のプリ
ント基板の遠い方の端部に設置することができる。それ
故、熱放散効果はさらに向上する。さらに、絶縁フィル
ム上に、少なくとも一つの設置用孔部が形成され、絶縁
材により満たされる。その結果、チップをフィルム・キ
ャリヤにしっかりと接続することができる。それ故、パ
ッケージ品質が改善され、信頼性が向上する。
スケール・パッケージを配置する場合、熱放散を有利に
行うために、チップの一つの面をプリント基板上のプリ
ント回路または金属プレートに、直接接続することがで
きる。追加の熱放散装置を他方のチップの表面上のプリ
ント基板の遠い方の端部に設置することができる。それ
故、熱放散効果はさらに向上する。さらに、絶縁フィル
ム上に、少なくとも一つの設置用孔部が形成され、絶縁
材により満たされる。その結果、チップをフィルム・キ
ャリヤにしっかりと接続することができる。それ故、パ
ッケージ品質が改善され、信頼性が向上する。
【0015】前記の簡単な説明および以下の詳細な説明
は、例示および説明のためのものであって、特許請求の
範囲に記載するように本発明を制限するものではない。
は、例示および説明のためのものであって、特許請求の
範囲に記載するように本発明を制限するものではない。
【0016】
【発明の実施の形態】パッケージ・プロセス中のいくつ
かの段階は、通常、下記のステップを含む。
かの段階は、通常、下記のステップを含む。
【0017】1)キャリヤの選択:例えば、リード・フ
レーム、フィルム・キャリヤまたはプリント基板のよう
な要件に従って、いくつかのタイプのチップを選択しな
ければならない。フィルム・キャリヤは、通常、テープ
自動化ボンディング(TAB)技術のために使用され
る。
レーム、フィルム・キャリヤまたはプリント基板のよう
な要件に従って、いくつかのタイプのチップを選択しな
ければならない。フィルム・キャリヤは、通常、テープ
自動化ボンディング(TAB)技術のために使用され
る。
【0018】2)チップとキャリヤ間の電気接続:現
在、ワイヤ・ボンディング、フィルム自動化ボンディン
グ、およびフリップ・チップまたはコントロール・コラ
プス・チップ接続(C4)が開発され、広く使用されて
いる。
在、ワイヤ・ボンディング、フィルム自動化ボンディン
グ、およびフリップ・チップまたはコントロール・コラ
プス・チップ接続(C4)が開発され、広く使用されて
いる。
【0019】3)パッケージおよび装置の密封:チップ
上の装置およびチップとキャリヤ間の接続を保護するた
めに、樹脂、セラミックまたは他のパッケージ材によ
り、チップおよびキャリヤを覆い、密封する。
上の装置およびチップとキャリヤ間の接続を保護するた
めに、樹脂、セラミックまたは他のパッケージ材によ
り、チップおよびキャリヤを覆い、密封する。
【0020】図3は、マルチチップ用チップ・スケール
・パッケージの断面図である。本発明の場合、異なるサ
イズの二つのチップ50および52が、チップ50とチ
ップ52のより大きい方のチップとほぼ同じサイズの一
つのパッケージ内に収容される。例えば、チップ50
は、図3に示すチップ52の表面積より広い表面積を持
つ。チップは、DRAM、ROM、論理回路またはアナ
ログ回路、または他の装置を含むことができる。キャリ
ヤの選択に関しては、この実施形態の場合、フィルム・
キャリヤ58が選択される。この図に示すように、フィ
ルム・キャリヤ58は、絶縁フィルム54とこの絶縁フ
ィルム54上の導電性ワイヤ56を備える。フィルム・
キャリヤ58の導電性ワイヤ56は、他の種類のキャリ
ヤ内で使用される導電性ワイヤより厚さが薄く、また幅
も狭い。この種のパッケージは、高周波装置で使用する
ことができる。
・パッケージの断面図である。本発明の場合、異なるサ
イズの二つのチップ50および52が、チップ50とチ
ップ52のより大きい方のチップとほぼ同じサイズの一
つのパッケージ内に収容される。例えば、チップ50
は、図3に示すチップ52の表面積より広い表面積を持
つ。チップは、DRAM、ROM、論理回路またはアナ
ログ回路、または他の装置を含むことができる。キャリ
ヤの選択に関しては、この実施形態の場合、フィルム・
キャリヤ58が選択される。この図に示すように、フィ
ルム・キャリヤ58は、絶縁フィルム54とこの絶縁フ
ィルム54上の導電性ワイヤ56を備える。フィルム・
キャリヤ58の導電性ワイヤ56は、他の種類のキャリ
ヤ内で使用される導電性ワイヤより厚さが薄く、また幅
も狭い。この種のパッケージは、高周波装置で使用する
ことができる。
【0021】チップ50、52と、フィルム・キャリヤ
58との間の電気接続を行うために、フリップ・チップ
(またはC4)技術を使用することができる。フリップ
・チップ技術により、パッケージの厚さを薄くし、信号
送信経路を短くすることができる。チップ50および5
2は、その表面60および62上に、それぞれ、いくつ
かの装置を備えることができる。ボンディング・パッド
(図示せず)は、表面60および62上に形成すること
ができ、一方、突起(バンプ)64および66がボンデ
ィング・パッド上に形成される。チップ50および52
は、フィルム・キャリヤ58の対向面上に、表面60お
よび62が向き合った形で配置される。突起64および
66により、チップ50および52は電気的に接続され
る。好適には、より小さいサイズのチップ、すなわち、
チップ52をフィルム・キャリヤ58の絶縁フィルム5
4と同じ面に設置するのが好ましい。そのため、パッケ
ージをもっと薄くすることができる。さらに、チップ5
2の突起66は、好適には、その横断面から見た場合、
絶縁フィルム54により包囲されている、導電性ワイヤ
56の内端部で、導電性ワイヤ56に接続することが好
ましい。一方、チップ50の突起64は、好適には、そ
のもう一方の面上の絶縁フィルム54に対応する位置
で、導電性ワイヤ56に接続することが好ましい。この
ようにして、接合応力に起因する変形または変位によ
る、突起64、66および導電性ワイヤ56との間の整
合のズレが防止される。
58との間の電気接続を行うために、フリップ・チップ
(またはC4)技術を使用することができる。フリップ
・チップ技術により、パッケージの厚さを薄くし、信号
送信経路を短くすることができる。チップ50および5
2は、その表面60および62上に、それぞれ、いくつ
かの装置を備えることができる。ボンディング・パッド
(図示せず)は、表面60および62上に形成すること
ができ、一方、突起(バンプ)64および66がボンデ
ィング・パッド上に形成される。チップ50および52
は、フィルム・キャリヤ58の対向面上に、表面60お
よび62が向き合った形で配置される。突起64および
66により、チップ50および52は電気的に接続され
る。好適には、より小さいサイズのチップ、すなわち、
チップ52をフィルム・キャリヤ58の絶縁フィルム5
4と同じ面に設置するのが好ましい。そのため、パッケ
ージをもっと薄くすることができる。さらに、チップ5
2の突起66は、好適には、その横断面から見た場合、
絶縁フィルム54により包囲されている、導電性ワイヤ
56の内端部で、導電性ワイヤ56に接続することが好
ましい。一方、チップ50の突起64は、好適には、そ
のもう一方の面上の絶縁フィルム54に対応する位置
で、導電性ワイヤ56に接続することが好ましい。この
ようにして、接合応力に起因する変形または変位によ
る、突起64、66および導電性ワイヤ56との間の整
合のズレが防止される。
【0022】パッケージおよび装置の密封については、
エポキシのような絶縁材68が、チップ50および52
の間に充填される。絶縁材68は、チップ50および5
2の表面60および62上の装置を保護するためだけ
に、チップ50および52の間に充填されることに留意
されたい。一方、チップ50および52のもう一方の面
70および72は、パッケージの寸法を小さくし、熱放
散経路を形成するために露出される。
エポキシのような絶縁材68が、チップ50および52
の間に充填される。絶縁材68は、チップ50および5
2の表面60および62上の装置を保護するためだけ
に、チップ50および52の間に充填されることに留意
されたい。一方、チップ50および52のもう一方の面
70および72は、パッケージの寸法を小さくし、熱放
散経路を形成するために露出される。
【0023】フィルム・キャリヤ58の導電性ワイヤ5
6は、追加のキャリヤを使用しないで、外部に信号を送
信するために使用され、そのため、信号送信経路は短く
なる。この図に示すように、導電性ワイヤ56は、その
後曲げられ、特定の要件に従って湾曲または成形され
る。導電性ワイヤ56の形成プロセス、および導電性ワ
イヤ56とプリント基板との間の以降の表面実装技術
(SMT)は、従来技術であるので、ここでの説明は省
略する。
6は、追加のキャリヤを使用しないで、外部に信号を送
信するために使用され、そのため、信号送信経路は短く
なる。この図に示すように、導電性ワイヤ56は、その
後曲げられ、特定の要件に従って湾曲または成形され
る。導電性ワイヤ56の形成プロセス、および導電性ワ
イヤ56とプリント基板との間の以降の表面実装技術
(SMT)は、従来技術であるので、ここでの説明は省
略する。
【0024】図4ないし図7は、フィルム・キャリヤの
いくつかの例の平面図である。ここで、フィルム・キャ
リヤについてさらに説明する。図4の場合には、フィル
ム・キャリヤ58は、絶縁フィルム54および絶縁フィ
ルム54上に配置されている、例えば、銅のワイヤのよ
うな、導電性ワイヤ56を備える。通常、導電性ワイヤ
56は、ストリップの形をしていて、パッケージされる
前は柔軟性を持つ。自動生産の場合には、絶縁フィルム
54は、フィルム・キャリヤ58の移動を容易にするた
めに、その二つの端部のところに引き込み孔部80を持
つ。図4は、長いリード・カンチレバー・ワイヤを持つ
フィルム・キャリヤである。導電性ワイヤ56の外端部
だけが、絶縁フィルム54に接触している。
いくつかの例の平面図である。ここで、フィルム・キャ
リヤについてさらに説明する。図4の場合には、フィル
ム・キャリヤ58は、絶縁フィルム54および絶縁フィ
ルム54上に配置されている、例えば、銅のワイヤのよ
うな、導電性ワイヤ56を備える。通常、導電性ワイヤ
56は、ストリップの形をしていて、パッケージされる
前は柔軟性を持つ。自動生産の場合には、絶縁フィルム
54は、フィルム・キャリヤ58の移動を容易にするた
めに、その二つの端部のところに引き込み孔部80を持
つ。図4は、長いリード・カンチレバー・ワイヤを持つ
フィルム・キャリヤである。導電性ワイヤ56の外端部
だけが、絶縁フィルム54に接触している。
【0025】図5の場合には、フィルム・キャリヤ58
は、絶縁フィルム54の内側に、自由余裕リング82を
持ち、導電性ワイヤ56の内端部に接続している。それ
故、導電性ワイヤ56の内端部は、自由余裕リング82
に従って設置することができる。図6は、絶縁フィルム
54の内部にコーナ支持リング84を持つフィルム・キ
ャリヤ58である。コーナ支持リング84は、絶縁フィ
ルム54に接続している隅を持つ。それ故、コーナ支持
リング84の助けを借りて、導電性ワイヤ56を絶縁フ
ィルム54上にしっかりと配置することができる。図5
の自由余裕リング82、および図6のコーナ支持リング
84の両方の材料は、絶縁材、好適には、絶縁フィルム
の材料から選ぶことができる。さらに、自由余裕リング
82およびコーナ支持リング84の両方を導電性ワイヤ
56の上にテープで固定することもできるし、絶縁フィ
ルム54と一体に形成することもできる。
は、絶縁フィルム54の内側に、自由余裕リング82を
持ち、導電性ワイヤ56の内端部に接続している。それ
故、導電性ワイヤ56の内端部は、自由余裕リング82
に従って設置することができる。図6は、絶縁フィルム
54の内部にコーナ支持リング84を持つフィルム・キ
ャリヤ58である。コーナ支持リング84は、絶縁フィ
ルム54に接続している隅を持つ。それ故、コーナ支持
リング84の助けを借りて、導電性ワイヤ56を絶縁フ
ィルム54上にしっかりと配置することができる。図5
の自由余裕リング82、および図6のコーナ支持リング
84の両方の材料は、絶縁材、好適には、絶縁フィルム
の材料から選ぶことができる。さらに、自由余裕リング
82およびコーナ支持リング84の両方を導電性ワイヤ
56の上にテープで固定することもできるし、絶縁フィ
ルム54と一体に形成することもできる。
【0026】図3のチップ50および52の間に充填さ
れた絶縁材68の取り付けを改善するために、本発明
は、図7に示すような改良型フィルム・キャリヤを開示
している。フィルム・キャリヤ58は、図6類似のコー
ナ支持リング84を備える。コーナ支持リング84の隅
の上には、例えば、十字形、円形、または他の幾何学的
形状の設置用孔部86が形成される。図8の場合には、
チップ50および52の間の点線の枠88内で示す範囲
が、絶縁材68により充填され、設置孔部86も、絶縁
材68により充填される。従って、絶縁材68の固定状
態が改善され、チップ50、52とフィルム・キャリヤ
58との間の固定状態が改善される。
れた絶縁材68の取り付けを改善するために、本発明
は、図7に示すような改良型フィルム・キャリヤを開示
している。フィルム・キャリヤ58は、図6類似のコー
ナ支持リング84を備える。コーナ支持リング84の隅
の上には、例えば、十字形、円形、または他の幾何学的
形状の設置用孔部86が形成される。図8の場合には、
チップ50および52の間の点線の枠88内で示す範囲
が、絶縁材68により充填され、設置孔部86も、絶縁
材68により充填される。従って、絶縁材68の固定状
態が改善され、チップ50、52とフィルム・キャリヤ
58との間の固定状態が改善される。
【0027】図9および図10は、プリント基板上のマ
ルチチップ用チップ・スケール・パッケージの設置状態
を示す。プリント基板100は、通常、基板102とプ
リント回路104および106を備える。基板102
は、例えば、積層により形成された多段プリント基板で
ある。プリント回路の材料は、例えば、銅フォイルを含
む。本発明の場合には、プリント基板100は、フィル
ム・キャリヤ58の導電性ワイヤ56に、直接電気的に
接続している。それ故、例えば、表面実装技術により、
フィルム・キャリヤとプリント基板100の導電性ワイ
ヤの間を接続する従来技術と比較すると、信号送信経路
が短くなる。本発明の場合には、チップ50、52の間
に絶縁材68が充填され、表面70、72は露出状態の
まま放置される。チップ50、52のパッケージが、プ
リント基板100の上に配置されているので、チップ5
2の表面72を、図9および図10に示すように、プリ
ント回路に直接接続することができる。チップ52の表
面72が、プリント基板100に接触しているので、熱
放散経路が改善される。例えば、プリント回路106
を、表面積を広くするために、プリント回路106のア
ースに接続することができる。従って、熱放散効果が改
善される。さらに、チップ50に対する熱放散経路を形
成するために、ヒート・シンクまたはヒート・スプレッ
ダのような熱放散装置108を、プリント回路100の
遠い面のところで、チップ50の表面70に設置するこ
とができる。図10の場合には、パッケージは、プリン
ト基板100上に倒置された状態で配置されている。
ルチチップ用チップ・スケール・パッケージの設置状態
を示す。プリント基板100は、通常、基板102とプ
リント回路104および106を備える。基板102
は、例えば、積層により形成された多段プリント基板で
ある。プリント回路の材料は、例えば、銅フォイルを含
む。本発明の場合には、プリント基板100は、フィル
ム・キャリヤ58の導電性ワイヤ56に、直接電気的に
接続している。それ故、例えば、表面実装技術により、
フィルム・キャリヤとプリント基板100の導電性ワイ
ヤの間を接続する従来技術と比較すると、信号送信経路
が短くなる。本発明の場合には、チップ50、52の間
に絶縁材68が充填され、表面70、72は露出状態の
まま放置される。チップ50、52のパッケージが、プ
リント基板100の上に配置されているので、チップ5
2の表面72を、図9および図10に示すように、プリ
ント回路に直接接続することができる。チップ52の表
面72が、プリント基板100に接触しているので、熱
放散経路が改善される。例えば、プリント回路106
を、表面積を広くするために、プリント回路106のア
ースに接続することができる。従って、熱放散効果が改
善される。さらに、チップ50に対する熱放散経路を形
成するために、ヒート・シンクまたはヒート・スプレッ
ダのような熱放散装置108を、プリント回路100の
遠い面のところで、チップ50の表面70に設置するこ
とができる。図10の場合には、パッケージは、プリン
ト基板100上に倒置された状態で配置されている。
【0028】フィルム・キャリヤを使用することによ
り、従来の実績のある高品質ダイ法を使用しないで、パ
ッケージ・プロセス中に、チップ・パッケージを試験す
ることができる。それ故、コストを低減することができ
る。
り、従来の実績のある高品質ダイ法を使用しないで、パ
ッケージ・プロセス中に、チップ・パッケージを試験す
ることができる。それ故、コストを低減することができ
る。
【0029】
【発明の効果】要するに、本発明は、少なくとも下記の
利点を含む。
利点を含む。
【0030】1)マルチチップ用チップ・スケール・パ
ッケージを使用することにより、厚さが薄くなり、表面
積が小さくなる。パッケージのサイズは、チップの大き
さより少し大きい。
ッケージを使用することにより、厚さが薄くなり、表面
積が小さくなる。パッケージのサイズは、チップの大き
さより少し大きい。
【0031】2)信号送信のために、フィルム・キャリ
ヤの導電性ワイヤが、直接電気的にチップに接続してい
る。そのため、チップとプリント基板との間の信号送信
経路が短くなり、チップの性能が向上する。
ヤの導電性ワイヤが、直接電気的にチップに接続してい
る。そのため、チップとプリント基板との間の信号送信
経路が短くなり、チップの性能が向上する。
【0032】3)本発明は、裸のチップ・パッケージを
採用している。そのため、熱放散性能が改善される。熱
は、プリント基板上のプリント回路、金属プレート、ま
たは追加の熱放散装置により放散される。
採用している。そのため、熱放散性能が改善される。熱
は、プリント基板上のプリント回路、金属プレート、ま
たは追加の熱放散装置により放散される。
【0033】4)パッケージの試験を、実績のある高品
質ダイ法を使用しないで、パッケージ作業中に、チップ
に対して行うことができる。
質ダイ法を使用しないで、パッケージ作業中に、チップ
に対して行うことができる。
【0034】5)設置用孔部の形成により、チップとフ
ィルム・キャリヤとの間に充填された絶縁材の固定状態
が改善され、その結果、チップをより安定した状態で、
フィルム・キャリヤ上に配置することができる。
ィルム・キャリヤとの間に充填された絶縁材の固定状態
が改善され、その結果、チップをより安定した状態で、
フィルム・キャリヤ上に配置することができる。
【0035】本明細書に開示した本発明の仕様および実
行を読めば、当業者なら他の実行方法を思いつくことが
できるだろう。上記仕様および実施形態は、単に例示と
してのものであって、本発明の真の範囲および精神は、
特許請求の範囲に記載してある。
行を読めば、当業者なら他の実行方法を思いつくことが
できるだろう。上記仕様および実施形態は、単に例示と
してのものであって、本発明の真の範囲および精神は、
特許請求の範囲に記載してある。
【図1】従来のマルチチップ・モジュール・パッケージ
である。
である。
【図2】従来の対面マルチチップ・モジュール・パッケ
ージの断面図である。
ージの断面図である。
【図3】本発明の好適な実施形態のマルチチップ用チッ
プ・スケール・パッケージの断面図である。
プ・スケール・パッケージの断面図である。
【図4】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図5】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図6】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図7】本発明の好適な実施形態のフィルム・キャリヤ
である。
である。
【図8】本発明の好適な実施形態の設置用孔部を含むフ
ィルム・キャリヤの断面図である。
ィルム・キャリヤの断面図である。
【図9】プリント基板への本発明のマルチチップ用チッ
プ・スケール・パッケージの適用の断面図である。
プ・スケール・パッケージの適用の断面図である。
【図10】プリント基板への本発明のマルチチップ用チ
ップ・スケール・パッケージの適
ップ・スケール・パッケージの適
50,52 チップ 54 絶縁フィルム 56 導電性ワイヤ 58 フィルム・キャリヤ 64,66 突起 68 絶縁材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 正 ▲徳▼ 台湾台北縣三重市中央北路42號 Fターム(参考) 5F044 MM13 RR04 RR10 RR18 5F083 AD00 BS00 ER22 ZA12 ZA23 ZA25
Claims (19)
- 【請求項1】 マルチチップ用チップ・スケール・パッ
ケージであって、 フィルム・キャリヤと、 前記フィルム・キャリヤに接続している第1の突起を持
ち、前記フィルム・キャリヤの第1の面上に配置されて
いる第1のチップと、 前記第1の面に対向する前記フィルム・キャリヤの第2
の面上に配置されていて、前記フィルム・キャリヤに接
続している第2の突起を持つ第2のチップと、 前記フィルム・キャリヤの第1および第2の面の両方の
上の前記第1および第2のチップの間に充填されている
絶縁材とを備え、 前記フィルム・キャリヤが、さらに、 絶縁フィルムと、 前記絶縁フィルム上に配置されている複数の導電性ワイ
ヤとを備えることを特徴とするパッケージ。 - 【請求項2】 請求項1に記載のパッケージにおいて、
前記第1のチップが、前記第2のチップのサイズより小
さいことを特徴とするパッケージ。 - 【請求項3】 請求項1に記載のパッケージにおいて、
前記フィルム・キャリヤが、さらに、前記絶縁材で充填
された少なくとも一つの設置孔部を備えることを特徴と
するパッケージ。 - 【請求項4】 請求項1に記載のパッケージにおいて、
フィルム・キャリヤが、さらに、前記導電性ワイヤをさ
らに支持するために、前記絶縁フィルムにより囲まれて
いる自由余裕リングを備えることを特徴とするパッケー
ジ。 - 【請求項5】 請求項1に記載のパッケージにおいて、
前記フィルム・キャリヤが、さらに、前記絶縁フィルム
により囲まれ、それに接続しているコーナ支持リングを
備えることを特徴とするパッケージ。 - 【請求項6】 請求項5に記載のパッケージにおいて、
前記コーナ支持リングが、前記絶縁フィルムに接続して
いる複数の隅を持つことを特徴とするパッケージ。 - 【請求項7】 請求項6に記載のパッケージにおいて、
前記隅が少なくとも一つの設置用孔部を持つことを特徴
とするパッケージ。 - 【請求項8】 請求項1に記載のパッケージにおいて、
前記第1および第2のチップが、それぞれ、一つの裸の
面と、前記絶縁材により密封されたもう一方の面を持つ
ことを特徴とするパッケージ。 - 【請求項9】 上に配置された一つのパッケージを持つ
プリント基板であって、 基板と、 前記基板上の複数のプリント回路とを備え、 前記パッケージが、 フィルム・キャリヤと、 前記フィルム・キャリヤに接続している第1の突起を持
ち、前記フィルム・キャリヤの第1の面上に配置された
第1のチップと、 前記第1の面に対向している前記フィルム・キャリヤの
第2の面上に配置され、前記フィルム・キャリヤに接続
している第2の突起を持つ第2のチップと、 前記フィルム・キャリヤの第1および第2の面の両方の
上の前記第1および第2のチップの間に充填された絶縁
材とを備え、 前記フィルム・キャリヤが、さらに、 絶縁フィルムと、 前記絶縁フィルム上に配置された複数の導電性ワイヤと
を備え、 前記第1および第2のチップの一方が、前記基板に接続
していることを特徴とするプリント基板。 - 【請求項10】 請求項9に記載のプリント基板におい
て、前記第1および第2のチップの一方が、前記基板上
の前記プリント回路の少なくとも一つに接続している後
面を持ち、前記第1および第2のチップの他方が、裸の
後面を持つことを特徴とするプリント基板。 - 【請求項11】 請求項9に記載のプリント基板におい
て、熱放散装置が前記の裸の後面上に設置されているこ
とを特徴とするプリント基板。 - 【請求項12】 請求項11に記載のプリント基板にお
いて、前記熱放散装置が、ヒート・スプレッダを備える
ことを特徴とするプリント基板。 - 【請求項13】 請求項11に記載のプリント基板にお
いて、前記熱放散装置が、ヒート・シンクを備えること
を特徴とするプリント基板。 - 【請求項14】 請求項9に記載のプリント基板におい
て、前記絶縁フィルムが、さらに、前記絶縁材により充
填された、少なくとも一つの設置孔部を備えることを特
徴とするプリント基板。 - 【請求項15】 請求項9に記載のプリント基板におい
て、前記基板が、多段プリント基板を備えることを特徴
とするプリント基板。 - 【請求項16】 請求項9に記載のプリント基板におい
て、フィルム・キャリヤが、前記導電性ワイヤを、さら
に、支持するために、さらに、前記絶縁フィルムにより
囲まれた自由余裕リングを備えることを特徴とするプリ
ント基板。 - 【請求項17】 請求項9に記載のプリント基板におい
て、前記パッケージの前記フィルム・キャリヤが、さら
に、前記絶縁フィルムにより囲まれ、それに接続してい
るコーナ支持リングを備えることを特徴とするプリント
基板。 - 【請求項18】 請求項17に記載のプリント基板にお
いて、前記コーナ支持リングが、前記絶縁フィルムに接
続している複数の隅を持つことを特徴とするプリント基
板。 - 【請求項19】 請求項18に記載のプリント基板にお
いて、前記各隅が、少なくとも一つの設置用孔部を備え
ることを特徴とするプリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11022262A JP2000223654A (ja) | 1999-01-29 | 1999-01-29 | マルチチップ用チップ・スケール・パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11022262A JP2000223654A (ja) | 1999-01-29 | 1999-01-29 | マルチチップ用チップ・スケール・パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000223654A true JP2000223654A (ja) | 2000-08-11 |
Family
ID=12077867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11022262A Pending JP2000223654A (ja) | 1999-01-29 | 1999-01-29 | マルチチップ用チップ・スケール・パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000223654A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101133117B1 (ko) * | 2004-06-18 | 2012-04-06 | 삼성테크윈 주식회사 | 전자회로 모듈 패키지 |
-
1999
- 1999-01-29 JP JP11022262A patent/JP2000223654A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101133117B1 (ko) * | 2004-06-18 | 2012-04-06 | 삼성테크윈 주식회사 | 전자회로 모듈 패키지 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3560488B2 (ja) | マルチチップ用チップ・スケール・パッケージ | |
US6236109B1 (en) | Multi-chip chip scale package | |
JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
US6531338B2 (en) | Method of manufacturing a semiconductor structure having stacked semiconductor devices | |
JP3110922B2 (ja) | マルチチップ・モジュール | |
US6760224B2 (en) | Heat sink with alignment and retaining features | |
TW415056B (en) | Multi-chip packaging structure | |
US7279786B2 (en) | Nested integrated circuit package on package system | |
US7514776B2 (en) | Semiconductor/printed circuit board assembly, and computer system | |
US7915077B2 (en) | Methods of making metal core foldover package structures | |
KR100312236B1 (ko) | 전자회로를패키징하는방법및그조립체 | |
US5895230A (en) | Integrated circuit chip package having configurable contacts and method for making the same | |
KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
US20060194373A1 (en) | Methods for assembling semiconductor devices and interposers | |
US20040173889A1 (en) | Multiple die package | |
JP2000269408A (ja) | 半導体装置及びその製造方法 | |
KR20050077866A (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
US6294838B1 (en) | Multi-chip stacked package | |
KR100236016B1 (ko) | 적층형 반도체 패키지 및 그의 어셈블리 방법 | |
JP4919689B2 (ja) | モジュール基板 | |
US6417576B1 (en) | Method and apparatus for attaching multiple metal components to integrated circuit modules | |
KR20000052097A (ko) | 멀티-칩 칩 스케일 집적회로 패키지 | |
JP2000223654A (ja) | マルチチップ用チップ・スケール・パッケージ | |
KR20000052093A (ko) | 멀티-칩 칩 스케일 패키지 | |
KR20000052094A (ko) | 멀티-칩 칩 스케일 패키지 |