JPS62226653A - 電子回路パツケ−ジ - Google Patents
電子回路パツケ−ジInfo
- Publication number
- JPS62226653A JPS62226653A JP7179586A JP7179586A JPS62226653A JP S62226653 A JPS62226653 A JP S62226653A JP 7179586 A JP7179586 A JP 7179586A JP 7179586 A JP7179586 A JP 7179586A JP S62226653 A JPS62226653 A JP S62226653A
- Authority
- JP
- Japan
- Prior art keywords
- package
- electronic circuit
- circuit package
- external connection
- attached
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000000694 effects Effects 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路パッケージに関し、特に、配線基板上
において形成される電子回路の構成要素として使用され
る電子回路パッケージに関する。
において形成される電子回路の構成要素として使用され
る電子回路パッケージに関する。
従来、この種の電子回路パッケージは、一般的に、−例
として第３図（ａ）、 （ｂ）および（Ｃ）に外観図が
示されるように、ケース１ ）＋’ Ｊび゛ｌｌ外部接
続用絡路構成される。このようにして構成される電子回
路において、個々の電子回路パッケージにおいて高周波
雑音等が発生される場合、これらの高周波雑音に電源供
給回路を通して他の１′子回路パッケージに伝達され、
電子回路パッケージ相互間において雑音による干渉障害
が生起する。この対応策として、従来の電子回路パッケ
ージを用いる場合には、高周波雑音を吸収する友めに、
所定のバイパスコンデンサ等がそれぞれ個別に当該電子
回路パッケージの近傍の１ｒ源供給回路に付加されてい
る。
として第３図（ａ）、 （ｂ）および（Ｃ）に外観図が
示されるように、ケース１ ）＋’ Ｊび゛ｌｌ外部接
続用絡路構成される。このようにして構成される電子回
路において、個々の電子回路パッケージにおいて高周波
雑音等が発生される場合、これらの高周波雑音に電源供
給回路を通して他の１′子回路パッケージに伝達され、
電子回路パッケージ相互間において雑音による干渉障害
が生起する。この対応策として、従来の電子回路パッケ
ージを用いる場合には、高周波雑音を吸収する友めに、
所定のバイパスコンデンサ等がそれぞれ個別に当該電子
回路パッケージの近傍の１ｒ源供給回路に付加されてい
る。
上述した従来の重子回路パッケージを用いて配線基板上
において形成される電子回路においては、数と同数程度
のバイパスコンデンサが取付けられている。このため、
配線基板上に形成される前記電子回路の実装密度を向上
させる際の障害要因となるという欠点がある。
において形成される電子回路においては、数と同数程度
のバイパスコンデンサが取付けられている。このため、
配線基板上に形成される前記電子回路の実装密度を向上
させる際の障害要因となるという欠点がある。
本発明の重子回路パッケージは、電源供給用端子および
接地用端子を含み、当該電子回路パッケージの外部回路
との接合用として機能する複数の第１の外部接緒用端子
と、前記電源供給用端子および接地用端子に対して当該
電子回路パッケージ内に訃いて接続され、前記電子回路
パッケージに対して直接取付けられる雑音吸収用のコン
デンサパッケージに対する接続用として機能する複数の
第２の外部接続用端子と、を備えて構成される。
接地用端子を含み、当該電子回路パッケージの外部回路
との接合用として機能する複数の第１の外部接緒用端子
と、前記電源供給用端子および接地用端子に対して当該
電子回路パッケージ内に訃いて接続され、前記電子回路
パッケージに対して直接取付けられる雑音吸収用のコン
デンサパッケージに対する接続用として機能する複数の
第２の外部接続用端子と、を備えて構成される。
以下、本発明について図面を参照して説明する。
、 ′ 、 ° −。
第１図（ａ）、 （ｂ）および（ｃ）は、本発明の一実
施例の構造を示す外観６図、第２図（ａｌ、 （ｂ）お
よび（Ｃ１は、本実施例にチップ型コンデンサパッケー
ジを取付ケた場合の外観図である。
施例の構造を示す外観６図、第２図（ａｌ、 （ｂ）お
よび（Ｃ１は、本実施例にチップ型コンデンサパッケー
ジを取付ケた場合の外観図である。
第１図において、前記本実施例は、ケース１と、複数個
の第１の外部接続用端子２と、複数の第２の外部接続用
端子３とを備えておシ、第２の外部接続用端子３は、そ
れぞれ第１の外部接続用＾子２に含まれている電源供給
用端子および接地用端子に、ケース１の内部において接
続されている。
の第１の外部接続用端子２と、複数の第２の外部接続用
端子３とを備えておシ、第２の外部接続用端子３は、そ
れぞれ第１の外部接続用＾子２に含まれている電源供給
用端子および接地用端子に、ケース１の内部において接
続されている。
第１の外部接続用端子２は、主として配線基板に電子回
路パッケージ全取付ける際の使用上の理由で、すべての
端子がケース１の一表面に対して垂直に外側に突出して
いる。また、第２の外部接続用端子３は、バイパスコン
デンサを取付ける際使用するために、ケース１に対して
、第１の外部接続用端子２が突出している表面とは反対
側の表面上に位置されておシ、前記電子回路パッケージ
を配線基板に取付ける際、前記バイパスコンデンサかか
さばらずに取付けられる構造となっている。
路パッケージ全取付ける際の使用上の理由で、すべての
端子がケース１の一表面に対して垂直に外側に突出して
いる。また、第２の外部接続用端子３は、バイパスコン
デンサを取付ける際使用するために、ケース１に対して
、第１の外部接続用端子２が突出している表面とは反対
側の表面上に位置されておシ、前記電子回路パッケージ
を配線基板に取付ける際、前記バイパスコンデンサかか
さばらずに取付けられる構造となっている。
第２図（ａｌ、 （ｂ）および（Ｃ）に示されるのは、
前記本実施例に、バイパスコンデンサとしてチップ型コ
ンデンサパッケージ４ｔ−取付は友場合の一例の外観図
である。第２図（ａ）、 （ｂ）および（Ｃ）において
、チップ型コンデンサパッケージ４には、二極の外部接
続端子５が備えられておシ、外部接続端子５の各端子は
、それぞれ前記電子回路パッケージの第２の外部接続用
端子３に接するよう定置して半田付けされている。
前記本実施例に、バイパスコンデンサとしてチップ型コ
ンデンサパッケージ４ｔ−取付は友場合の一例の外観図
である。第２図（ａ）、 （ｂ）および（Ｃ）において
、チップ型コンデンサパッケージ４には、二極の外部接
続端子５が備えられておシ、外部接続端子５の各端子は
、それぞれ前記電子回路パッケージの第２の外部接続用
端子３に接するよう定置して半田付けされている。
なお、上記の説明においては、一実施例として第１図（
ａｔ、Φ）および（Ｃ）、ならびに第２図（ａ）、Φ）
および（Ｃ１に示される電子回路パッケージについて説
明したが、本発明は、前記重子回路パッケージ以外の他
のあらゆる電子回路パッケージに対しても ・有効に
適用できることは言うまでもない。その場合、当該電子
回路パッケージにおいて必要とされる電源の柚類の数、
およびバイパスコンデンサパッケージの構造等に対応し
て、第２の外部接続用端子の数と、構造および配置位置
とを適宜調整すれば良いことは明らかである。
ａｔ、Φ）および（Ｃ）、ならびに第２図（ａ）、Φ）
および（Ｃ１に示される電子回路パッケージについて説
明したが、本発明は、前記重子回路パッケージ以外の他
のあらゆる電子回路パッケージに対しても ・有効に
適用できることは言うまでもない。その場合、当該電子
回路パッケージにおいて必要とされる電源の柚類の数、
およびバイパスコンデンサパッケージの構造等に対応し
て、第２の外部接続用端子の数と、構造および配置位置
とを適宜調整すれば良いことは明らかである。
以上説明したように、本発明はバイパスコンデンサを各
電子回路パッケージに直接取付けて、これらの１′子回
路パッケージを配線基板に取付けることにより、別個に
バイパスコンデンサ金配腺基板に取付ける必要がなくな
９、従って、配線基板に取付けられる電子回路パッケー
ジの実装密度全向上することができるという効果がある
。
電子回路パッケージに直接取付けて、これらの１′子回
路パッケージを配線基板に取付けることにより、別個に
バイパスコンデンサ金配腺基板に取付ける必要がなくな
９、従って、配線基板に取付けられる電子回路パッケー
ジの実装密度全向上することができるという効果がある
。
また、各電子回路パッケージに対するバイパスコンデン
サによる高周波雑音の吸収効果も、前記バイパスコンデ
ンサが近接した位置に取付けられるｔめ、有効に改善さ
れるという効果もある。
サによる高周波雑音の吸収効果も、前記バイパスコンデ
ンサが近接した位置に取付けられるｔめ、有効に改善さ
れるという効果もある。
第１図（ａ）、 Ｑ））および（Ｃ）は、本考案の一笑
′Ｍ＃例の構造を示す外観図、第２図（町の）および（
Ｃ１は、前記一実施例にチップ型コンデンサパッケーシ
ヲ取付けた場合の外観図、第３図（ａ）、 （ｂ）およ
び（Ｃ）ｆｌ 。 従来の電子回路パッケージの一例の構造を示す外親図で
ある。 図において、１・・・・・・ケース、２・・・・・・第
１の外部接続用端子、３・・・・・・第２の外部接続用
端子、４・・・・・・チップ型コンデンサパッケージ、
５・・・・・・外部接続手 １ 図
′Ｍ＃例の構造を示す外観図、第２図（町の）および（
Ｃ１は、前記一実施例にチップ型コンデンサパッケーシ
ヲ取付けた場合の外観図、第３図（ａ）、 （ｂ）およ
び（Ｃ）ｆｌ 。 従来の電子回路パッケージの一例の構造を示す外親図で
ある。 図において、１・・・・・・ケース、２・・・・・・第
１の外部接続用端子、３・・・・・・第２の外部接続用
端子、４・・・・・・チップ型コンデンサパッケージ、
５・・・・・・外部接続手 １ 図
Claims (1)
- 電源供給用端子および接地用端子を含み、当該電子回路
パッケージの外部回路との接続用として機能する複数の
第１の外部接続用端子と、前記電源供給用端子および接
地用端子に対して当該電子回路パッケージ内において接
続され、前記電子回路パッケージに対して直接取付けら
れる雑音吸収用のコンデンサパッケージに対する接続用
として機能する複数の第２の外部接続用端子と、を備え
ることを特徴とする電子回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7179586A JPS62226653A (ja) | 1986-03-28 | 1986-03-28 | 電子回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7179586A JPS62226653A (ja) | 1986-03-28 | 1986-03-28 | 電子回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62226653A true JPS62226653A (ja) | 1987-10-05 |
Family
ID=13470854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7179586A Pending JPS62226653A (ja) | 1986-03-28 | 1986-03-28 | 電子回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62226653A (ja) |
-
1986
- 1986-03-28 JP JP7179586A patent/JPS62226653A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0679990A (ja) | Ｉｃメモリカード | |
| JPS5972757A (ja) | 半導体装置 | |
| JPS62226653A (ja) | 電子回路パツケ−ジ | |
| JPS5814544A (ja) | モノリシツク集積回路容器 | |
| JPH0642365Y2 (ja) | 電子部品の実装構造 | |
| JPH0376148A (ja) | 混成集積回路装置 | |
| JPH03184366A (ja) | 表面実装パッケージ | |
| JPS63173347A (ja) | 集積回路部品パツケ−ジ | |
| JPH0473992A (ja) | ハイブリッド回路装置 | |
| JPS607118A (ja) | コンデンサ | |
| JPH03254150A (ja) | 半導体素子 | |
| JPH06112343A (ja) | 半導体装置 | |
| JPH04299595A (ja) | 混成集積回路装置 | |
| JPH0237759A (ja) | 電子部品パッケージ | |
| JPS6259462B2 (ja) | ||
| JPH0252464A (ja) | 半導体記憶装置 | |
| JPS5987841A (ja) | 混成集積回路 | |
| JPS5972751A (ja) | 半導体装置 | |
| JPS59114850A (ja) | 集積回路 | |
| JPH04199564A (ja) | 電子部品のパッケージ構造 | |
| JPS6370441A (ja) | 集積回路装置 | |
| JPS60113451A (ja) | 半導体パツケ−ジ | |
| JPS60110150A (ja) | 半導体装置 | |
| JPH04101452A (ja) | 半導体パッケージ | |
| JPS62128156A (ja) | 集積回路部品 |