JPS6370441A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6370441A JPS6370441A JP21476086A JP21476086A JPS6370441A JP S6370441 A JPS6370441 A JP S6370441A JP 21476086 A JP21476086 A JP 21476086A JP 21476086 A JP21476086 A JP 21476086A JP S6370441 A JPS6370441 A JP S6370441A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic plate
- capacitor
- surface side
- integrated circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 51
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 230000002265 prevention Effects 0.000 claims description 3
- 239000004568 cement Substances 0.000 abstract description 3
- 239000007767 bonding agent Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は集積回路装置に関し、特にパッケージとしてセ
ラミックを使用する場合の集積回路装置に関する。
ラミックを使用する場合の集積回路装置に関する。
従来技術
従来、この種の集積回路装置では、上面側セラミック板
または底面側セラミック板が一枚板から成るセラミック
パッケージを使用しており、第５図に示すようにプリン
ト板上に実装される。第５図において、プリント板１１
上の配線パターン１２に集積回路装置１３が実装され、
随合防止用どして電源ラインと共通電位ラインとの間に
外付バイパスコンデンサ１４が実装される。
または底面側セラミック板が一枚板から成るセラミック
パッケージを使用しており、第５図に示すようにプリン
ト板上に実装される。第５図において、プリント板１１
上の配線パターン１２に集積回路装置１３が実装され、
随合防止用どして電源ラインと共通電位ラインとの間に
外付バイパスコンデンサ１４が実装される。
このような従来の集積回路装置では、プリント板１１上
に実装されるときに′ｌ１７ｍ防」１用に外（Ｊバイパ
スコンデンサ１４も実装されるので、この外付バイパス
コンデンサ１４が高密度実装段ム１指向のプリント板１
１上でかなりの実装面積占めてしまうという欠点がある
。
に実装されるときに′ｌ１７ｍ防」１用に外（Ｊバイパ
スコンデンサ１４も実装されるので、この外付バイパス
コンデンサ１４が高密度実装段ム１指向のプリント板１
１上でかなりの実装面積占めてしまうという欠点がある
。
また、プリント板１１の実装において外付バイパスコン
デンサ１４を多く必要として実装−１−の信頼性を低下
させるという欠点がある。
デンサ１４を多く必要として実装−１−の信頼性を低下
させるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたちので、バイパスコンデンナを実装するための実
装面積を必要とゼず、実装上の信頼性を向上させること
ができろ集積回路装置の提供を目的とする。
されたちので、バイパスコンデンナを実装するための実
装面積を必要とゼず、実装上の信頼性を向上させること
ができろ集積回路装置の提供を目的とする。
発明の構成
本発明による集積回路装置は、セラミックバッケージを
有する集積回路装置であって、前記セラミックパッケー
ジに雑音防止用のコンデンサを内蔵させるようにしたこ
とを′ｆ１徴とづる。
有する集積回路装置であって、前記セラミックパッケー
ジに雑音防止用のコンデンサを内蔵させるようにしたこ
とを′ｆ１徴とづる。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）は本発明の一実施例を示すＩ造図、第１図
（ｂ）は第１図（ａ）の平面図、第１図（Ｃ）は第１図
（ａ）の側面図である。これらの図において、本発明の
一実施例は、上面側しラミック板１と、セメント接合部
２と、底面側上層セラミック板３と、底面側下層セラミ
ック板４と、外部端子５とによって構成されている。
（ｂ）は第１図（ａ）の平面図、第１図（Ｃ）は第１図
（ａ）の側面図である。これらの図において、本発明の
一実施例は、上面側しラミック板１と、セメント接合部
２と、底面側上層セラミック板３と、底面側下層セラミ
ック板４と、外部端子５とによって構成されている。
第２図（ａ）は第１図の底面側上層セラミック板３の構
造図、第２図（ｂ）は第１図の底面側上層セラミック板
３の底面図、第２図（Ｃ）は第１図の底面側上図セラミ
ック板３の側面図である。
造図、第２図（ｂ）は第１図の底面側上層セラミック板
３の底面図、第２図（Ｃ）は第１図の底面側上図セラミ
ック板３の側面図である。
これらの図において、底面側上層セラミック板３は、コ
ンデンサ（バイパスコンデンサ；セラミック板内に収容
可能な程度に小型で、所要電気８債を有するもの）６と
、接合部７と、セラミック板肉配線パターン８とを備え
ている。
ンデンサ（バイパスコンデンサ；セラミック板内に収容
可能な程度に小型で、所要電気８債を有するもの）６と
、接合部７と、セラミック板肉配線パターン８とを備え
ている。
第３図（ａ）は第１図の底面側下層セラミック板４の構
造図、第３図（ｂ）は第１図の底面側下層セラミック板
４の平面図、第３図（Ｃ）は第１図の底面側下層セラミ
ック板４の側面図である。
造図、第３図（ｂ）は第１図の底面側下層セラミック板
４の平面図、第３図（Ｃ）は第１図の底面側下層セラミ
ック板４の側面図である。
これらの図において、底面側下層セラミック板４は窪み
部９を備えている。
部９を備えている。
底面側上層セラミック板３には、底面側下層セラミック
板４と接合する接合面に、外部端子５と電気的に接合す
るためのセラミック板肉配線パターン８が設けられてお
り、コンデンサ６は接合部７によりこのセラミック板肉
配線パターン８と連結されている。
板４と接合する接合面に、外部端子５と電気的に接合す
るためのセラミック板肉配線パターン８が設けられてお
り、コンデンサ６は接合部７によりこのセラミック板肉
配線パターン８と連結されている。
底面側上層セラミック板３と底面下層セラミック板４と
は間隙を充填するような接着剤で接着され、第１図（ａ
）に示すような構造となる。このとき、底面側上層セラ
ミック板３の接合面から突出したコンデンサ６と接合部
７とは、底面側下層セラミック板４に設けられた窪み部
９に収納される。
は間隙を充填するような接着剤で接着され、第１図（ａ
）に示すような構造となる。このとき、底面側上層セラ
ミック板３の接合面から突出したコンデンサ６と接合部
７とは、底面側下層セラミック板４に設けられた窪み部
９に収納される。
第４図は本発明の一実施例をプリント板に実装するとき
の配線パターン図である。図に示すように、プリント板
１１上の配線パターン１２に、本発明の一実施例である
集積回路装置１０を実装すると、従来、外付バイパスコ
ンデンサ１４を実装するための実装面積が不要となり、
その分プリント板１１上に余地が生ずる。
の配線パターン図である。図に示すように、プリント板
１１上の配線パターン１２に、本発明の一実施例である
集積回路装置１０を実装すると、従来、外付バイパスコ
ンデンサ１４を実装するための実装面積が不要となり、
その分プリント板１１上に余地が生ずる。
このように、底面側上層セラミック板３と底面側下苦セ
ラミック板４との間にコンデンサ６を内蔵させるように
することによって、コンデンサ６をセラミックパッケー
ジ内に内蔵した集積回路装置１０をプリント板１１に実
装する場合に従来の外付バイパスコンデンサ１４が不要
となり、外付バイバイコンデンサ１４を実装するための
実装面（＾を必要とせず、これによってプリント板１１
上に生ずる余地を一般信号配線または搭載機能を増加さ
せるための部品の搭載に充当することができる。
ラミック板４との間にコンデンサ６を内蔵させるように
することによって、コンデンサ６をセラミックパッケー
ジ内に内蔵した集積回路装置１０をプリント板１１に実
装する場合に従来の外付バイパスコンデンサ１４が不要
となり、外付バイバイコンデンサ１４を実装するための
実装面（＾を必要とせず、これによってプリント板１１
上に生ずる余地を一般信号配線または搭載機能を増加さ
せるための部品の搭載に充当することができる。
また、同じ機能を有するプリント板１１でよい場合は、
実装部品の低減となり、これにより実装工数を低減させ
、故障率を減少させることができる。さらに、防湿性の
高いセラミック内にコンデンサ６を収納することによっ
て実装上の信頼性を向上させることができる。
実装部品の低減となり、これにより実装工数を低減させ
、故障率を減少させることができる。さらに、防湿性の
高いセラミック内にコンデンサ６を収納することによっ
て実装上の信頼性を向上させることができる。
尚、本発明の一実施例では、底面側上層セラミック板３
と底面側下府セラミック板４との間にコンデンサ６を収
納したが、上面側セラミック板１を２層として、その内
部にコンデンサ６を収納してもよく、また、上面側セラ
ミック板１上に搭載してもよくこれに限定されない。
と底面側下府セラミック板４との間にコンデンサ６を収
納したが、上面側セラミック板１を２層として、その内
部にコンデンサ６を収納してもよく、また、上面側セラ
ミック板１上に搭載してもよくこれに限定されない。
発明の効果
以上Ｈ１ｌ！］したように本発明によれば、ヒラミック
パッケージに雑音防止用のコンデンサを内蔵させるよう
にすることにＪ：って、バイパスコンデンサを実装する
ための実装面積を必要とせず、実装上の信頼性を向上さ
せることがでさるという効果がある。
パッケージに雑音防止用のコンデンサを内蔵させるよう
にすることにＪ：って、バイパスコンデンサを実装する
ための実装面積を必要とせず、実装上の信頼性を向上さ
せることがでさるという効果がある。
第１図（ａ）は本発明の一実施例を示′Ｊ構造図、第１
図（ｂ）は第１図（ａ）の平面図、第１図（Ｃ）は第１
図（ａ）の側面図、第２図（ａ＞は第１図の底面側上層
セラミック板を示す構造図、第２図（ｂ）は第２図（ａ
）の底面図、第２図（Ｃ）は第２図（ａ）の側面図、第
３図（ａ）は第１図の底面側下層セラミック板を示す構
造図、第３図（ｂ）は第３図（ａ＞の平面図、第３図（
Ｃ）は第３図（ａ）の側面図、第４図は本発明の一実施
例をプリント板に実装した場合の配線パターン図、第５
図は従来例を示す配線パターン図である。 主要部分の符号の説明 ２・・・・・・セメント接合部 ３・・・・・・底面側上層セラミック板４・・・・・・
底面側下層セラミック板６・・・・・・コンデンサ
７・・・・・・接合部８・・・・・・セラミック板肉
配線パターン９・・・・・・窪み部
図（ｂ）は第１図（ａ）の平面図、第１図（Ｃ）は第１
図（ａ）の側面図、第２図（ａ＞は第１図の底面側上層
セラミック板を示す構造図、第２図（ｂ）は第２図（ａ
）の底面図、第２図（Ｃ）は第２図（ａ）の側面図、第
３図（ａ）は第１図の底面側下層セラミック板を示す構
造図、第３図（ｂ）は第３図（ａ＞の平面図、第３図（
Ｃ）は第３図（ａ）の側面図、第４図は本発明の一実施
例をプリント板に実装した場合の配線パターン図、第５
図は従来例を示す配線パターン図である。 主要部分の符号の説明 ２・・・・・・セメント接合部 ３・・・・・・底面側上層セラミック板４・・・・・・
底面側下層セラミック板６・・・・・・コンデンサ
７・・・・・・接合部８・・・・・・セラミック板肉
配線パターン９・・・・・・窪み部
Claims (1)
- セラミックパッケージを有する集積回路装置であつて
、前記セラミックパッケージに雑音防止用のコンデンサ
を内蔵させるようにしたことを特徴とする集積回路装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21476086A JPS6370441A (ja) | 1986-09-11 | 1986-09-11 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21476086A JPS6370441A (ja) | 1986-09-11 | 1986-09-11 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6370441A true JPS6370441A (ja) | 1988-03-30 |
Family
ID=16661092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21476086A Pending JPS6370441A (ja) | 1986-09-11 | 1986-09-11 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6370441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404265A (en) * | 1992-08-28 | 1995-04-04 | Fujitsu Limited | Interconnect capacitors |
-
1986
- 1986-09-11 JP JP21476086A patent/JPS6370441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404265A (en) * | 1992-08-28 | 1995-04-04 | Fujitsu Limited | Interconnect capacitors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313520B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JPH1084074A (ja) | 半導体パッケージ | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| JPS6370441A (ja) | 集積回路装置 | |
| JPS6256664B2 (ja) | ||
| JPH0521698A (ja) | 半導体装置 | |
| JP2500310B2 (ja) | 半導体装置 | |
| JPH0642365Y2 (ja) | 電子部品の実装構造 | |
| JP2554040Y2 (ja) | 電子部品取付構造 | |
| JPH04186667A (ja) | 半導体装置 | |
| JPS6334316Y2 (ja) | ||
| JP2513145B2 (ja) | 半導体集積回路装置 | |
| JPH05102389A (ja) | メモリーｉｃ部品 | |
| JPS6110374A (ja) | 固体撮像素子装置 | |
| JPH0249731Y2 (ja) | ||
| JPH01155643A (ja) | セラミックパッケージを外装とする集積回路装置 | |
| JP2806774B2 (ja) | 半導体装置 | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 | |
| JPS58182811A (ja) | コンデンサ取付構造 | |
| JPH01251644A (ja) | 半導体集積回路装置 | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPS6218049Y2 (ja) | ||
| JPH06101613B2 (ja) | 混成集積回路 | |
| JPH065641A (ja) | チップキャリア型半導体装置 | |
| JPS59225553A (ja) | 半導体装置 |