JPS6334316Y2 - - Google Patents

Info

Publication number
JPS6334316Y2
JPS6334316Y2 JP929482U JP929482U JPS6334316Y2 JP S6334316 Y2 JPS6334316 Y2 JP S6334316Y2 JP 929482 U JP929482 U JP 929482U JP 929482 U JP929482 U JP 929482U JP S6334316 Y2 JPS6334316 Y2 JP S6334316Y2
Authority
JP
Japan
Prior art keywords
chip
copper foil
electronic component
die bond
grounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP929482U
Other languages
English (en)
Other versions
JPS58111992U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP929482U priority Critical patent/JPS58111992U/ja
Publication of JPS58111992U publication Critical patent/JPS58111992U/ja
Application granted granted Critical
Publication of JPS6334316Y2 publication Critical patent/JPS6334316Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Die Bonding (AREA)

Description

【考案の詳細な説明】 本考案は厚膜混成集積回路に用いられる固体電
子部品のシールド構造に関するものである。
従来の集積回路（いわゆるIC）はDIL（dual
inline、デユアル インライン）パツケージに代
表され、この集積回路のシールド構造は第１図の
如くなつている。
すなわち、ダイボンドランド１上に装着した
ICチツプ２をモールド材３で樹脂モールドして
なる固体電子部品Ａを、銅箔印刷基板（いわゆる
PWB）４に装着し、該基板４下面のアース用銅
箔５とシールド板６とによつて前記ICチツプ２
を外部電界からシールドしたものである。
しかしながら、従来の斯る装置においてはシー
ルド用に前記シールド板６を別途必要とするため
材料費が高くなり、部品全体のコスト高となる欠
点があつた。
本考案は斯る事情に鑑みてなされたものであつ
て、ICチツプの配設位置を特異なものとなすこ
とによつて、シールド用のシールド板を何等必要
とすることなく、ダイボンドランド（ICチツプ
装着電極）とアース用銅箔とで前記ICチツプを
シールドすることができ、材料費の低減を図り、
それでいて優れたシールド効果を発揮することが
できる固体電子部品のシールド構造を提供するこ
とをその目的とするものである。
本考案の構成は、固体電子部品を装着する銅箔
印刷基板に前記ICチツプの面積の２倍以上のア
ース用銅箔を設け、前記ICチツプをこのアース
用銅箔と前記ダイボンドランドとの間に配置した
もので、斯る構造によつて上述した所期の目的を
達成しようとするものである。
以下本考案の一実施例を図面に基づいて詳述す
る。
第２図は本考案に係る固体複合電子部品の断面
図で、同図中、７は積層体で、この積層体７は内
部電極層８，１１と誘電体層９とを積層してコン
デンサ機能を有する如く構成したものである。
前記積層体７の内部電極層８側の片面（図面で
は上面）にダイボンドランド（ICチツプ装着電
極）１を配設し、このダイボンドランド１にIC
チツプ２をダイボンデイング（die bonding、ペ
レツトマウントとか単にマウントを呼ぶこともあ
る）およびワイヤボンデイング（wire bonding、
線をボンデイングしてつなぐこと）により装着し
ている。
さらに前記ICチツプ２をモールド材３で樹脂
モールドして保護キヤツプとなしている。
一方、銅箔印刷基板（いわゆるPWB）４の下
面には銅箔５Ａ，５Ｂ，５Ｃを印刷形成し、その
うちの前記銅箔５Ｂの面積を前記ICチツプ２の
面積の２倍以上に成してアース用箔として用い
る。
而して前記ICチツプ２をこのアース用銅箔５
Ｂと前記ダイボンドランド１との間に配置すべ
く、固体複合電子部品Ｂを前記銅箔印刷基板４の
銅箔形成面（図面では下面）に装着している。
すなわち、前記固体複合電子部品Ｂの電極１
０，１０を前記銅箔印刷基板４の銅箔５Ａ，５Ｃ
に半田付けしたものである。また、前記銅箔５Ｂ
およびダイボンドランド１はそれぞれアース電極
と成したものである。
このように前記銅箔５Ｂとダイボンドランド１
とでICチツプ２をサンドイツチ状になすと特別
にシールド板を用いなくてもシールド効果を生ず
るものであり、実施例に示す如く積層体７の内部
電極層８，１１のうち、ICチツプ２に近い電極
層８をアース電極として結線すると、前記ICチ
ツプ２を各要素５Ｂ，１，８の三層サンドイツチ
構造になすことができるので、シールド効果をよ
り一層向上させることができる。
本考案は以上詳述したように、ダイボンドラン
ド１上にICチツプを装着し、該ICチツプ２を樹
脂モールドしてなる固体電子部品において、該固
体電子部品を装着する銅箔印刷基板４に前記IC
チツプ２の面積の２倍以上のアース用銅箔５Ｂを
設け、前記ICチツプ２をこのアース用銅箔５Ｂ
と前記ダイボンドランド１との間に配置したもの
であるから、シールド用のシールド板を別途必要
とすることなく、前記ダイボンドランド１とアー
ス用銅箔５Ｂとで前記ICチツプ２をシールドす
ることができ、材料費の低減を図ることができる
効果がある。
【図面の簡単な説明】
第１図は従来品のシールド構造を示す断面図、
第２図は本考案の一実施例を示す断面図である。 １はダイボンドランド、２はICチツプ、４は
銅箔印刷基板、５Ｂはアース用銅箔。

Claims (1)

    【実用新案登録請求の範囲】
  1. ダイボンドランド上にICチツプを装着し、該
    ICチツプを樹脂モールドしてなる固体電子部品
    において、該固体電子部品を装着する銅箔印刷基
    板に前記ICチツプの面積の２倍以上のアース用
    銅箔を設け、前記ICチツプをこのアース用銅箔
    と前記ダイボンドランドとの間に配置したことを
    特徴とする固体電子部品のシールド構造。
JP929482U 1982-01-25 1982-01-25 固体電子部品のシ−ルド構造 Granted JPS58111992U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP929482U JPS58111992U (ja) 1982-01-25 1982-01-25 固体電子部品のシ−ルド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP929482U JPS58111992U (ja) 1982-01-25 1982-01-25 固体電子部品のシ−ルド構造

Publications (2)

Publication Number Publication Date
JPS58111992U JPS58111992U (ja) 1983-07-30
JPS6334316Y2 true JPS6334316Y2 (ja) 1988-09-12

Family

ID=30021947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP929482U Granted JPS58111992U (ja) 1982-01-25 1982-01-25 固体電子部品のシ−ルド構造

Country Status (1)

Country Link
JP (1) JPS58111992U (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180852A (ja) * 1984-02-28 1985-09-14 Kyocera Corp 熱印刷装置

Also Published As

Publication number Publication date
JPS58111992U (ja) 1983-07-30

Similar Documents

Publication Publication Date Title
JP4178880B2 (ja) モジュール部品
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
KR960002762A (ko) 노이즈가 적은 적층 멀티칩 패키지
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
GB2395601A (en) Noise eliminating system on chip and method of manufacture
US6806563B2 (en) Composite capacitor and stiffener for chip carrier
JPS6334316Y2 (ja)
JPH01248547A (ja) 半導体集積回路装置のパッケージ
JP2780424B2 (ja) 混成集積回路
JPH01135099A (ja) 電子回路パッケージ
JP2677213B2 (ja) 半導体集積回路装置
CN210805766U (zh) 芯片模组和电子设备
JPS6214717Y2 (ja)
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置
JP3645701B2 (ja) 半導体装置
JPH065697B2 (ja) 半導体チップ搭載用プリント配線板
JPH0553269U (ja) 高周波シールド構造を有する多層配線基板
JP2591999Y2 (ja) 集積回路のパッケージの構造
JPH0241866Y2 (ja)
JP2571902Y2 (ja) 電子部品の実装構造
JPH079969B2 (ja) 高出力用混成集積回路装置
JPH0789575B2 (ja) 半導体チップ搭載用プリント配線板
JPS60240153A (ja) 電子部品体
JPS6068638A (ja) チップ−オン−ボ−ド実装基板
JPH06101613B2 (ja) 混成集積回路