JPH01248547A - 半導体集積回路装置のパッケージ - Google Patents

半導体集積回路装置のパッケージ

Info

Publication number
JPH01248547A
JPH01248547A JP63075494A JP7549488A JPH01248547A JP H01248547 A JPH01248547 A JP H01248547A JP 63075494 A JP63075494 A JP 63075494A JP 7549488 A JP7549488 A JP 7549488A JP H01248547 A JPH01248547 A JP H01248547A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
package
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63075494A
Other languages
English (en)
Other versions
JP2689467B2 (ja
Inventor
Noriaki Takagi
範明 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63075494A priority Critical patent/JP2689467B2/ja
Publication of JPH01248547A publication Critical patent/JPH01248547A/ja
Application granted granted Critical
Publication of JP2689467B2 publication Critical patent/JP2689467B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置を実装するパッケージに関
し、特に樹脂封止型のパッケージに関する。
〔従来の技術〕
従来、半導体集積回路装置を実装するパッケージとして
、熱硬化性樹脂等の絶縁性樹脂材を用いた樹脂封止型の
パッケージが提案されている。また、この種のパッケー
ジは、通常樹脂をモールド成形したモールド樹脂封止型
のパッケージとして構成されている。
〔発明が解決しようとする課題〕
上述した従来のモールド樹脂封止型のパッケージでは、
封止用の樹脂は絶縁体であるために、外部の強力な電磁
波がパッケージを通して内部に侵入し、封止した半導体
集積回路装置の微細配線がもつ寄生容量、寄生誘導成分
が検波器となり、誘起電位が生じて誤動作が起こるとい
う問題がある。
現実に従来のモールド樹脂パッケージに封入された半導
体集積回路装置でエンジン制御を行っている自動車が、
強力な電磁波発生体（トラック無線等）のそばを通過し
た際に、半導体集積回路装置が誤動作しエンジンの回転
数が急に変化するという事故がおこっている。
また、半導体集積回路装置が数十Ｍ　Ｈｚで動作するよ
うな場合には、この半導体集積回路装置が高周波発振器
となり、絶縁体のパッケージを通して電磁波を四周囲に
放射するという問題もある。
この事は近年パーソナルコンピューター等によるＴＶ受
信障害などの電波公害として、社会問題にもなっている
。
これらの問題を解消するために、従来ではパッケージさ
れた半導体集積回路装置を含む装置の全体を電磁遮蔽筐
体に内装する構成がとられているが、この構造では重量
の増加をまねき、かつ装置のコストアップにつながると
いう問題がある。
本発明は半導体集積回路装置を内装するパッケージに電
磁遮蔽機能をもたせて上述した問題を解消する半導体集
積回路装置のパッケージを提供することを目的としてい
る。
〔課題を解決するための手段〕
本発明の半導体集積回路装置のパッケージは、半導体集
積回路装置を封止する樹脂を導電性樹脂で構成し、この
導電性樹脂の内面側に絶縁膜を形成して半導体集積回路
装置との電気的絶縁を保持する一方で導電性樹脂を半導
体集積回路装置のグランドに接続した構成としている。
〔作用〕
上述した構成では、半導体集積回路装置を封止する樹脂
をグランド電位の電磁遮蔽パッケージとして構成でき、
パッケージの内外間における電磁波を遮断する。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例の断面図であり、ここでは
本発明をＤＩＰタイプのモールド樹脂パッケージに適用
した例を示している。
図において、１は金属製のリードフレームであり、その
素子搭載部には半導体集積回路装置（素子チップ）２を
搭載し、リードフレーム１の信号ピン３．グランドピン
４に対してボンディングワイヤ５により電気的な接続を
行っている。そして、これらリードフレーム１．半導体
集積回路装置２゜各ビン３．４及びボンディングワイヤ
５に対し、その表面を覆うように絶縁膜６を形成する。
この絶縁膜６は例えば、絶縁性樹脂をポツティングする
方法或いはリードフレーム１等を絶縁性樹脂槽内に浸漬
する方法等により形成する。この場合、信号ピン３とグ
ランドピン４の先端部分（実際にプリント基板、ＩＣソ
ケットに実装する時に信号をとり出す部分）には絶縁膜
６を被着していない。
そして、前記グランドピン４の基部側の一部絶縁膜６を
除去してコンタクト部７を形成した上で、前記リードフ
レーム１や半導体集積回路装置２等の全体を導電性の樹
脂８によりモールド成形し、モールド樹脂封止型のパッ
ケージを形成している。
この導電性モールド樹脂は従来のモールド樹脂に金属粉
末等を混ぜることで簡単に構成できる。
この構成によれば、少なくとも半導体集積回路装置２は
導電性モールド樹脂からなる導電性樹脂８によって封止
されることになる。また、この導電性樹脂８はリードフ
レーム１のグランドピン４に設けたコンタクト部７を通
してグランドピン４に電気的に導通されることになる。
したがって、導電性樹脂８は全体がグランド電位に保持
され、半導体集積回路装置２を電磁的に遮蔽するように
機能される。これにより、外部電磁波が半導体集積回路
装置２に影響すること、及び半導体集積回路装置２から
四周囲への電磁波の放射を防止できる。
なお、半導体集積回路装置２．信号ピン３及びボンディ
ングワイヤ５は絶縁膜６で絶縁されている為、導電性モ
ールド樹脂による電気的な短絡が生じることはない。
ここで、絶縁膜６に硬化性の材料を用いれば導電性モー
ルド樹脂で封入する時のワイヤ流れを防止することもで
きる。
第２図は本発明の第２実施例の断面図であり、第１図と
同一部分には同一符号を付しである。
この実施例では、リードフレーム１に半導体集積回路装
置２を実装し、信号ピン３及びグランドピン４にボンデ
ィングワイヤ５で電気接続を行った後、予め成形した導
電性樹脂８Ａ、８Ｂをリードフレーム１の上下方向から
挟むようにして一体　　　′化し、封止を行っている。
即ち、導電性樹脂８Ａ、８Ｂは導電性樹脂を所要のパッ
ケージ形状を上、下に分割した形状に成形し、かつその
内面に夫々絶縁膜６Ａ、６Ｂを塗布或いは一体に形成し
ている。この場合、グランドピン４に対応位置する導電
性樹脂の一部はコンタクト部７Ａ、７Ｂとして数１０μ
ｍ程度の高さに突出させ、この部分には絶縁膜６Ａ、６
Ｂを形成していない。そして、分割成形された上、下の
導°電性樹脂８Ａ、８Ｂをリードフレーム１の上。
下から挟み、接着材等を利用して両扉電性樹脂を一体化
させる。この場合、グランドピンのコンタクト部７Ａ、
７Ｂが接着材で絶縁されないようにこの部分には接着材
を付けていない。
この実施例においても、導電性樹脂８Ａ、８Ｂを導電性
樹脂で構成したことにより、前記第１実施例と同様に外
部電磁波が半導体集積回路装置に影響すること及び電磁
波の放散を防止できる効果が得られる。また、この実施
例では導電性モールド樹脂からなる導電性樹脂８Ａ、８
Ｂの内部を中空に構成できるので、パッケージの内面が
ポンディングワイヤ５に接触することはなく、ワイヤ流
れを防止できる利点がある。
〔発明の効果〕
以上説明したように本発明は、半導体集積回路装置を封
止する樹脂をグランド電位の電磁遮蔽パッケージとして
構成できるので、パッケージ外部からの電磁波の侵入に
よる半導体集積回路装置の誤動作を防止できる。また、
パッケージ内部からの電磁波の発散を抑えて電波公害を
防止できる。
更に、半導体集積回路装置を含む装置全体を覆う遮蔽筐
体を設ける必要がなく、装置の軽量化及びコストダウン
を図ることができる効果がある。
【図面の簡単な説明】
第１図は本発明の第１実施例の断面図、第２図は第２実
施例の断面図である。 １・・・リードフレーム、２・・・半導体集積回路装置
、３・・・信号ピン、４・・・グランドピン、５・・・
ボンディングワイヤ、６．６Ａ、６Ｂ・・・絶縁膜、７
．７Ａ。 ７Ｂ・・・コンタクト部、８．８Ａ、８Ｂ・・・導電性
樹脂（パッケージ）。

Claims (1)

    【特許請求の範囲】
  1. １、半導体集積回路装置を樹脂で封止したパッケージに
    おいて、前記樹脂を導電性樹脂で構成し、この導電性樹
    脂の内面側に絶縁膜を形成して前記半導体集積回路装置
    との電気的絶縁を保持する一方で該導電性樹脂を半導体
    集積回路装置のグランドに接続したことを特徴とする半
    導体集積回路装置のパッケージ。
JP63075494A 1988-03-29 1988-03-29 半導体集積回路装置のパッケージ Expired - Fee Related JP2689467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63075494A JP2689467B2 (ja) 1988-03-29 1988-03-29 半導体集積回路装置のパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63075494A JP2689467B2 (ja) 1988-03-29 1988-03-29 半導体集積回路装置のパッケージ

Publications (2)

Publication Number Publication Date
JPH01248547A true JPH01248547A (ja) 1989-10-04
JP2689467B2 JP2689467B2 (ja) 1997-12-10

Family

ID=13577883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63075494A Expired - Fee Related JP2689467B2 (ja) 1988-03-29 1988-03-29 半導体集積回路装置のパッケージ

Country Status (1)

Country Link
JP (1) JP2689467B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211756A (ja) * 1990-01-16 1991-09-17 Nec Corp 混成集積回路装置
EP0601323A1 (en) * 1992-12-10 1994-06-15 International Business Machines Corporation Integrated circuit chip composite
KR100270817B1 (ko) * 1997-05-22 2000-11-01 이해영 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
WO2007086152A1 (ja) * 2006-01-26 2007-08-02 Matsushita Electric Industrial Co., Ltd. 基板構造
JP2008057434A (ja) * 2006-08-31 2008-03-13 Kokusan Denki Co Ltd 内燃機関用防水形回路ユニット
JP2009540566A (ja) * 2006-06-05 2009-11-19 アクスティカ，インコーポレイテッド Ｍｅｍｓデバイスおよびその製造方法
JP2012069870A (ja) * 2010-09-27 2012-04-05 Denso Corp 電子部品の電磁シールド構造
FR3058261A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
FR3058259A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
US10224306B2 (en) 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624347A (ja) * 1985-07-01 1987-01-10 Fujitsu Ltd パツケ−ジのシ−ルド方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624347A (ja) * 1985-07-01 1987-01-10 Fujitsu Ltd パツケ−ジのシ−ルド方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211756A (ja) * 1990-01-16 1991-09-17 Nec Corp 混成集積回路装置
EP0601323A1 (en) * 1992-12-10 1994-06-15 International Business Machines Corporation Integrated circuit chip composite
US5656830A (en) * 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
KR100270817B1 (ko) * 1997-05-22 2000-11-01 이해영 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
WO2007086152A1 (ja) * 2006-01-26 2007-08-02 Matsushita Electric Industrial Co., Ltd. 基板構造
JP2009540566A (ja) * 2006-06-05 2009-11-19 アクスティカ，インコーポレイテッド Ｍｅｍｓデバイスおよびその製造方法
JP2008057434A (ja) * 2006-08-31 2008-03-13 Kokusan Denki Co Ltd 内燃機関用防水形回路ユニット
JP2012069870A (ja) * 2010-09-27 2012-04-05 Denso Corp 電子部品の電磁シールド構造
FR3058261A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
FR3058259A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
EP3319114A1 (fr) * 2016-11-03 2018-05-09 STMicroelectronics (Grenoble 2) SAS Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique
EP3319116A1 (fr) * 2016-11-03 2018-05-09 STMicroelectronics (Grenoble 2) SAS Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique
CN108022910A (zh) * 2016-11-03 2018-05-11 意法半导体(格勒诺布尔2)公司 用于在电子芯片与载体衬底之间形成电连接的方法以及电子器件
US10224306B2 (en) 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
US10643970B2 (en) 2016-11-03 2020-05-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
US11557566B2 (en) 2016-11-03 2023-01-17 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device

Also Published As

Publication number Publication date
JP2689467B2 (ja) 1997-12-10

Similar Documents

Publication Publication Date Title
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US5650659A (en) Semiconductor component package assembly including an integral RF/EMI shield
CN100485921C (zh) 具有集成emi和rfi屏蔽的包覆成型半导体封装
US5559306A (en) Electronic package with improved electrical performance
JP3061954B2 (ja) 半導体装置
US5939784A (en) Shielded surface acoustical wave package
US5679975A (en) Conductive encapsulating shield for an integrated circuit
JPH09260552A (ja) 半導体チップの実装構造
JPH01248547A (ja) 半導体集積回路装置のパッケージ
KR930002810B1 (ko) 반도체장치
CN106711123B (zh) 半导体封装件及其制造方法
KR20150050189A (ko) 반도체 패키지
US20060125079A1 (en) High density package interconnect wire bond strip line and method therefor
JP2005050868A (ja) 電子装置
WO1997025847A1 (en) Shielding of electronic components embedded in plastics directly on circuit board
JPH09246433A (ja) モジュールの放熱構造
JP2001053222A (ja) 半導体装置
JPS59224152A (ja) 集積回路装置
JPH0595055A (ja) 半導体集積回路
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JPH0354470B2 (ja)
JPS6334316Y2 (ja)
JP2569371B2 (ja) 半導体装置
JPH0465155A (ja) 半導体装置
JPH0951071A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees