JPS624347A - パツケ−ジのシ−ルド方法 - Google Patents

パツケ−ジのシ−ルド方法

Info

Publication number
JPS624347A
JPS624347A JP60144321A JP14432185A JPS624347A JP S624347 A JPS624347 A JP S624347A JP 60144321 A JP60144321 A JP 60144321A JP 14432185 A JP14432185 A JP 14432185A JP S624347 A JPS624347 A JP S624347A
Authority
JP
Japan
Prior art keywords
package
electromagnetic waves
conductive film
circuit board
blanking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60144321A
Other languages
English (en)
Inventor
Isao Watanabe
勲 渡辺
Nobuo Sato
信男 佐藤
Hitoshi Suzuki
均 鈴木
Masayuki Ochiai
正行 落合
Yukio Takigawa
幸雄 瀧川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60144321A priority Critical patent/JPS624347A/ja
Publication of JPS624347A publication Critical patent/JPS624347A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 電磁波放射妨害を極力抑止しかつまた外部空間からの妨
害電磁波を遮蔽するＩＣパッケージ体のシールド構成に
ついて提示されたものである。
〔産業上の利用分野〕
本発明は、特にデジタル化電子機器に組込まれる各種集
積回路素子の外装に係るパッケージのシールド方法に関
する。
近時、　Ｉｃ化技術の進展により電子機器の小形化軽量
化が進み、更にコンピュータのデジタル信号による制御
機能を効果的に利用するＩＣ化機器が各分野に導入され
つつある。これに伴い、これらの電子機器は信頼性を確
保する観点から、所謂ＥＭＩ（Ｅｌｅｃｔｒｏ　Ｍａｇ
ｎｅｔｉｃ　Ｉｎｔｅｒｆｅｒｅｎｃｅ　）対策が極め
て重要な課題となっている。即ち機器から外部空間に輻
射するノイズ遮断、もしくは妨害電磁波からの遮蔽が不
可欠とされる。
既にアメリカＦＣＣ（米連邦通信委員会）及び欧州諸国
では電磁波障害に対する規制が実施され又今後、更に規
制が強化される段階にある。
〔従来の技術と発明が解決しようとする問題点〕従来、
ＩＣパッケージは外装コストが低度、かつ量産性が良い
ことからエポキシ樹脂とかシリコン樹脂など絶縁性能に
優れたインジェクションモールド成形になる外装体を使
用している。そのためＥＭＩシールドに対し°ζ充分な
遮蔽対策となり得す。
これにより他の電子機器に対して周波数の高い不要電磁
波を放出したり、もしくは他の電子機器からの妨害電磁
波により誤動作を起こす等の問題がある。
〔問題点を解決するための手段〕
第１図は９本発明ＥＭＩシールド構成手段をしめずパッ
ケージ体の斜視図である。
樹脂成形になる絶縁パッケージ体１の表面に導電膜４を
塗着し、前記パッケージ体１を搭載するプリント基板７
の接地回路６と前記絶縁バ、２ケージの導電ＩＩ！４を
接続してなる本発明のパッケージのシールド方法として
、前記従来の問題点を解決したことである。
〔作　用〕
ＩＣパッケージの表面に塗着コートされた導電膜は１例
えば薄板ばねを打ち抜いた接続片５を介してプリント基
板７の接地回路６へ接続されることから、従来問題とさ
れた妨害電磁波の放出、あるいは外部からの妨害電磁波
による遮蔽が簡易に形成され該パッケージを使用する電
子機器の誤動作がなくなる。
〔実施例〕
以下、第１図の一実施例斜視図と、第１図の指標線Ａ−
Ａで切断せる第２図のＩＣパッケージの断面図を参照し
て本発明の詳細な説明する。
第１図斜視図において、■はエポキシ樹脂とかシリコン
樹脂など絶縁性能に優れたインジェクションモールド成
形になる外装体２（第２図）を被着せるパッケージであ
る。
３は該パッケージｌのＩＣ素子ｌＯから両側に導出され
たＤＩＰ構成の端子、４はパッケージｌの平坦な表裏両
面に塗着された導電膜１例えばニッケル粉あるいは銀・
銅複合粉をアクリル樹脂バインダで混練した塗料により
厚さ約４０μｍを塗布し乾燥せしめた導電膜である。
及び５は薄板ばねをプレス成形せる接続片である。例示
の如くパッケージ表面の前記導電膜４に対してこれをプ
リント基板７の接地回路６に導通をとって内蔵ＩＣ素子
の輻射電磁波に対する遮蔽を完全に取得するものである
。
前記遮蔽構成のプリント基板７実装になるパッケージに
ついて、ＨＭＩシールドルーム内において。
これを導電膜４を形成しない従来のＩＣパッケージと機
能比較をしたところ、導電膜を塗着する本発明のＩＣパ
ッケージは、従来のものに比べて輻射電磁波の電界強度
が１０〜１５ｄＢも低下することが知られている。
前記説明せる実施例は、導電性塗料による場合を示すが
例えば、めっき手段による導電膜形成。
あるいは金属蒸着手段による金属膜形成の導体遮蔽膜と
するも構わない。
〔発明の効果〕
以上、詳細に説明した本発明のパッケージのシールド方
法によれば、妨害電磁波の源をシールド出来るので電子
機器に要請される近時悪化する電磁環境対策として極め
て有効である。
【図面の簡単な説明】
第１図は本発明のシールド構成手段を示すパッケージ体
の斜視図。 第２図はＩＣパッケージ体の断面図（第１図のＡ−Ａ線
切断の断面図）である。 図中、ｌは絶縁パッケージ、　　４は導電膜。 ５は接続片、　　　　　　６は接地回路。 及び７はプリント基板である。

Claims (1)

    【特許請求の範囲】
  1. 樹脂成形になる絶縁パッケージ体（１）の表面に導電膜
    （４）を塗着し、前記パッケージ体（１）を搭載するプ
    リント基板（７）の接地回路（６）と前記パッケージの
    導電膜（４）を接続してなることを特徴とするパッケー
    ジのシールド方法。
JP60144321A 1985-07-01 1985-07-01 パツケ−ジのシ−ルド方法 Pending JPS624347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60144321A JPS624347A (ja) 1985-07-01 1985-07-01 パツケ−ジのシ−ルド方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60144321A JPS624347A (ja) 1985-07-01 1985-07-01 パツケ−ジのシ−ルド方法

Publications (1)

Publication Number Publication Date
JPS624347A true JPS624347A (ja) 1987-01-10

Family

ID=15359374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60144321A Pending JPS624347A (ja) 1985-07-01 1985-07-01 パツケ−ジのシ−ルド方法

Country Status (1)

Country Link
JP (1) JPS624347A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248547A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体集積回路装置のパッケージ
FR2665818A1 (fr) * 1990-07-27 1992-02-14 Mitsubishi Electric Corp Structure d'ecran pour des dispositifs electriques recouverts de matiere isolante.
US5679975A (en) * 1995-12-18 1997-10-21 Integrated Device Technology, Inc. Conductive encapsulating shield for an integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248547A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体集積回路装置のパッケージ
JP2689467B2 (ja) * 1988-03-29 1997-12-10 日本電気株式会社 半導体集積回路装置のパッケージ
FR2665818A1 (fr) * 1990-07-27 1992-02-14 Mitsubishi Electric Corp Structure d'ecran pour des dispositifs electriques recouverts de matiere isolante.
US5679975A (en) * 1995-12-18 1997-10-21 Integrated Device Technology, Inc. Conductive encapsulating shield for an integrated circuit

Similar Documents

Publication Publication Date Title
US7135643B2 (en) EMI shield including a lossy medium
US5596487A (en) Apparatus for RF shielding radio circuitry
CA2092371C (en) Integrated circuit packaging
US5975953A (en) EMI by-pass gasket for shielded connectors
CN100403864C (zh) 印制电路板的emi和rfi屏蔽
US20070246825A1 (en) High frequency module using metal-wall and method of manufacturing the same
KR970078796A (ko) 패러데이 케이지
US6490438B1 (en) Mobile phone having an improved shielded device
CN108429028A (zh) 抑制电谐振的电连接器
US5130896A (en) Apparatus for electromagnetic interference containment for printed circuit board connectors
KR20200112523A (ko) 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
JPS624347A (ja) パツケ−ジのシ−ルド方法
US10141703B1 (en) Connector module having insulated metal frame
US4942380A (en) Housing assembly having flexible shield and insulator
JPH073660Y2 (ja) Ｅｍｉ対策用回路基板
CN210340322U (zh) 一种电子器件的封装结构
JPH10104584A (ja) 液晶表示装置
JP2002299132A (ja) 電源トランス装置
KR102509396B1 (ko) 쉴딩 케이스 및 그 제조 방법
CN211497459U (zh) 一种镀铜胶带
US10804651B1 (en) Electromagnetic interference shielding for circuit board mounted connectors
JPH021920Y2 (ja)
JPH07202465A (ja) 高周波機器
JPH0766511A (ja) 回路基板
US6414383B1 (en) Very low magnetic field integrated circuit