KR100270817B1 - 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법 - Google Patents

초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법 Download PDF

Info

Publication number
KR100270817B1
KR100270817B1 KR1019970019918A KR19970019918A KR100270817B1 KR 100270817 B1 KR100270817 B1 KR 100270817B1 KR 1019970019918 A KR1019970019918 A KR 1019970019918A KR 19970019918 A KR19970019918 A KR 19970019918A KR 100270817 B1 KR100270817 B1 KR 100270817B1
Authority
KR
South Korea
Prior art keywords
package
bonding wire
chip
dielectric
bonding
Prior art date
Application number
KR1019970019918A
Other languages
English (en)
Other versions
KR970060456A (ko
Inventor
이해영
Original Assignee
이해영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해영 filed Critical 이해영
Priority to KR1019970019918A priority Critical patent/KR100270817B1/ko
Publication of KR970060456A publication Critical patent/KR970060456A/ko
Priority to US09/019,088 priority patent/US20010015490A1/en
Application granted granted Critical
Publication of KR100270817B1 publication Critical patent/KR100270817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

본 발명은 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과를 감소시키는 방법에 관한 것으로, 패키지 공정에서 본딩와이어가 공기중에 노출되는 부분에 비유전율이 3.5∼4.5인 유전체(10)를 몰딩하여 본딩와이어로 인한 기생성분을 감소시키고 정합특성을 개선토록 한 것이다. 몰딩된 이중본딩와이어(7'')를 모멘트법(Method of Moment)을 이용하여 해석하고 기존 본딩방법들의 특성과 비교하였다. 특히, 상기 유전체(FR-4 합성물)(10)의 유전율을 광대역 주파수에서 손실 및 변화를 고려할 수 있는 콜-콜(Cole-Cole) 모델을 이용하여 해석한 결과, 주파수 20GHz에서 기생 리액턴스는 11Ω으로 공기중의 단일 본딩와이어(7), 이중 본딩와이어(7') 및 리본 본딩와이어(11)에 비하여 각각 약 90%, 80% 및 60%가 감소하였다. 또한, 등가 특성임피던스는 60Ω으로 공기중의 단일 본딩와이어(7), 이중 본딩와이어(7') 및 리본 본딩와이어(11)의 235Ω, 133Ω 및 98Ω에 비하여 정합 특성이 크게 개선되었다. 또한, 이러한 정합 특성의 개선으로 20GHz에서 반사손실은 각각 15dB, 10dB 및 5dB이 개선되었고 삽입손실은 각각 2.5dB, 0.7dB 및 0.2dB이 개선되었다. 이러한 본 발명은 초고속 및 초고주파 소자용 실장 패키지에 응용되어 본딩와이어로 인한 내부소자의 특성저하를 최소화시키는 효과가 있다.

Description

초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
본 발명은 초고주파 소자 실장시 가장 많이 사용되는 세라믹, 금속밀봉(Hermetic) 패키지 혹은 플래스틱 패키지 구조에서 필연적으로 발생되는 본딩와이어(bonding wire)의 기생성분(parasitic element)을 극소화하기 위하여 초고주파소자의 실장 패키지 공정에서 소자 실장후 백메탈 상의 본딩와이어가 공기중에 노출되는 부분에 유전체를 몰딩하여, 상기 몰딩 유전체가 본딩와이어와 백메탈과의 사이에서 분포 용량성 리액턴스를 구현하도록 하므로써 패키징된 초고주파 소자가 수 십 GHz 이상의 높은 주파수까지 우수한 신호전송 특성을 가질 수 있도록 한 초고주파 소자실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소 방법에 관한 것이다.
최근 이동통신, 멀티미디어 산업의 급속한 발전은 정보화 사회로의 진행을 가속화시키고 있다. 또한 사용자에 대한 고품질 정보 서비스를 만족시키기 위한 대용량 및 초고속 통신 시스템의 개발이 지속적으로 진행중이다. 이로 인하여, 고집적·고주파 정보통신용 반도체 소자의 개발의 중요성이 강조되고 있으며, 이는 반도체 칩(chip) 자체의 설계 제작 기술 뿐 아니라, 소자의 실장(package) 기술의 개발을 전제로 한다.
그 동안 국내외의 실장 기술은 상대적으로 낮은 밀도와 낮은 주파수의 반도체 칩을 대상으로 고려되어 왔으므로 인하여, 주로 기계적·재료적 측면에서 연구가 수행되었다. 그러나, 상기와 같은 사용분야에서는 제품에 사용되는 반도체 칩의 정보 처리량이 급속히 증가하고, 이동통신 등 무선통신 제품에서 초고주파 소자의 사용이 급증하면서 필연적으로 소자의 동작 주파수 및 속도가 급격히 높아지므로써 반도체 칩 자체 뿐만 아니라, 외부연결선·실장물질·실장형태 등의 외적인 요소에 의하여서도 반도체 소자의 전체적인 특성이 크게 영향을 받는다. 실제의 경우에 있어서, 패키지된 내부 반도체 칩이 패키지 외부 회로와 신호를 주고 받는 대표적인 외부 연결선의 하나인 본딩와이어는 초고주파 칩 소자의 패키징에 있어서 주요한 기생 인덕턴스로 작용하여 초고주파 소자의 신호 전송 특성을 제한하는 중요한 요인이 되고 있다.
이러한 근래에 수요가 증가하고 있는 모노리딕 초고주파 집적회로(MMIC ; Monolithic Microwave Integrated Circuit, 이하 MMIC라 칭한다)의 패키지 설계는 다음과 같은 점에 있어서 종래의 저주파 칩 패키지 설계 보다 매우 어렵다. 즉,
­ MMIC 패키지는 하우징에 속하는 것이 아니라 회로에 속한다.
­ 초고주파에 의해 생성되는 전자파를 패키지 내·외부로 제어하여야 한다.
­ 주파수가 증가할 수록 패키지의 기생성분의 문제가 더욱 심각해진다.
­ 패키지구조에서 기계적·전기적·열적 요인들을 충분히 고려하여야 한다.
­ 패키지 규격의 설계에 있어서 업계 표준화를 고려하여야 한다.
이와 같이, 초고주파 소자를 실장하는 패키지의 설계에 있어서는 종래의 저주파 칩 소자 패키지에서 보다 엄격한 패키지 관련 요소들이 고려되어야 하며, 특히 기생성분의 발생문제에 대한 적절한 대책이 요구되어져 왔다. 이에 따라, 종래에는 초고주파 소자 실장 패키지에서 발생되는 기생성분을 보상하기 위하여 패키지 외부에서 별도의 정합회로를 통하여 처리하므로써 메인 회로 구성의 복잡함과 원가상승의 문제를 수반하여 왔다. 이러한 종래의 MMIC 패키지는 도 1에서와 같은 멀티 레벨의 패키지 구조를 가지고 있다. 즉, 레벨1의 디바이스 조립단계에서는 전계효과트랜지스터(FET ; Field Effect Transistor)나 다이오드 등과 같은 능동소자나 수동소자 또는 바이어스 라인 등과 같은 다양한 회로 소자들이 용기(container)에 담겨서 칩 형태로 세라믹 패키지에 조립되고, 이 세라믹 패키지는 레벨2의 부품 조립단계에서 다른 능동소자 또는 수동소자 등이 포함되어 있는 기판(substrate) 위에 조립되어 동축 케이블이나 기타 다른 연결자가 있는 하우징(housing)에 넣어져 조립된다. 레벨3의 모듈/시스템 조립단계에서는 상기 레벨2에서 조립된 패키지가 다시 또 다른 하우징에 조립되어 있는 보드(board)에 조립되는 다층의 복잡한 멀티 레벨 구조를 가지고 있다.
이러한 초고주파 소자의 실장 패키지에서 실제 사용되고 있는 패키지 형태에 따라, 본딩와이어는 여러 가지로 나누어질 수 있는 데, 도 2a∼2c는 종래의 초고주파 소자 실장 패키지에 있어서 공기중의 단일 본딩와이어(7), 공기중의 이중 본딩와이어(7') 및 공기중의 리본 본딩와이어(11) 패키지 구조를 나타낸 각각의 개념도로서, 이들 각 패키지에서 나타나는 소자 내부와 외부 회로와의 전기적 연결선인 본딩와이어 구조는 MMIC 및 하이브리드 초고주파 회로(HMIC ; Hybrid Microwave Integrated Circuit, 이하 HMIC라 칭한다)에서 일반적으로 관찰되는 구조들이이다.
상기 도 2a의 초고주파 실장 패키지에서 공기중의 단일 본딩와이어(7)에 상기한 기생 인덕턴스가 발생하는 것을 줄이기 위하여, 도 2b에서와 같은 공기중의 다중 본딩 와이어, 특히 공기중의 이중 본딩와이어(7') 패키지 구조가 사용된다. 이 구조에서는 상기 도 2a에서의 단일 본딩와이어(7)를 병렬로 연결하여 기생 인덕턴스 성분을 감소시키고 고주파 전송 특성을 개선시키나, 고밀도 집적회로에서는 와이어 간의 좁은 사이 간격에 의하여 상호 인덕턴스가 증가하므로 기생 성분의 감소효과가 포화되는 특성을 갖는다. 한편, 도 2c의 공기중의 리본 본딩와이어(11) 패키지 구조는 공기중의 단일 또는 이중 본딩와이어 구조에 비하여 전류분산, 도체저항 감소, 인덕턴스 감소 등의 장점이 있으나 공정상의 유연성이 부족하여 양산을 위한 자동화 공정이 매우 어렵다는 단점이 있다. 그리고, 리본 본딩시 소자에 과도한 스트레스를 줄 수 있어 소자의 신뢰성을 저하시킬 우려가 있다.
따라서 본 발명의 목적은 초고주파 소자 실장시 가장 많이 사용되는 세라믹, 금속밀봉 패키지 혹은 플래스틱 패키지 구조에서 필연적으로 발생되는 본딩 와이어의 기생성분을 종래와 같이 외부 회로에 의하여 처리하게 하지 않고, 패키지 내부에서 자체적으로 감소시키게 하여 회로구성의 간편과 원가의 절감을 동시에 꾀하면서 초고주파 소자실장 패키지에서 발생되는 기생성분에 따른 문제점을 극소화할 수 있도록 하기 위하여, 초고속 소자 패키지의 백메탈(back metal) 상에 조립되는 초고주파 소자 칩과 본딩패드와 리드스트립 간에 연결되는 본딩와이어가 공기(air) 중에 노출되는 공간에 소정의 유전율을 갖는 유전체를 몰딩하여 상기 본딩와이어가 백메탈 사이에서 갖는 정전용량을 증가시키므로써 패키지에서 생성되는 유도성 기생성분에 의한 전류 흐름의 방해를 보상하게 하여 반사 및 삽입 손실을 개선하도록 한 초고주파소자 실장패키지 및 그 패키지에서 사용되는 본딩와이어의 기생효과 감소 방법을 제공하는 데 있다.
도 1은 초고주파소자 실장 패키지의 멀티 레벨 구조를 개략적으로 나타낸 개념도이다.
도 2a∼2c는 종래 초고주파소자 실장 패키지에서의 공기중의 단일 본딩와이어, 이중 본딩와이어 및 리본 본딩와이어의 구조를 나타낸 각 패키지의 개념도이다.
도 3a는 본 발명에 의한 초고주파소자의 실장 패키지에서 본딩와이어가 공기중에 노출되는 공간을 유전체로 몰딩한 패키지의 조립 상태를 나타낸 개념도이다.
도 3b∼3c는 도 3a에서 유전체로 몰딩한 본딩와이어의 특성을 검증하기 위하여 실측 제작한 테스트 패키지의 측면도와 평면도이다.
도 4a는 상기 도 2a∼3a의 각 실장 패키지에서 각 본딩와이어의 주파수에 따른 본딩패드에서 본 입력 임피던스를 모멘트법으로 계산하여 나타낸 그래프도이다.
도 4b는 상기 도 2a∼3a의 각 실장 패키지에서 각 본딩와이어의 주파수에 따른 유효 기생 인덕턴스를 모멘트법으로 계산하여 나타낸 그래프도이다.
도 5a는 상기 도 2a∼3a의 각 실장 패키지에서 각 본딩와이어의 주파수에 따른 입력 임피던스를 50Ω 스미스 차트에 나타낸 그래프도이다.
도 5b는 상기 도 2a∼3a의 각 실장 패키지에서 각 본딩와이어의 50Ω 리드스트립에 대한 반사 계수(S11)를 나타낸 그래프도이다.
도 5c는 상기 도 2a∼3a의 각 실장 패키지에서 각 본딩와이어의 50Ω 리드스트립에 대한 전송 계수(S21)를 나타낸 그래프도이다.
도 6은 상기 도 3a∼3c의 본 발명에 의해 유전체로 몰딩한 이중 본딩와이어 패키지에서 와이어간 폭과 유전율을 변화시켰을 때의 등가 특성임피던스를 나타낸 그래프도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 백메탈 2 : 칩
3 : 알루미나 4 : 본딩패드
5 : 리드스트립 6 : 스티치본딩
7, 7',7'' : 본딩와이어 8 : 세라믹탭1
9 : 세라믹탭2 10 : 유전체
11: 리본 12 : 베이스 기판
이러한 목적을 달성하기 위한 본 발명의 초고주파소자 실장 패키지는 MMIC 및 HMIC에 일반적으로 사용되는 공기중의 본딩와이어가 적용된 초고주파소자 실장 패키지에 있어서, 상기 패키지의 백메탈 위에 조립되는 칩 상에 형성되는 본딩패드와 리드스트립 간에 연결되는 본딩와이어가 공기에 노출되는 부분을 소정의 유전율을 갖는 유전체로 채워서 몰딩시키는 초고주파 소자 실장패키지 구조로 되어 있으며, 또한 초고주파소자 실장 패키지에 사용되는 본딩와이어의 기생효과를 감소시키는 방법에 있어서는 상기 초고주파 소자가 실장되는 패키지 내부에서 본딩와이어가 공기중에 노출된 부분에 FR-4 합성물로 된 초고주파용 저손실 유전체를 몰딩하여 채운 후 60°C 근처에서 수분간 경화(curing)시켜서 초고주파 소자의 실장 패키지의 본딩와이어에서 발생되는 기생효과를 감소시킬 수 있도록 되어 있다.
이하, 첨부된 도면을 참조하여 본 발명의 초고주파소자 실장패키지의 구조 및 기생효과 감소 방법을 상세히 설명한다.
도 3a는 본 발명에 의해 초고주파 소자의 실장 패키지에서 본딩와이어 노출부를 유전체로 몰딩한 패키지의 조립 상태를 나타낸 개념도이고, 도 3b∼3c는 상기 도 3a의 유전체로 몰딩한 본딩와이어의 특성개선 효과를 검증하기 위하여 실측 제작한 테스트 패키지의 측면도와 평면도이다.
본 발명은 MMIC 및 HMIC에서 일반적으로 관찰되는 기존의 연결선 구조인 도 2a의 공기중의 단일 본딩와이어(7), 도 2b의 공기중의 이중 본딩와이어(7'), 도 2c의 공기중의 리본 본딩와이어(11)와 본 발명에 의한 도 3b 내지 도 3c의 유전체로 노출된 공간을 채운 본딩와이어(7'') 구조를 한 초고속 소자 실장 패키지의 실측 제작물을 대상으로 하여, 모멘트법을 이용한 전기적 특성 해석을 위하여 실험적으로 관찰된 구조와 오차를 최소화하는 범위 내에서 상기 본딩 구조들을 선형화하였다.
상기 도 2a에서 도시된 초고주파 실장 소자에는 백메탈(1) 위에 조립되는 칩(2) 위의 본딩패드(4)와 알루미나(3) 측의 리드스트립(5) 간에 연결된 본딩와이어(7)가 도시되어 있는 데, 직경이 25μm이고 재질이 금(Au)인 상기 본딩와이어(7)는 100μm 두께의 칩(2)과, 10μm 두께의 본딩패드(4)와, 특성 임피던스가 50Ω인 마이크로스트립 형태의 리드스트립(5) 상에서 볼-스티치(ball-to-stitch) 방식으로 와이어의 길이가 1.1mm가 되도록 본딩된 것으로, 대부분의 초고주파 소자 실장시 관측되는 가장 대표적인 구조이다.
도 2b에 나타낸 이중 본딩와이어(7')는 상기 도 2a에서와 같은 구조를 갖는 와이어 두 개를 200μm 간격으로 본딩한 것이다.
도 2c는 이중 본딩와이어와 리본 본딩와이어를 비교하기 위하여 도 2b에서와 같은 이중 본딩와이어와의 사이 간격과 동일한 리본 폭을 갖도록 하였다.
이러한 종래의 초고주파 소자 실장 패키지에 대하여, 본 발명에 의한 도 3a ∼ 도 3b는 상기 규격에 의해 도 1의 레벨 1 단계 조립을 한 테스트용 실측제작 패키지의 상태를 도시한 것으로서, 패키지의 베이스 기판(12) 상에 조립된 칩(2)과, 상기 칩(2) 상에 각각 형성된 본딩패드(4)와 리드스트립(5) 간에 이중 본딩와이어가 연결되고, 이 위에 세라믹텝1(8)과 세라믹텝2(9)가 상기 이중 본딩와이어만이 공기중에 노출되도록 적층조립되는 종래 초고주파 소자 실장 패키지에서 상기 이중 본딩와이어가 공기중에서 노출되는 공간 부분에 기계적·전기적으로 안정성을 가지고 경제적인 폴리머 계열의 FR-4 합성물로 된 액체 상태의 초고주파용 저손실 유전체(10)로 몰딩한 초고주파소자 실장 패키지를 도시하였다. 이 때, 상기 도 3a 내지 도 3b에 나타낸 유전체(10)는 기계적·전기적으로 안정성을 가진 경제적인 폴리머 계열의 FR-4 합성물로 된 유전물질을 사용하였다. 도 3b ∼ 3c의 미설명 부호 13은 본 발명에 의한 테스트 실측 모델에서 초고주차소자의 각 종 데이터를 측정하기 위한 측정용 어댑터이고, 부호 14는 상기 어댑터(13)를 통하여 패키지의 외부측으로 전달되는 각 종 실측 데이터를 검정하는 프로브이다.
한편, 초고주파소자 실장패키지 본딩와이어의 기생효과를 감소시키는 방법에서는 초고주파소자 실장패키지의 백메탈(1) 상에 조립되는 칩(2)과, 상기 칩(2) 상의 본딩패드(4)와, 리드스트립(5) 간에 연결되는 이중 본딩와이어(7'')가 공기중에 노출되는 부분에 소정의 유전율을 갖는 유전체(10)를 채워서 몰딩한 후 60。C에서 수 분간 경화시키므로써 초고주파소자 실장패키지의 본딩와이어에서 발생되는 기생효과를 감소시키도록 되어 있다.
이하에서는, 상기와 같이 이루어지는 본 발명에서 초고주파소자 실장 패키지의 연결선으로 사용되는 이중 본딩와이어(7'')의 특성을 알아보기 위하여 현재 MMIC 및 HMIC에 널리 쓰이고 있는 기존의 공기중의 단일 본딩와이어(7)와 이중 본딩와이어(7') 및 리본 본딩와이어(11)의 특성과 각각 비교하였다.
도 2a 내지 도 3a에 사용된 각각의 연결선 구조들에 대하여 모멘트법을 이용하여 본딩패드(4)에서 본 전체 입력 임피던스를 1 GHz에서 30 GHz까지 계산하였다. 상기 각 연결선 구조를 균일 전송선로로 모델링하여 특성 임피던스를 구한 다음, 50Ω 선로에 대한 정합 특성을 고찰하였다. 특히, 본 발명에서 제안한 구조의 해석시 FR-4 합성물의 광대역 유전율 모델인 콜-콜 모델(Cole-Cole model)을 이용하여 주파수에 따른 유전율의 변화와 손실이 본딩와이어(7'')에 미치는 영향을 정량적으로 고려하였다. 한편, 초고주파 대역에서 본딩와이어는 일종의 전송선로로 등가 특성 임피던스를 정의할 수 있으며 비교적 큰 특성 임피던스로 부정합 특성을 보인다. 이러한 부정합 특성을 향상시키기 위하여 본딩와이어가 연결되는 부분에서 리드스트립의 폭을 증가시켜서 용량성 성분을 구현하고 이로써 본딩와이어의 유도성 성분을 상쇄시킬 수 있는 데, 그러나 용량성 성분이 리드스트립의 종단 부분(flared lead strip)에만 집중적으로 분포하기 때문에 본딩와이어의 기생 인덕턴스와 결합하여 일종의 공진회로가 구성되므로 광대역 주파수에서의 효과적인 전송특성의 개선을 기대할 수 없다.
이에 반하여, FR-4 합성물로 몰딩한 이중 본딩와이어(7'')에서는 몰딩된 유전물(10)이 백메탈과의 사이에서 분포 용량성 리액턴스를 구현하므로 수 십 GHz 이상의 높은 주파수까지에서 우수한 정합 특성 및 신호 전송 특성을 보장할 수 있다.
일반적으로 FR-4 합성물의 유전율은 4.5 근처의 값으로 가정되어 왔으나, 본 발명에서 제안된 구조의 본딩와이어에 미치는 전기적 영향을 광대역에서 고려하기에는 부적합하므로, 모멘트법을 이용한 해석시 FR-4 합성물의 광대역 주파수에 관계하는 유전율을 새로 모델링하는 것이 중요하다. 상기 FR-4 합성물의 주성분은 보강재(reinforcement)와 수지(resin)이고, 이 외의 여러 첨가재로 구성되어 있다. 이 FR-4 합성물의 전기적 특성을 표현하는 유전율은 보강재와 수지의 체적비의 함수로 표현 가능하며, 다음 식으로 간단하게 표현할 수 있다.
ε = ε 0 ε r = ε 0 (ε r ' -jε r '' )(1)
여기에서,ε 0, ε r, ε r ' , ε r '' 는 각각 자유공간의 유전율, 비유전율, 비유전율의 실수부분과 허수부분에 해당한다.ε r ' 은 최대 이완 주파수(f m )를 중심으로 하는 주변 주파수 대역에서 급격하게 감소하는 만곡부를 보인다. 그리고ε r '' 는 시변전장에 따른 유전체 이완 현상에 의한 유전체 손실을 표현하며, 주파수에 따라 증가하다가f m 이후 감소한다. 그리고, 이러한 복소 비유전율의 주파수에 따른 변화는 폴리머의 대표적 유전율 모델인 다음과 같은 드바이(Debye) 분산 방정식에 의하여 표현될 수 있다.
ε r (ω) =ε ∞ +
Figure kpo00001
(2)
여기에서 ω,ε s , ε ∞ , 그리고 τ(=1/(2πf m ))는 각각 각주파수, 저주파(≪f m )에서의 유전 상수의 실수부분, 고주파(≫f m )에서의 유전 상수의 실수부분 및 분극이완 시간을 의미한다. 그러나 상기의 드바이 방정식은 단일 완화 작용에 관하여는 잘 표현하나, 복합 폴리머계 물질인 에폭시 몰딩 화합물인 EMC(Epoxy Molding Compounds)의 다중 완화 작용에 의한 분산 효과를 고려할 수 없으므로, 상기 드바이 방정식을 부분적으로 수정한 콜-콜 모델을 이용하여 복소 비유전율을 다음의 식으로 나타낼 수 있다.
ε r =ε ∞ +
Figure kpo00002
단, 0≤α≤1 (3)
위 식에서 α는 다중완화 작용을 고려할 수 있도록 하기 위한 분산 인자(disperse coefficient)이다. 상기 식 (3)에 의하여 모델링된 FR-4 합성물의 유전율을 모멘트법 해석시 입력하여 본딩와이어의 신호전송에 미치는 재료의 영향을 보다 정확히 고려할 수 있도록 하였다. 실제 측정 결과와 일치하는 FR-4 합성물에 대한 콜-콜 모델의 파라미터를 계산한 결과, 수지의 체적비가 72.4%인 FR-4 합성물의 복소 비율에 관한ε s , ε ∞ , τ, α의 값으로 각각 3.89, 4.71, 0.106, 0.28을 얻었다.
도 2a 내지 도3a에 나타낸 여러 연결선 구조들에 대해 상기 모멘트법을 이용하여 광대역 주파수에서 해석하였다. 여러 선형 와이어들의 연결로 근사된 본딩와이어에 흐르는 전류를 잘 표현할 수 있도록, 와이어를 인가 신호 파장의 1/32 배 이상으로 분할하였다. 또한, 리본 본딩와이어(11)는 횡방향 전류 분포(transverse dis- triction)를 충분히 나타낼 수 있도록 리본을 여러 직선 와이어로 표현하는 와이어 그리드(wire-grid) 모델을 이용하여 모멘트법을 적용하였다. 모멘트법 계산시 각 선형와이어는 다시 여러 개로 2차 선형분할한 후 전류를 펄스 확장(pulse expan- sion) 함수로 전개하고, 다시 펄스 시험(pulse test) 함수를 이용하여 갈레킨 계산(Garlekin's process)을 수행하였다. 본딩패드의 자체 정전용량은 매우 작으므로 모멘트법 계산의 편의를 위하여 무시하였다. 또한, 기판모드들(substrate modes)은 100GHz 이상에서 발생되며 본딩와이어의 방사효과(radiation effect) 및 기판모드와의 결합효과(substrate coupling effect)는 매우 작으므로 계산이 고려된 주파수대역에서 본딩와이어 양쪽끝의 구조 및 유전율의 불연속효과를 무시하였다.
각 본딩와이어(7, 7', 7'')의 직경은 25μm로, 와이어의 길이나 고려되는 주파수 범위의 파장에 비하여 매우 작기 때문에 와이어에 흐르는 전류는 와이어의 축 방향 성분만으로 가정할 수 있다. 이 분할된 와이어 상의 미지 전류(unknown currents)에 의하여 산란되는 전자장은 로렌쯔 조건을 이용하여 균일 공간 상의 그린 함수에 의해 나타낼 수 있다. 각 펄스 분할에 분포하는 전장과 포텐셜의 위상이 2차 분할된 전류 펄스에서 일정하다고 가정하므로써, 동일한 펄스 시험 함수를 이용하여 와이어의 세부 분할에서의 전장, 벡터 포텐셜, 전하 밀도 분포를 전류 확장 계수를 통하여 각각의 시험 분할에서 이산화한다. 이렇게 이산화된 식은 다음의 적분식(Ψm,p,q)을 정의하여 N × N 행렬 형태의 잘 알려진 회로망 식으로 정리할 수 있다.
[Z][I]=[V] (4)
여기서,
[I] = [ I1I2… In]T
Figure kpo00003
[V] = [ E→ i(s1)·s→ 1E→ i(s2)·s→ 2 → i m → m T
위에서 k(s-s')는 다음과 같이 전체 와이어 둘레에서의 그린함수를 적분하여 계산된다.
k(s-s') =
Figure kpo00004
Figure kpo00005
dΦ(5)
위 모멘트법 계산 과정중 작은 손실을 갖는 유전체(10)에 의한 분극 및 이완 현상은 복소 유전상수(ε=ε'-jε'')를 이용하여 고려하였으며, 백메탈(1)은 영상이론 (image theory)을 이용하여 영상와이어로 대체되었다. 본딩와이어(7, 7', 7'')의 입력임피던스는 인가전압을 본딩패드(4) 위치에서의 입력 전류로 나누어 계산된다.
이상의 모멘트법 계산 결과로부터 본딩와이어(7, 7', 7'') 양 끝 단의 본딩패드(4) 및 리드스트립(5)의 각 접속점에서 두 전류(I1, I2)를 추출하고 이로부터 산란계수(S-parameter)를 계산할 수 있다. 연결선 양 끝의 본딩패드(4)와 리드스트립(5)과의 접속점을 각각 포트 1과 포트 2로 정의할 때, 리드스트립(5)의 특성 임피던스(ZL2)는 50Ω으로 기준 임피던스와 같으므로 포트 2에서의 입사 전압 V2 +가 존재하지 않게 된다. 이때, 포트 1에서의 입력 임피던스(Zin1)로부터 다음 식을 이용하여 반사손실을 구할 수 있다.
Figure kpo00006
(6)
한편, 삽입 손실은 포트 1에 구동 전원과 함께 전원 저항(ZL1=50Ω)을 직렬연결 하여 포트 1을 정합한 후 정합된(ZL2=50Ω) 포트 2에 전송되는 전압(V2)을 포트 2의 전류(I2)로부터 구하여 다음 식으로 계산한다.
Figure kpo00007
(7)
본딩와이어(7, 7', 7'')의 전송 특성을 이해하기 위하여 와이어의 높이가 부분적으로 불균일한 전송 구조를 근사적인 균일 전송선으로 묘사한 후 등가 특성 임피던스(Z0)를 구하였다. 이는 고려된 본딩와이어의 구조가 길이에 비하여 높이의 변화율이 매우 작으므로 그 특성 임피던스의 불균일성이 매우 낮아서 Quasi-TEM 모드 해석이 가능하기 때문이다. 여기서, 모멘트법으로 구한 본딩와이어(7, 7', 7'')의 입력 임피던스(Zin1)로부터 등가 균일 전송선로식을 이용하여 다음과 같이 등가 균일 특성 임피던스(Z0)를 계산할 수 있다.
Figure kpo00008
(8)
위 식에서Z L2 , γ,l은 각각 리드스트립(5)의 특성 임피던스, Quasi-TEM 모드의 복소 전송 상수, 본딩패드(4)로부터 리드스트립(5) 간의 각 연결점인 스티치본딩(6) 까지의 직선거리를 나타낸다. 도 2a∼도 3a의 공기 중의 본딩와이어 εγ',εγ''는 각각 해석된 전 주파수에서 1, 0을 사용하였다.
이러한 해석 결과, 종래의 공기중의 단일 본딩와이어(7), 공기중의 이중 본딩와이어(7'), 공기중의 리본 본딩와이어(11), 그리고 본 발명에 의한 FR-4 합성물로 몰딩한 이중 본딩와이어(7'')의 주파수에 따른 입력 임피던스와 유효 기생 인덕턴스를 모멘트법으로 계산하여 도 4a 및 도 4b에 각각 도시하였다.
먼저, 도 4a로부터 볼 수 있듯이 주파수의 증가에 따라 입력 저항과 입력 리액턴스가 모두 증가함을 볼 수 있다. 주파수 30 GHz에서 네 연결선간의 입력 저항의 차이는 최대 20Ω 이하인 것에 반하여, 입력 리액턴스는 공기중의 단일 본딩와이어(7)와 몰딩된 이중 본딩와이어(7'') 간에 최대 150Ω의 차이가 발생되는 것이 관찰되었다.
이로부터, 네 가지 연결선의 전기적 특성의 차이는 주로 입력 리액턴스에 의해 결정됨을 알 수 있다. 주파수가 증가함에 따라 공기중의 단일 본딩와이어(7), 리본 본딩와이어(11), 그리고 FR-4 합성물로 몰딩한 이중 본딩와이어(7'')의 순서로 입력 리액턴스가 증가한다. 고려한 전체 주파수 영역에서 FR-4 합성물로 몰딩한 이중 본딩와이어(7'')의 입력 리액턴스가 최소임을 확인하였다. 유전체 몰딩을 적용한 본 발명의 본딩 기법은 20GHz에서 기존의 단일, 이중, 리본 본딩 방법에 비하여 각각 약 90%, 80%, 60%의 입력 리액턴스의 감소를 보였다. 이러한 리액턴스의 감소는 유전체(10)로 인한 용량성 리액턴스가 기존의 본딩와이어에서 우세했던 유도성 리액턴스를 넓은 주파수 영역에서 상쇄하기 때문이다.
또한, 도 4b로부터는, 공기중의 단일 와이어(7)의 실효 기생 인덕턴스가 20GHz에서 0.8nH로 큰 기생 성분으로 작용함을 알 수 있다. 이에 비하여 공기중의 이중 와이어(7')는 50%의 인덕턴스 감소효과를 가짐을 볼 수 있다. FR-4 합성물로 몰딩한 이중 본딩와이어(7'')의 실효 기생 인덕턴스는 계산이 고려된 전체 주파수 영역에서 0.1nH 이하로 전기적 특성이 우수한 리본 와이어(11)에 비하여서도 50% 감소 효과가 있음이 관찰되었다.
그리고, 도 5a에는 네 가지 연결선의 입력 임피던스를 50Ω Z-스미스 차트(Z-Smith chart)에 도시하여 정합 특성과의 관계를 고찰하였다. 모든 연결선 구조는 주파수 증가에 따라 전기적 길이가 증가하므로, 입력 임피던스는 스미스 차트 상에서 전압원 방향으로 회전하게 된다. 모든 본딩 구조는 1 GHz 이하에서는 부정합 특성을 무시할 수 있으나, 주파수가 증가함에 따라 부정합 특성이 증가된다. 이 때 FR-4 합성물로 몰딩한 이중 본딩와이어(7'')는 가장 작은 입력 임피던스의 증가를 보이며 회전 반경이 가장 작아 정합 특성이 가장 우수함을 알 수 있다. 실제 여러 연결선의 특성임피던스를 식(4)를 통하여 계산한 후 다음의 표 1에 정리하였다.
공기중의 단일 본딩와이어(7), 이중 본딩와이어(7'), 리본 본딩와이어(11)의 특성 임피던스는 각각 235Ω, 133Ω, 98Ω으로 50Ω 전송 선로에 비하여 큰 부정합 특성을 보이나, 본 발명에서의 유전체로 몰딩된 이중 본딩와이어(7'')의 특성 임피던스는 60Ω으로 정합특성이 종래의 연결선들에 비하여 크게 개선됨을 확인하였다.
연결선 구조에 따른 특성임피던스 및 반사 손실이 -10dB 이하인 주파수대역
특 성 공기중의 단일본딩와이어(7) 공기중의 이중본딩와이어(7') 공기중의 리본본딩와이어(11) 몰딩된 이중본딩와이어(7'')
특성 임피던스(Ω) 235 133 98 60
반사손실(≤-10dB) < 7 GHz < 14 GHz < 25 GHz < 30 GHz
도 5b 및 5c에 각 연결선 구조의 50Ω 전송 선로에 대한 반사계수(S11)와 전송계수(S21)를 도시하였다. 도 5b로부터는, 주파수 증가에 따라 FR-4 합성물로 몰딩한 이중 본딩와이어(7'')가 30GHz까지 -15dB 이하의 매우 작은 반사 손실로 우수한 정합특성을 갖게 되어 공기중의 단일 본딩와이어(7), 이중 본딩와이어(7'), 리본 본딩와이어(11)에 대하여 각각 15dB, 10dB, 5dB의 개선 효과를 보인다. 도 5c에서는 공기중의 단일 본딩와이어(7)의 경우 25GHz 이상에서 -3dB 이상의 삽입 손실로 신호 전송 특성이 크게 열화됨을 확인할 수 있다. 반사 손실의 경우와 마찬가지로 FR-4 합성물로 몰딩한 이중 본딩와이어(7'')는 우수한 정합 특성으로 25GHz에서 0.2dB의 매우 작은 손실만을 가짐을 볼 수 있다. 또한, 상기 표 1에 각 연결선 구조에 대하여 반사 손실이 -10dB 이하가 되는 주파수 범위를 나타내었다. 에폭시로 몰딩한 본 발명의 이중 본딩와이어(7'')가 가장 넓은 대역에서 신호 전송 특성을 보장할 수 있음을 볼 수 있다.
마지막으로, 여러 유전체로 이중 본딩와이어를 몰딩한 각각의 경우에 대하여 와이어의 사이 간격을 변화시키면서 특성 임피던스를 계산한 것을 도 6에 나타내었다.
여기에서 고려한 비유전율의 변화 범위는 실제 몰딩이 가능한 에폭시의 비유전율 중에서 선택하였으며 3.5에서 4.5 사이의 값을 이용하였다. 그리고, 도 6에서 폭이 일정한 경우 비유전율이 증가함에 따라 유전 효과의 증대로 특성 임피던스가 감소함을 확인하였다. 그리고, 비유전율이 일정한 경우 사이 간격이 증가함에 따라 특성 임피던스가 감소함을 볼 수 있는 데, 이는 사이 간격의 증가에 따른 와이어 간의 상호 결합 자장의 감소로 이중 본딩와이어의 자체 유도성 리액턴스가 감소하기 때문이다. 사이 간격을 증가시키고 특정 비유전율의 유전체를 이용할 경우 50Ω 정합이 이루어지는 최적 본딩 구조가 존재함을 관찰할 수 있다.
이상에서 살펴 본 바와 같이, 본 발명에서는 초고주파 소자의 실장시 발생하는 외부 연결선의 기생 성분을 감소시키기 위한 방법으로서 유전체 재료로 본딩와이어를 몰딩하는 구조를 제안하고 모멘트법을 이용하여 광대역 주파수에서의 입력 임피던스, 특성 임피던스, 입력 및 반사 손실의 전기적 특성을 해석하였다.
유전체(10)의 재료로는 FR-4 합성물을 이용하였으며, 콜-콜 모델을 이용하여 주파수에 관계하는 복소 유전율을 모델링하였다. 또한, 현재 사용되고 있는 공기중의 단일 본딩와이어(7), 이중 본딩와이어(7') 및 리본 본딩와이어(11)와의 해석을 동시에 수행하여 그 결과를 비교하였다. 20GHz 주파수에서 FR-4 합성물로 몰딩한 이중 본딩와이어(7'')의 기생 리액턴스는 11Ω으로 본 발명에 의한 유전체로 몰딩한 이중 본딩와이어(7'') 구조가 공기중의 단일 본딩와이어(7), 이중 본딩와이어(7') 및 리본 본딩와이어(11)에 비하여 각각 89%, 78%, 58%가 감소하여, 고려된 연결선 구조 가운데에서 가장 작은 기생 성분을 가진다는 것을 확인하였다. 또한, 본 발명에 의한 본딩와이어 구조의 특성 임피던스는 60Ω으로 다른 본딩와이어 구조에 비하여 정합 특성이 현저하게 향상된다는 것이 관찰되었다. 그리고, 반사 손실은 25GHz 이하에서 공기중의 단일 본딩와이어(7)와 이중 본딩와이어(7')에 비해 각각 15dB1, 10dB이 개선되었고 리본 본딩와이어(11)에 비해서도 5dB이 향상되었다. 이로부터, 30GHz 이하의 주파수에서 사용되는 초고주파 실장용 본딩와이어 구조에 적용되어 소자의 외부 정합특성 및 전체 성능을 크게 향상시킬 수 있음을 알 수 있다. 본 해석 결과는 초고주파 집적회로의 칩패드와 리드의 연결, 멀티칩 모듈에서 칩 간의 연결, 하이브리드 초고주파 회로에서의 연결에 유용하게 이용될 수 있다.
특히, 상기와 같은 본 발명에 의한 초고주파소자 실장 패키지에 사용되는 본딩와이어의 기생효과 감소방법의 적용범위는, 도 1에서의 칩 자체가 하나의 기판으로 대치되고 그 위에 여러 반도체 소자가 접착되는 형태의 멀티칩모듈에서 상기 기판 상의 여러 개의 모노리딕 집적회로의 본딩패드와 반도체 기판 위에 제작된 미세 도체 선로를 연결하여 전체의 다기능 반도체 소자를 구성하는 데 사용될 수 있다.
또한, 상기 도 1의 레벨1의 칩과 패키지의 리드스트립 간을 연결하는 본딩와이어에도 적용할 수 있는 한편, 레벨2의 기판의 리드스트립과 하우징의 도체 선로 간을 연결하는 본딩와이어에도 적용할 수 있고, 레벨3의 보드와 하우징의 외부 연결 커넥터를 연결하는 본딩와이어에도 적용할 수 있다. 그리고, 프린트 기판인 PCB 상의 패턴 위에 바로 패키지되지 않은 칩을 접착하고 칩의 본딩패드와 PCB의 패턴을 바로 본딩와이어로 연결하는 방식의 구조에도 적용할 수 있다.
이상에서와 같이 본 발명에 의해 유전체(10)로 몰딩된 이중 본딩와이어(7'') 패키지는 주파수 20GHz에서 기생 리액턴스가 11Ω으로 공기중의 단일 본딩와이어(7), 공기중의 이중 본딩와이어(7') 및 공기중의 리본 본딩와이어(11)에 비하여 각각 약 90%, 80% 및 60%가 감소하였다. 또한, 등가 특성 임피던스는 60Ω으로 공기중의 단일 본딩와이어(7), 공기중의 이중 본딩와이어(7') 및 공기중의 리본 본딩와이어(11)의 235Ω, 133Ω 및 98Ω에 비하여 정합특성이 크게 개선되었다. 그리고, 이러한 정합 특성의 개선으로 20GHz에서 반사 손실은 각각 15dB, 10dB 및 5dB이 개선되었고, 삽입 손실은 각각 2.5dB, 0.7dB 및 0.2dB이 개선되었다. 따라서, 본 발명은 초고속 및 초고주파 소자용 패키지에 응용되어 본딩와이어에 의한 실장시 특성 저하를 극소화할 수 있도록 하는 효과가 있다.

Claims (10)

  1. 세라믹 패키지, 금속밀봉 패키지 혹은 플래스틱 패키지 구조를 한 초고주파 소자 실장 패키지의 본딩와이어에서 발생되는 기생성분을 패키지 내부에서 자체적으로 감소시키게 하기 위한 초고주파소자 실장패키지 구조에 있어서,
    초고주파 소자 칩(2)의 내부회로와 외부회로 사이를 전기적으로 연결하는 연결선인 본딩와이어가 공기중에 노출되는 공간 부분에 소정의 유전율을 갖는 유전체(10)를 몰딩한 것을 특징으로 하는 초고주파소자 실장패키지.
  2. 제 1항에 있어서, 상기 유전체(10)는 백메탈(1) 상에 조립되는 칩(2) 상의 본딩패드(4)와 알루미나(3) 측의 리드스트립(5) 간에 연결되어 칩(2) 내부와 외부 회로 사이를 전기적으로 연결하는 본딩와이어가 상기 백메탈(1) 상에서 공기중에 노출되는 부분에 몰딩되는 것을 특징으로 하는 초고주파소자 실장패키지.
  3. 제 1항에 있어서, 상기 유전체(10)로 몰딩된 본딩와이어는 반도체 기판 위에 여러 개의 모노리딕 집적회로를 접착하고 본딩와이어로 상기 각 모노리딕 집적회로의 본딩패드와 반도체 기판 위에 제작된 미세 도체 선로를 연결하여 다기능 반도체 소자를 구성하는 멀티칩 모듈에서 상기 모듈 내부의 칩과 칩 간을 연결하는 본딩와이어에 적용된 것을 특징으로 하는 초고주파소자 실장패키지.
  4. 제 1항에 있어서, 상기 유전체(10)로 몰딩된 본딩와이어는 다층의 적층 구조를 한 멀티레벨 패키지에서 레벨1의 칩(2)과 패키지의 리드스트립 간을 연결하는 본딩와이어에 적용된 것을 특징으로 하는 초고주파소자 실장패키지.
  5. 제 1항에 있어서, 상기 유전체(10)로 몰딩된 본딩와이어는 다층의 적층 구조를 한 멀티레벨 패키지에서 레벨2의 칩(2)이 조립된 패키지 기판의 리드스트립과 하우징 간을 연결하는 본딩와이어에 적용된 것을 특징으로 하는 초고주파소자 실장패키지.
  6. 제 1항에 있어서, 상기 유전체(10)로 몰딩된 본딩와이어는 다층의 적층 구조를 한 멀티레벨 패키지에서 레벨3의 칩(2)이 조립된 보드와 하우징의 외부연결 커넥터 간을 연결하는 본딩와이어에 적용된 것을 특징으로 하는 초고주파소자 실장패키지.
  7. 제 1항에 있어서, 상기 유전체(10)로 몰딩된 본딩와이어는 프린트 기판(Printed Circuit Board) 상의 회로 패턴 위에 패키지되지 않은 칩을 접착하는 칩온보드(Chip On Board) 모듈에서 상기 프린트 기판에 접착되는 칩의 본딩패드와 프린트 기판 상의 회로 패턴 간을 연결하는 본딩와이어에 적용된 것을 특징으로 하는 초고주파소자 실장패키지.
  8. 제 1항 내지 제 7항에 있어서, 상기 본딩와이어는 이중본딩와이어(7'')인 것을 특징으로 하는 초고주파 실장 패키지.
  9. 제 1항 내지 제 7항에 있어서, 상기 유전체(10)는 비유전율의 변화 범위가 3.5 ∼ 4.5인 FR-4 합성물로 이루어지는 것을 특징으로 하는 초고주파소자 실장패키지.
  10. 세라믹 패키지, 금속밀봉 패키지 혹은 플래스틱 패키지 구조를 한 초고주파 소자 실장 패키지의 본딩와이어에서 발생되는 기생성분을 패키지 내부에서 자체적으로 감소시키게 하기 위한 방법에 있어서,
    칩(2) 또는 칩(2)이 조립된 패키지가 또 다른 칩(2) 또는 외부회로와 연결되는 연결선인 본딩와이어가 공기중에 노출되는 부분에 소정의 유전율을 갖는 유전체(10)를 채워서 몰딩한 후 60。C에서 수 분간 경화시켜서 초고주파소자 실장패키지의 본딩와이어에서 발생되는 기생효과를 감소시키는 것을 특징으로 하는 초고주파소자 실장패키지의 기생효과 감소방법.
KR1019970019918A 1997-05-22 1997-05-22 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법 KR100270817B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970019918A KR100270817B1 (ko) 1997-05-22 1997-05-22 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
US09/019,088 US20010015490A1 (en) 1997-05-22 1998-02-05 High speed digital and microwave device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019918A KR100270817B1 (ko) 1997-05-22 1997-05-22 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법

Publications (2)

Publication Number Publication Date
KR970060456A KR970060456A (ko) 1997-08-12
KR100270817B1 true KR100270817B1 (ko) 2000-11-01

Family

ID=19506646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019918A KR100270817B1 (ko) 1997-05-22 1997-05-22 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법

Country Status (2)

Country Link
US (1) US20010015490A1 (ko)
KR (1) KR100270817B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923851B2 (en) 2009-03-13 2011-04-12 Tessera Research Llc Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8253259B2 (en) 2009-03-13 2012-08-28 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025077A (ko) * 1997-09-10 1999-04-06 윤종용 인덕터
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
CA2418683C (en) * 2003-02-11 2007-01-02 Ibm Canada Limited - Ibm Canada Limitee Area-array with low inductance connecting device
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
DE102005012494A1 (de) * 2005-03-16 2006-09-28 Shf Communication Technologies Ag Verbessertes Bondverfahren zur Verbindung von Mikrowellenschaltungen
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
CN101657897B (zh) * 2007-04-17 2012-02-15 Nxp股份有限公司 制造具有应用于微电子封装的导电构件的元件的方法
US8436450B2 (en) * 2008-02-01 2013-05-07 Viasat, Inc. Differential internally matched wire-bond interface
JP5343510B2 (ja) * 2008-10-29 2013-11-13 ミツミ電機株式会社 半導体装置
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
EP2509105A1 (en) * 2011-04-04 2012-10-10 Nxp B.V. Semiconductor device having improved performance for high RF output powers
US20200098684A1 (en) * 2018-09-26 2020-03-26 Nxp Usa, Inc. Transistor, packaged device, and method of fabrication
US10672703B2 (en) 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication
JP7426702B2 (ja) 2020-02-13 2024-02-02 ザインエレクトロニクス株式会社 半導体装置
CN114019619B (zh) * 2021-10-26 2023-07-04 武汉光谷信息光电子创新中心有限公司 一种光器件集成的电路结构以及装配方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248547A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体集積回路装置のパッケージ
JPH03124052A (ja) * 1989-10-06 1991-05-27 Nec Corp 樹脂封止型半導体装置
JPH05211252A (ja) * 1992-01-06 1993-08-20 Nec Corp 半導体装置の製造方法
JPH0945822A (ja) * 1995-08-03 1997-02-14 Oki Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248547A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体集積回路装置のパッケージ
JPH03124052A (ja) * 1989-10-06 1991-05-27 Nec Corp 樹脂封止型半導体装置
JPH05211252A (ja) * 1992-01-06 1993-08-20 Nec Corp 半導体装置の製造方法
JPH0945822A (ja) * 1995-08-03 1997-02-14 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923851B2 (en) 2009-03-13 2011-04-12 Tessera Research Llc Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8253259B2 (en) 2009-03-13 2012-08-28 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8269357B2 (en) 2009-03-13 2012-09-18 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8575766B2 (en) 2009-03-13 2013-11-05 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US8994195B2 (en) 2009-03-13 2015-03-31 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and conductive reference element
US9030031B2 (en) 2009-03-13 2015-05-12 Tessera, Inc. Microelectronic assembly with impedance controlled wirebond and reference wirebond
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8802502B2 (en) 2010-09-16 2014-08-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8981579B2 (en) 2010-09-16 2015-03-17 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer rdl
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL

Also Published As

Publication number Publication date
KR970060456A (ko) 1997-08-12
US20010015490A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
KR100270817B1 (ko) 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
US4875087A (en) Integrated circuit device having strip line structure therein
US7854368B2 (en) Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
US7064623B2 (en) Coaxial line type components with low characteristic impedance
US5424693A (en) Surface mountable microwave IC package
KR100306988B1 (ko) 장치패키지
CN108711665A (zh) 矩形波导微带气密封过渡电路
EP1149469A1 (en) Wideband impedance coupler
WO2003069695A2 (en) Multilayer package for a semiconductor device
WO1994017552A1 (en) Plastic packages for microwave frequency applications
JP2014512135A (ja) ワイドバンドギャップパワートランジスタ用の改良されたマッチング技術
CN106532212A (zh) 一种基于陶瓷微带线的射频垂直过渡结构
JP3023265B2 (ja) 集積回路用パッケージ本体
Houzet et al. In-situ characterization up to 100​ GHz of insulators used in new 3D “System in Package on board”(SiPoB) technologies
Chun et al. Development of microwave package models utilizing on-wafer characterization techniques
Wentworth et al. The high-frequency characteristics of tape automated bonding (TAB) interconnects
Adela et al. Bondwire impedance compensation using a series transmission line section
US6576983B1 (en) Controlled impedance leads in a leadframe for high frequency applications
US6940165B2 (en) Impedance matched electrical interconnect using dielectric compounds
Ge et al. High-Performance Interconnects with Reduced Far-End Crosstalk for High-Speed ICs and Communication Systems
Xiao Characterization of bond wire interconnects in QFN packages
Goodman et al. High speed electrical characterization and simulation of a pin grid array package
US8319586B2 (en) Integrated circuit
JP4097054B2 (ja) 半導体装置の実装体及び半導体装置の実装方法
JPH0936617A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early publication
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee