JP3023265B2 - 集積回路用パッケージ本体 - Google Patents

集積回路用パッケージ本体

Info

Publication number
JP3023265B2
JP3023265B2 JP5250016A JP25001693A JP3023265B2 JP 3023265 B2 JP3023265 B2 JP 3023265B2 JP 5250016 A JP5250016 A JP 5250016A JP 25001693 A JP25001693 A JP 25001693A JP 3023265 B2 JP3023265 B2 JP 3023265B2
Authority
JP
Japan
Prior art keywords
speed signal
signal transmission
transmission line
tie bar
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5250016A
Other languages
English (en)
Other versions
JPH06204357A (ja
Inventor
勝章 杉野
雅仁 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP5250016A priority Critical patent/JP3023265B2/ja
Priority to US08/126,560 priority patent/US5373187A/en
Publication of JPH06204357A publication Critical patent/JPH06204357A/ja
Application granted granted Critical
Publication of JP3023265B2 publication Critical patent/JP3023265B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Waveguides (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路用パッケージ
本体に係り、特に、ストリップライン構造やマイクロス
トリップライン構造等の信号伝送構造を有してなるピン
グリッドアレイ型、マルチプルチップモジュール型或い
はランドグリッドアレイ型等の各種型式の集積回路用パ
ッケージ本体に関する。
【０００２】
【従来の技術】従来、例えば、ストリップライン構造を
有するピングリッドアレイ型集積回路用パッケージ本体
においては、図１８にて示すように、セラミック配線基
板１０の表面中央に集積回路を実装するためにチップキ
ャビティ１１を形成する。さらに、このチップキャビテ
ィ１１の外周部分に相当するセラミック配線基板１０の
環状部１２内に、例えば、８本の高速信号伝送線２０ａ
乃至２０ｈ及び複数の低速信号伝送線（図１８にては、
各低速信号伝送線３０ａ乃至３０ｕのみを示す）を、チ
ップキャビティ１１の周壁から放射状に延出するように
形成する。かかる場合、これらの高速信号伝送線及び低
速信号伝送線を、その一端部、即ちボンディングパッド
にて、チップキャビティ１１内に実装した集積回路４０
（図１９参照）に接続する。また、各高速信号伝送線２
０ａ乃至２０ｈの特性インピーダンスＺ0 を一定にする
ため、各高速信号伝送線２０ａ乃至２０ｈの幅を一定に
し、セラミック配線基板１０の環状部１２内にて各高速
信号伝送線２０ａ乃至２０ｈの上下にグランドパターン
或いは電源パターン（図１９では、高速信号伝送線２０
ｄに対する電源パターン或いはグランドパターンのみを
各符号２１及び２２により示す）を設けるようにしてあ
る。このようなことは、各低速信号伝送線についても同
様である。上述の電源パターンは、高速信号に対しては
接地されているのと同様の効果をもつため、グランドパ
ターンの代用として用いられるものである。さらに、セ
ラミック配線基板１０の環状部１２には、その下面側か
ら、８本の高速信号入出力用ピン５０ａ乃至５０ｈ及び
複数の低速信号入出力用ピン（図１８では、低速信号入
出力用ピン６０ａ乃至６０ｕのみを示す）を、それぞ
れ、入出力用端子部材として格子状に配置固着し、これ
ら各ピンの固着部を各ビアホール（図１９では、ビアホ
ール２３のみを示す）を介し各高速信号伝送線２０ａ乃
至２０ｈ及び各低速信号伝送線の延出端部即ち他端部に
接続するようにしてある。
【０００３】
【発明が解決しようとする課題】ところで、このような
集積回路用パッケージ本体においては、耐食性向上やワ
イヤとのボンディング性向上のために、ボンディングパ
ッド及び各ピンに電界メッキ処理を施すことが多い。か
かる場合、通常、各高速信号伝送線及び各低速信号伝送
線の延出端部からセラミック配線基板１０の外周端１２
ａにかけて、セラミック配線基板１０の環状部１２内に
各高速信号伝送線用メッキタイバー７０ａ乃至７０ｈ及
び各低速信号伝送線用メッキタイバー（図１８では、低
速信号伝送線用メッキタイバー８０ａ乃至８０ｕのみを
示す）が形成される。これらのメッキタイバーは、環状
部１２の外周端１２ａに、例えば、導電ペーストを塗布
して形成した導電層に電気的に並列に接続される。従っ
て、この導電層を通じて各メッキタイバーに電流を流し
電解メッキ処理を行えば、各ボンディングパッドや各ピ
ンに一挙にメッキ処理がなされる。
【０００４】しかしながら、このようなメッキ処理後、
上述の導電層は研磨により外周端１２ａから除去されて
も、各高速信号伝送線用及び各低速信号伝送線用のメッ
キタイバーは、除去されることなく、そのまま、セラミ
ック配線基板１０の環状部１２内に残されてしまう。か
かる場合、各低速信号伝送線では、信号周波数が低いた
め特に問題はないが、各高速信号伝送線では、信号周波
数が高いため、次のような現象が必然的に生ずる。
【０００５】この現象を理解し易くするために、信号周
波数が高い場合に、図２０にて示すように、ピン５０ｄ
に接続したビアホール２３を介して接続されているメッ
キタイバー７０ｄと高速信号伝送線２０ｄとにより形成
される回路構成を取り出して、分布定数回路により表し
てみると、図２１にて示すような回路構成となる。かか
る場合、インダクタンスＬ＝Ｌ1 とキャパシタンスＣ＝
Ｃ1 とからなるインピーダンスＺ01が高速信号伝送線２
０ｄの特性インピーダンスを特定し、一方、インダクタ
ンスＬ＝Ｌ2 とキャパシタンスＣ＝Ｃ2 とからなるイン
ピーダンスＺ02がメッキタイバー７０ｄの特性インピー
ダンスを特定する。そして、一般に高速信号伝送線の特
性インピーダンスがＺO ＝（Ｌ／Ｃ）1/2 により表され
ることを考慮すれば、Ｚ01が集積回路等の特性から要求
される特性インピーダンスを満たすように、各高速信号
伝送線の幅及びこの各高速信号伝送線と対応グランドパ
ターンとの間隔等を予め設計しておけばよいことにな
る。
【０００６】しかし、図２０の構成を参照しつつ上述の
ような分布定数回路から考察すると、ピン５０ｄに流れ
込む高速信号電流ｉはビアホール２３を介し高速信号伝
送線２０ｄ及びメッキタイバー７０ｄの双方に分流して
流れ込む。かかる場合、メッキタイバー７０ｄの高速信
号伝送線２０ｄとの非接続端は開放端になっているた
め、メッキタイバー７０ｄに流入した分流電流成分は、
同メッキタイバー７０ｄの開放端で反射されて高速信号
伝送線２０ｄとの接続部分に戻り、高速信号伝送線２０
ｄへの分流電流成分に合流すべく流入する。このこと
は、メッキタイバー７０ｄにおける分流電流成分の往復
時間の間に、高速信号伝送線２０ｄを流れる分流電流成
分は、先行して流れているため、上述の合流タイミング
が遅い程、つまり、メッキタイバー７０ｄが長い程、両
分流電流成分の合成電流は高速信号電流ｉよりもかなり
小さくなることを意味する。換言すれば、Ｚ01及びＺ02
により並列回路が形成されると考えると、上述のような
高速信号電流ｉの分流により形成される分布定数回路の
合成特性インピーダンス（以下、合成特性インピーダン
スＺという）は、Ｚ＝Ｚ01・Ｚ02／( Ｚ01＋Ｚ02）とな
る。このため、例えば、Ｚ01＝Ｚ02ならば、Ｚ＝Ｚ01／
２となり、設定済みの特性インピーダンスＺ01の半分に
なる。従って、ピン５０ｄからの高速信号電流ｉのメッ
キタイバー７０ｄへの流入、即ち、メッキタイバー７０
ｄのインピーダンスによる影響のために、高速信号伝送
線２０ｄの現実の特性インピーダンスが設計特性インピ
ーダンスよりも著しく減少するという不具合が生ずる。
一方、Ｚ02をＺ01に比べて大きくすれば、かかる不具合
は生じにくくなるが、このためには、各メッキタイバー
の幅を狭くすることが必要となる。しかし、高密度配線
されているため、各信号伝送線の幅もかなり狭く設計さ
れている。従って、各メッキタイバーの幅をさらに狭く
すると、各メッキタイバーの線切れを招くおそれがあ
る。このことは、各メッキタイバーの幅のみを極端に狭
くすることにより上記不具合に対処するのは困難である
ことを意味する。
【０００７】ちなみに、このような現象を、オシロスコ
ープによるＴｉｍｅ ＤｏｍａｉｎＲｅｆｌｅｃｔｉｏ
ｎ測定方法、即ち時間領域反射測定方法（以下、ＴＤＲ
測定方法という）を用いて測定してみた。このＴＤＲ測
定方法は、ある位置の特性インピーダンスを、測定試料
上のある位置と他の位置との間の信号伝送往復時間との
関連で測定する方法である。本実施例では、ピン５０ｄ
を除去し測定プローブをビアホール２３に直結した上
で、測定ケーブル（５０オーム同軸ケーブル）及び測定
プローブを通しビアホール２３を介し高速信号伝送線２
０ｄ及びメッキタイバー７０ｄに高速信号電流ｉを流入
させて、ＴＤＲ測定方法を用いて測定したところ、図２
２にて示すような測定結果が得られた。但し、高速信号
伝送線２０ｄの設計特性インピーダンスは５０オームと
し、同高速信号伝送線２０ｄの一端部（集積回路４０に
接続すべき部分）は開放状態にあるものとする。図２２
において、横軸は高速信号電流ｉの伝送往復時間即ち伝
送反射位置を表し、一方、縦軸は測定ケーブル、ビアホ
ール２３、高速信号伝送線２０ｄ及びメッキタイバー７
０ｄ上の対応伝送反射位置における特性インピーダンス
を表す。この場合、図２２にて、領域Ａが測定ケーブル
に対応し、領域Ｂが測定プローブに対応し、領域Ｃがビ
アホール２３、メッキタイバー７０ｄ及び高速信号伝送
線２０ｄに対応し、また、領域Ｄが高速信号伝送線２０
ｄの集積回路側の一端部に対応する。
【０００８】しかして、図２２によれば、領域Ａが、測
定ケーブル内の各位置までの高速信号電流ｉの伝送往復
時間とこれに対応する伝送反射位置での特性インピーダ
ンスとの関係を特定し、領域Ｂが、測定プローブ内の各
位置までの高速信号電流ｉの伝送往復時間とこれに対応
する伝送反射位置での特性インピーダンスとの関係を特
定し、領域Ｃが、ビアホール２３の先端部と高速信号伝
送線２０ｄの一端部即ちボンディングパッドとの間にあ
る各位置までの高速信号電流ｉの伝送往復時間とこれに
対応する伝送反射位置での特性インピーダンスとの関係
を特定する。また、領域Ｄは、開放状態となっているボ
ンディングパッドの特性インピーダンスを表しており、
本来は無限大の値を示すのであるが、測定器の応答速度
との関係で徐々に上昇している。ここで、領域Ｃによれ
ば、合成特性インピーダンスが２８．７オームまで低下
していることが認められる。このことは、ピン５０ｄの
位置からみた高速信号伝送線２０ｄの特性インピーダン
スが設計特性インピーダンス（５０オーム）に比べて著
しく低下していることを意味する。
【０００９】これに対しては、各高速信号伝送線用メッ
キタイバーの長さを短くすることが考えられるが、格子
状に配列した各ピンのすべてを、伝送回路の構成上、セ
ラミック配線基板１０の外端近傍に配置することはでき
ない。また、各ピンの位置は、集積回路の設計上で決め
られるものであるため、必ずしも、高速信号伝送用ピン
をセラミック配線基板１０の外端近傍に配置することは
できない。このため、各高速信号伝送線用メッキタイバ
ーを各対応ビアホール及び各対応高速信号線間の接続部
分にそれぞれ接続するという構成を前提とする以上、こ
れら各メッキタイバーの長さの短縮には自ずから制限が
生ずる。従って、上述した高速信号伝送線の特性インピ
ーダンスの低下という不具合は解消し得ない。
【００１０】本発明は、以上のようなことに対処するた
めに、集積回路用パッケージ本体において、生産技術上
必須とされるメッキタイバーを有しながら、信号伝送線
が高速信号伝送線として使用される場合の同信号伝送線
の特性インピーダンスを本来の値に適正に常に維持する
ようにしようとするものである。
【００１１】
【課題を解決するための手段】上記課題の解決にあた
り、第１の発明の構成は、集積回路を実装するための表
面部分を有する配線基板と、この配線基板の前記表面部
分以外の部分に設けられた高速信号入出力用端子部材
と、前記集積回路に接続される一端部と前記端子部材に
接続された他端部とを有し、前記配線基板の前記表面部
分以外の部分に形成された高速信号伝送線と、この高速
信号伝送線の前記一端部及び前記端子部材を電解メッキ
するために、前記配線基板にその外周端から内側へ向け
延在するように形成したメッキタイバーとを備えたパッ
ケージ本体であって、前記高速信号伝送線の一部を、同
高速信号伝送線の前記一端部及び他端部よりも前記配線
基板の外周端側に向け延在するように位置させて、この
延在部に、前記メッキタイバーの内側延在端部を接続す
るようにしたことにある。また、上記課題の解決にあた
り、第２の発明の構成は、集積回路を実装するための表
面部分を有する配線基板と、この配線基板の前記表面部
分以外の部分に設けられた複数の信号入出力用端子部材
と、前記集積回路に接続される一端部と前記複数の端子
部材のうちの対応端子部材に接続された他端部とをそれ
ぞれ有し、前記配線基板の前記表面部分以外の部分に形
成された複数の信号伝送線と、これら各信号伝送線の前
記一端部及び前記各端子部材を電解メッキするために、
前記配線基板にその外周端から内側へ向けて延在するよ
うに形成した複数のメッキタイバーとを備えたパッケー
ジ本体であって、前記各信号伝送線の一部を、前記各信
号伝送線の前記一端部及び他端部よりも前記配線基板の
外周端側に向けそれぞれ延在するように位置させて、こ
れら各延在部に、前記各対応メッキタイバーの内側延在
端部をそれぞれ接続するようにしたことにある。
【００１２】
【作用】上述のように第１の発明を構成したことによ
り、前記高速信号伝送線の前記一端部及び他端部の位置
よりも前記パッケージ本体の外周端側に位置する前記高
速信号伝送線の延材部に接続した前記メッキタイバーの
長さが、同メッキタイバーを前記端子部材と前記高速信
号伝送線との接続部分に接続する場合に比べて短くな
る。また、上述のように第２の発明を構成したことによ
り、前記各信号伝送線の前記一端部及び他端部の位置よ
りも前記パッケージ本体の外周端側に位置する前記各対
応信号伝送線の延材部にそれぞれ接続した前記各メッキ
タイバーの長さが、同各メッキタイバーを前記各対応端
子部材と前記各対応信号伝送線との接続部分にそれぞれ
接続する場合に比べて短くなる。
【００１３】
【実施例】以下、本発明の第１実施例を図面により説明
すると、図１乃至図３は、ピングリッドアレイ型集積回
路用パッケージ本体に本発明が適用された例を示してい
る。このパッケージ本体は、本明細書の従来技術にて述
べたセラミック配線基板１０を備えており、このセラミ
ック配線基板１０には、上述したチップキャビティ１１
及び環状部１２が設けられている。
【００１４】次に、本発明の要部の構成について説明す
ると、セラミック配線基板１０は、図３にて例示するご
とく、ストリップライン構造からなる信号伝送構造を備
えており、この信号伝送構造は、図１にて示すごとく、
本明細書の従来技術にて述べた複数の低速信号伝送線
（各低速信号伝送線３０ａ乃至３０ｕを含む）、複数の
低速信号入出力用ピン（各低速信号入出力用ピン６０ａ
乃至６０ｕを含む）及び各高速信号入出力用ピン５０ａ
乃至５０ｈを備えるほか、上述した各高速信号伝送線２
０ａ乃至２０ｈに代えて、各高速信号伝送線２０Ａ乃至
２０Ｈをセラミック配線基板１０の環状部１２内に設け
て構成されている。
【００１５】各高速信号伝送線２０Ａ乃至２０Ｈは、チ
ップキャビティ１１の周壁から放射状に延出するように
それぞれ形成されており、これら各高速信号伝送線２０
Ａ乃至２０Ｈは、その各一端部即ち各ボンディングパッ
ドにて、チップキャビティ１１内に設けられる集積回路
４０（図３参照）と接続されるようになっている。一
方、これら各高速信号伝送線２０Ａ乃至２０Ｈの各他端
部は、各対応高速信号入出力用ピン５０ａ乃至５０ｈの
各固着部に各対応ビアホールを介しそれぞれ接続されて
いる。また、各対応ピン５０ａ乃至５０ｈに接続した各
対応ビアホールからの各高速信号伝送線２０Ａ乃至２０
Ｈの各延出部は、図１にて示すごとく、各対応ビアホー
ルの位置よりもセラミック配線基板１０の環状部１２の
外周端１２ａ側へより接近するように曲線状に延在して
形成されている。また、各高速信号伝送線２０Ａ乃至２
０Ｈの延出部の位置にそれぞれ対応して、各高速信号伝
送線用メッキタイバー７０Ａ乃至７０Ｈが、セラミック
配線基板１０の環状部１２内にその外周端１２ａから延
在して形成されており、各メッキタイバー７０Ａ乃至７
０Ｈの内端部は、各高速信号伝送線２０Ａ乃至２０Ｈの
対応延出部にそれぞれ接続されている（図１参照）。
【００１６】このような構成を、図１及び図２にて示す
ごとく、高速信号伝送線２０Ｄ、ピン５０ｄに接続した
ビアホール２３、及びメッキタイバー７０Ｄの間の接続
構成を例にとって詳細に説明すると、ビアホール２３か
らの高速信号線２０Ｄの延出部２４は、ビアホール２３
の高速信号伝送線２０Ｄとの接続部の位置よりもセラミ
ック配線基板１０の外周端１２ａにより接近するように
Ｕ字状に外周端１２ａ側へ曲線状に延在するように形成
されている。メッキタイバー７０Ｄは、セラミック配線
基板１０の外周端１２ａの一部と高速信号伝送線２０Ｄ
の延出部２４の図１及び図２にて図示最左端部分との間
にてできる限り短い長さでもって形成接続されている。
なお、各符号２１ａ及び２２ａは、それぞれ、電源パタ
ーン或いはグランドパターンを示す。
【００１７】以上のように構成した本第１実施例におい
て、高速信号電流ｉがピン５０ｄに流入すると、この高
速信号電流ｉは、ビアホール２３を通り、高速信号伝送
線２０Ｄにその他端部から流入する（図２乃至図４参
照）。ついで、このように高速信号伝送線２０Ｄに流入
した高速信号電流ｉは、高速信号伝送線２０Ｄの延出部
２４を通じてボンディングパッドに向かって流れて行
く。但し、高速信号電流ｉの一部は延出部２４に接続し
たメッキタイバー７０Ｄにも分流する。ここで、図４に
て示すごとく、高速信号伝送線２０Ｄの延出部２４のビ
アホール２３との接続側部分の長さをｄ1 とし、延出部
２４の残りの部分及び高速信号伝送線２０Ｄの延出部２
４以外の部分のうちメッキタイバー７０Ｄの往復伝送時
間に等しい伝送時間を要する伝送線部分（メッキタイバ
ー７０Ｄの影響を受ける伝送線部分）の長さをｄ2 と
し、かつ、高速信号伝送線２０Ｄのｄ1 及びｄ2 の和に
相当する部分以外の伝送線部分（メッキタイバー７０Ｄ
の影響を受けない伝送線部分）の長さをｄ3 とする。ま
たメッキタイバー７０Ｄの長さをｄ4 とする。
【００１８】このようなことを前提に図３にて示す構成
を分布定数回路により表すと、図５にて示すようなイン
ダクタンスＬ及びキャパシタンスＣからなる分布定数回
路で与えられる。かかる場合、ｄ1 、ｄ2 及びｄ3 にそ
れぞれ対応する伝送線部分並びにｄ4 に対応する部分
（メッキタイバー７０Ｄ）の各特性インピーダンスを、
それぞれ、Ｚ03、Ｚ04、Ｚ05及びＺ06（Ｚ03＝Ｚ05＝Ｚ
06）とすると、図５の分布定数回路では、Ｚ03及びＺ05
はメッキタイバー７０Ｄの影響を受けないのであるから
設計通りの値Ｚ03、Ｚ05を保つ。一方、メッキタイバー
７０Ｄと、このメッキタイバー７０Ｄの影響を受ける部
分とが並列回路を形成すると考えると、その並列回路の
合成特性インピーダンスＺ00は、Ｚ00＝Ｚ06・Ｚ04／
（Ｚ04＋Ｚ06）により与えられる。ここにおいて、Ｚ04
がＺ06とほぼ等しいので、Ｚ00＝（１／２）・Ｚ04とな
り、メッキタイバーの影響を受ける部分では特性インピ
ーダンスは半減する。しかし、メッキタイバー７０Ｄが
短いことを考慮すれば、メッキタイバー７０Ｄが影響を
与える長さｄ2 の伝送線部分よりも先の長さｄ3 の伝送
線部分では特性インピーダンスがＺ05に戻る。このこと
は、本来、高速信号伝送線の全体に亘り一定であるべき
線路のインピーダンスがメッキタイバーに影響されてみ
かけ上変化してしまう領域の長さを従来よりも短くでき
ることを意味する。従って、高速信号の信号波形の変形
による信号伝播遅延を最小限に止めることができる。
【００１９】ちなみに、このような特性を、ＴＤＲ測定
方法を用いて測定してみた。本第１実施例では、測定ケ
ーブル（５０オーム同軸ケーブル）及び測定プローブを
通しビアホール２３を介し高速信号伝送線２０Ｄ及びメ
ッキタイバー７０Ｄに高速信号電流ｉを流入させること
により、図６にて示すような測定結果が得られた。但
し、高速信号伝送線２０Ｄの設計特性インピーダンスは
５０オームとし、同高速信号伝送線２０Ｄの一端部（集
積回路４０に接続すべき部分）は開放状態にあるものと
する。図６において、横軸は高速信号電流ｉの伝送往復
時間即ち伝送反射位置を表し、一方、縦軸は高速信号電
流ｉの対応伝送往復時間即ち対応伝送反射位置における
測定ケーブル、測定プローブ、ビアホール２３、高速信
号伝送線２０Ｄ及びメッキタイバー７０Ｄ上の特性イン
ピーダンスを表す。かかる場合、図６にて、各領域Ａ乃
至Ｄが図２２における各領域Ａ乃至Ｄに対応する。
【００２０】しかして、図６の領域Ｃによれば、合成特
性インピーダンスＺ00が殆ど低下せずほぼ５０オームを
維持していることが認められる。このことは、メッキタ
イバーに影響されて特性インピーダンスが低下している
領域の長さがＴＤＲ測定によって判別できる長さよりも
短いことを意味する。即ち、Ｃ領域の初めの部分には、
特性インピーダンスが、設計特性インピーダンスの半分
（２５オーム）程度に低下する領域がある筈であるが、
ＴＤＲ測定では特性インピーダンスの低下をとらえるこ
とができない程に、メッキタイバーによる高速信号伝送
線の特性インピーダンスへの影響が小さくなっているこ
とを示している。従って、本実施例によれば、高速信号
伝送線２０Ｄの特性インピーダンスは、実質的に設計特
性インピーダンスに維持され得るといえる。
【００２１】以上説明したように、本第１実施例におい
ては、ビアホール２３からの高速信号伝送線２０Ｄの延
出部２４が、ビアホール２３の高速信号伝送線２０Ｄと
の接続部の位置よりもセラミック配線基板１０の外周端
１２ａにより接近するようにＵ字状に外周端１２ａ側へ
曲線状に延在して形成されるとともに、メッキタイバー
７０Ｄが、セラミック配線基板１０の外周端１２ａの一
部と高速信号伝送線２０Ｄの延出部２４の図１及び図２
にて図示最左端部分との間にてできる限り短い長さでも
って形成接続されている。また、残余の高速信号入出力
用ピン５０ａ、５０ｂ、５０ｃ、５０ｅ、５０ｆ、５０
ｇ及び５０ｈにそれぞれ接続した各ビアホールからの各
高速信号伝送線２０Ａ、２０Ｂ、２０Ｃ、２０Ｅ、２０
Ｆ、２０Ｇ及び２０Ｈの各延出部が、各対応ビアホール
の各対応高速信号伝送線との接続部の各位置よりもそれ
ぞれセラミック配線基板１０の外周端１２ａにより接近
してＵ字状に外周端１２ａ側へ曲線状に延在するように
形成されるとともに、各メッキタイバー７０Ａ、７０
Ｂ、７０Ｃ、７０Ｅ、７０Ｆ、７０Ｇ及び７０Ｈが、セ
ラミック配線基板１０の外周端１２ａの一部と各対応高
速信号伝送線の延出部の図１にて図示最左端部分との間
にてできる限り短い長さでもってそれぞれ形成接続され
ている。
【００２２】従って、メッキタイバー７０Ｄを、メッキ
タイバー７０ｄのようにビアホール２３に接続すること
なく、高速信号伝送線２０Ｄの延出部２４にできるだけ
短くなるように接続するとともに残りのメッキタイバー
７０Ａ、７０Ｂ、７０Ｃ、７０Ｅ、７０Ｆ、７０Ｇ及び
７０Ｈも、同様に、対応高速信号伝送線２０Ａ、２０
Ｂ、２０Ｃ、２０Ｅ、２０Ｆ、２０Ｇ及び２０Ｈの各曲
線状延出部にそれぞれできるだけ短くなるように接続す
ることにより、メッキタイバー７０Ｄの長さがメッキタ
イバー７０ｄの長さよりもかなり短くできるとともに、
他の各高速信号伝送線用メッキタイバーも同様にかなり
短くできる。
【００２３】これにより、各高速信号伝送線用メッキタ
イバーの各対応高速信号伝送線の特性インピーダンスに
対する悪影響、即ち各特性インピーダンスの低下が確実
に阻止されて、その結果、各高速信号伝送線用メッキタ
イバーが各対応高速信号伝送線に接続されていても、各
高速信号入出力用ピンからの高速信号電流が、各対応メ
ッキタイバーのインピーダンスに殆ど影響されることな
く、各対応高速信号伝送線に流れる。また、以上のよう
なことは、集積回路４０から高速信号伝送線２０Ｄに高
速信号電流ｉが流入した場合も同様である。
【００２４】なお、前記第１実施例においては、各ピン
が環状部１２の下面に固着された例につき説明したが、
これに代えて、環状部１２の上面に格子状に各ピンを配
置固着するようにして実施してもよい。
【００２５】次に、本発明の第２実施例について図７及
び図８を参照して説明すると、この第２実施例において
は、前記第１実施例にて述べたピングリッドアレイ型集
積回路用パッケージ本体において、セラミック配線基板
１０及びストリップライン構造からなる信号伝送構造に
代えて、図７にて示すごとく、セラミック配線基板１０
ａ及びマイクロストリップライン構造からなる信号伝送
構造をそれぞれ採用したことにその構成上の特徴があ
る。セラミック配線基板１０ａは、セラミック配線基板
１０のチップキャビティ１１及び環状部１２にそれぞれ
対応するチップキャビティ１３及び環状部１４を備えて
おり、チップキャビティ１３には、前記第１実施例にて
述べた集積回路４０が装着されている。また、上述した
マイクロストリップライン構造からなる信号伝送構造
は、環状部１４の上面に、複数本の主高速信号伝送線
（図７及び図８では、主高速信号伝送線８０Ａのみを示
す）及び複数本の主低速信号伝送線（図示せず）を、前
記第１実施例にて述べた各高速信号伝送線及び各低速信
号伝送線と同様に、特性インピーダンスを一定にするよ
うにして、チップキャビティ１３の周壁から放射状に延
出形成してなる。なお、これら主高速信号伝送線及び主
低速信号伝送線の各一端部はそれぞれボンディングパッ
ドをなしている。
【００２６】また、環状部１４の外周部分１４ａ内に
は、各主高速信号伝送線及び各主低速信号伝送線にそれ
ぞれ対応する位置にて各副高速信号伝送線（図７及び図
８では副高速信号伝送線８０Ｂのみを示す）及び各副低
速信号伝送線（図示せず）が形成されており、これら各
副高速信号伝送線及び各副低速信号伝送線は、その各基
端部にて、環状部１４内の各対応ビアホール（図７で
は、ビアホール２５ａのみを示す）を介して各対応主高
速伝送線及び主低速信号伝送線の延出先端部にそれぞれ
接続されて各々一本の伝送線路を形成している。例え
ば、副高速信号伝送線８０Ｂは、図８にて示すごとく、
その基端部にて、ビアホール２５ａを介し主高速信号伝
送線８０Ａの延出先端部に接続されて主高速信号伝送線
８０Ａと共に一伝送線路を形成しており、この副高速信
号伝送線８０Ｂは、前記第１実施例における高速信号伝
送線２０Ｄの延出部２４と同様に、後述するビアホール
２５ｂの位置よりも環状部１４の外周端１４ｂにより接
近するように、Ｕ字状に外周端１４ｂ側へ曲線状に延在
するように形成されている。
【００２７】環状部１４には、各高速信号入出力用ピン
（図７では前記実施例におけるピン５０ｄのみを示す）
及び各低速信号入出力用ピン（図示せず）が、各副高速
信号伝送線及び副低速信号伝送線の先端部（前記実施例
にいう他端部に相当する）に対応する位置にて格子状に
配置固着されており、これら各ピンの固着部は、各ビア
ホール（図７及び図８では、ビアホール２５ｂのみを示
す）を介し各副高速信号伝送線及び副低速信号伝送線の
先端部にそれぞれ接続されている。例えば、ピン５０ｄ
は、ビアホール２５ｂを介して副高速信号伝送線８０Ｂ
の先端部に接続されている。また、環状部１４内には、
各副高速信号伝送線用メッキタイバー（図７及び図８で
は、前記第１実施例におけるメッキタイバー７０Ｄのみ
を示す）及び各副低速信号伝送線用メッキタイバー（図
示せず）が、各対応副高速信号伝送線及び各対応低速信
号伝送線の先端部から環状部１４の外周端１４ｂにかけ
て形成されている。各副高速信号伝送線用メッキタイバ
ーは、それぞれ、できるだけ短くなるように形成されて
いる。例えば、メッキタイバー７０Ｄは、副高速信号伝
送線８０Ｂの曲線状延出部に接続されている（図７及び
図８参照）。なお、図７にて、符号２２ｂはグランドパ
ターンを示す。
【００２８】このように構成した本第２実施例におい
て、前記第１実施例と同様に高速信号電流ｉがピン５０
ｄに流入すると、この高速信号電流ｉは、ビアホール２
５ｂを通り、副高速信号伝送線８０Ｂにその先端部から
流入する。ついで、このように副高速信号伝送線８０Ｂ
に流入した高速信号電流ｉは、ビアホール２５ａを通り
主高速信号伝送線８０Ａに流入するが、この高速信号電
流ｉの一部はメッキタイバー７０Ｄに流入することとな
る。かかる場合、メッキタイバー７０Ｄの長さが短くな
っているので、高速信号伝送線の特性インピーダンスに
対するメッキタイバー７０Ｄの影響は従来に比べて大幅
に低減できる。
【００２９】従って、副高速信号伝送線８０Ｂ及び主高
速信号伝送線８０Ａの特性インピーダンスがほぼその設
計インピーダンスに維持される。このため、メッキタイ
バー７０Ｄがあっても、その短さのために、副高速信号
伝送線８０Ｂ及び主高速信号伝送線８０Ａの設計インピ
ーダンスをほぼ維持した状態にてピン５０ｄからの高速
信号電流ｉがメッキタイバー７０Ｄによるインピーダン
スに殆ど影響されることなく、副高速信号伝送線８０
Ｂ、ビアホール２５ｂ及び主高速信号伝送線８０Ａを通
り集積回路４０側へ流れる。また、以上のようなこと
は、高速信号電流ｉが集積回路４０から主高速信号伝送
線８０Ａに流入した場合でも、実質的に同様である。
【００３０】なお、前記第２実施例において、信号伝送
構造として、マイクロストリップライン構造を採用した
例について説明したが、このマイクロストリップライン
構造に代えて、図９にて示すごとく、エンベッデッドマ
イクロストリップライン構造を採用して実施してもよ
い。かかる場合、図３において、符号２１ａで示すグラ
ンドパターン或いは電源パターンが省略され、グランド
パターン２２ａがグランドパターン２２ｃに置き換えら
れている点を除き、図３にて示す構成と同様である。
【００３１】次に、本発明の第３実施例について図１０
及び図１１を参照して説明すると、この第３実施例にお
いては、前記第１実施例にて述べたピングリッドアレイ
型集積回路用パッケージ本体において、セラミック配線
基板１０及びストリップライン構造からなる信号伝送構
造に代えて、図１０にて示すごとく、セラミック薄膜多
層配線基板１０ｂ及びそのストリップライン構造からな
る信号伝送構造をそれぞれ採用したことにその構成上の
特徴がある。
【００３２】セラミック薄膜多層配線基板１０ｂは、セ
ラミック配線基板１０ｃの上面に、ポリイミド、ベンゾ
シクロブテン或いはエポキシ樹脂等の絶縁材料を薄膜多
層状に塗布焼成して多層薄膜１５を形成してなるもの
で、このセラミック薄膜多層配線基板１０ｂは、セラミ
ック配線基板１０のチップキャブティ１１及び環状部１
２にそれぞれ対応するチップキャビティ１６及び環状部
１７を備えている。チップキャビティ１６には、前記第
１実施例にて述べた集積回路４０が装着されている。ま
た、上述したストリップライン構造からなる信号伝送構
造は、環状部１７の上面、即ち多層薄膜１５の上面から
同多層薄膜１５内にかけて、複数本の主高速信号伝送線
（図１０及び図１１では、主高速信号伝送線１００Ａの
みを示す）及び複数本の主低速信号伝送線（図示せず）
を、前記第１実施例にて述べた各高速信号伝送線及び各
低速信号伝送線と同様に、特性インピーダンスを一定に
するようにして、チップキャビティ１６の周壁から放射
状に延出形成してなる。なお、これらの主高速信号伝送
線及び主低速信号伝送線はその各一端部にてそれぞれボ
ンディングパッドをなしている。
【００３３】また、環状部１７の外周部分１７ａ内に
は、各主高速信号伝送線及び各主低速信号伝送線にそれ
ぞれ対応する位置にて各副高速信号伝送線（図１０及び
図１１では副高速信号伝送線１００Ｂのみを示す）及び
各副低速信号伝送線（図示せず）が形成されており、こ
れら各副高速信号伝送線及び各副低速信号伝送線は、そ
の各基端部にて、環状部１７内の各対応ビアホール（図
１０では、ビアホール２６ａのみを示す）を介して各対
応主高速伝送線及び各主低速信号伝送線の延出先端部に
それぞれ接続されて各々一本の伝送線路を形成してい
る。例えば、副高速信号伝送線１００Ｂは、図１０及び
図１１にて示すごとく、その基端部にて、ビアホール２
６ａを介し主高速信号伝送線１００Ａの延出先端部に接
続されて、同主高速信号伝送線１００Ａと共に一つの伝
送線路を形成しており、この副高速信号伝送線１００Ｂ
は、前記第１実施例における高速信号伝送線２０Ｄの延
出部２４と同様に、後述するビアホール２６ｂの位置よ
りも環状部１７の外周端１７ｂにより接近するようにＵ
字状に外周端１７ｂ側へ曲線状に延在して形成されてい
る。また、環状部１７には、各高速信号入出力用ピン
（図１０では前記第１実施例におけるピン５０ｄのみを
示す）及び各低速信号入出力用ピン（図示せず）が、各
副高速信号伝送線及び副低速信号伝送線の先端部（前記
実施例にいう他端部に相当する）に対応する位置にて格
子状に配置固着されており、これら各ピンの固着部は、
各ビアホール（図１０及び図１１では、ビアホール２６
ｂのみを示す）を介し各副高速信号伝送線及び副低速信
号伝送線の先端部にそれぞれ接続されている。例えば、
ピン５０ｄは、ビアホール２６ｂを介して副高速信号伝
送線１００Ｂの先端部に接続されている。
【００３４】また、環状部１７内には、各副高速信号伝
送線用メッキタイバー（図１０及び図１１では、前記第
１実施例におけるメッキタイバー７０Ｄのみを示す）及
び各副低速信号伝送線用メッキタイバー（図示せず）
が、各副高速信号伝送線及び各低速信号伝送線の先端部
から環状部１７の外周端１７ｂにかけて形成されてい
る。各副高速信号伝送線用メッキタイバーは、それぞ
れ、できるだけ短くなるように形成されている。例え
ば、メッキタイバー７０Ｄは、副高速信号伝送線１００
Ｂの曲線状延出部に接続されている（図１０及び図１１
参照）。なお、図１０にて、符号２１ｂ及び２２ｄは電
源パターン或いはグランドパターンを示す。
【００３５】このように構成した本第３実施例におい
て、前記第１実施例と同様に高速信号電流ｉがピン５０
ｄに流入すると、この高速信号電流ｉは、ビアホール２
６ｂを通り、副高速信号伝送線１００Ｂにその先端部か
ら流入する。ついで、このように副高速信号伝送線１０
０Ｂに流入した高速信号電流ｉは、ビアホール２６ａを
通り主高速信号伝送線１００Ａに流入するが、高速信号
電流ｉの一部はメッキタイバー７０Ｄに流入することと
なる。かかる場合、メッキタイバー７０Ｄの長さが短く
なっているので、主高速信号伝送線１００Ａに対するメ
ッキタイバー７０Ｄの影響は従来よりも大幅に低減でき
る。
【００３６】従って、副高速信号伝送線１００Ｂ及び主
高速信号伝送線１００Ａの特性インピーダンスがほぼそ
の設計インピーダンスに維持される。このため、セラミ
ック薄膜多層配線基板１０ｂのストリップライン構造に
おいても、メッキタイバー７０Ｄがあっても、その短さ
のために、副高速信号伝送線１００Ｂ及び主高速信号伝
送線１００Ａの設計インピーダンスをほぼ維持した状態
にてピン５０ｄからの高速信号電流ｉがメッキタイバー
７０Ｄによるインピーダンスに殆ど影響されることな
く、副高速信号伝送線１００Ｂ、ビアホール２６ｂ及び
主高速信号伝送線１００Ａを通り集積回路４０側へ効率
よく流れる。また、以上のようなことは、高速信号電流
ｉが集積回路４０から主高速信号伝送線１００Ａに流入
した場合でも、実質的に同様である。
【００３７】図１２及び図１３は、前記第３実施例の変
形例を示しており、この変形例においては、前記第３実
施例の信号伝送構造を、ストリップライン構造に代え
て、マイクロストリップライン構造でもって構成したこ
とにその特徴がある。この変形例においては、図１０の
多層薄膜１５を単層薄膜１８とし、かつ主高速信号伝送
線１００Ａに代わる高速信号伝送線１００Ｃを単層薄膜
１８上に形成するようにしてある。その他の構成は、前
記第３実施例と同様である。このようなマイクロストリ
ップライン構造によっても、メッキタイバー７０Ｄの短
さとの関連で前記第３実施例と同様の作用効果を達成で
きる。
【００３８】図１４及び図１５は、本発明の第４実施例
を示しており、この第４実施例においては、前記第１実
施例にて述べたピングリッドアレイ型集積回路用パッケ
ージ本体に代えて、ストリップライン構造を有するピン
グリッドアレイ型多重集積回路（マルチチップモジュー
ル）用パッケージ本体が採用されている。このマルチチ
ップモジュール用パッケージ本体は、セラミック配線基
板２００を有しており、このセラミック配線基板２００
の中央部には、複数の集積回路２１０乃至２１０を収容
するためのチップキャビティ２２０が形成されている。
また、セラミック配線基板２００のチップキャビティ２
２０の外側に位置する環状部２３０には、複数の高速信
号入出力用ピン（図１４及び図１５では、一高速信号入
出力用ピンを符号２４０により示す）及び複数の低速信
号入出力用ピン（図１４では、一低速信号入出力用ピン
を符号２５０により示す）が格子状に立設されている。
【００３９】また、ピン２４０と対応集積回路２１０と
の間には、高速信号伝送線２６０が、図１５にて示すご
とく、環状部２３０の外周端２３０ａに延在するように
形成されており、この高速信号伝送線２６０の延在部
と、外周端２３０ａとの間に高速信号伝送線用メッキタ
イバー２７０ができるだけ短くなるように形成接続され
ている。その他の高速信号伝送線についても同様であ
る。これにより、ピングリッドアレイ型マルチチップモ
ジュール用パッケージのストリップライン構造において
も、前記第１実施例と同様の作用効果を達成できる。な
お、前記第４実施例においては、ピングリッドアレイ型
マルチチップモジュール用パッケージ本体のストリップ
ライン構造に本発明を適用した例について述べたが、こ
れに限らず、ピングリッドアレイ型マルチチップモジュ
ール用パッケージのマイクロストリップライン構造に、
本発明を適用して実施してもよい。
【００４０】図１６及び図１７は、本発明の第５実施例
を示しており、この第５実施例においては、前記第１実
施例にて述べたピングリッドアレイ型集積回路用パッケ
ージ本体に代えて、ストリップライン構造を有するラン
ドグリッドアレイ型多重集積回路（マルチチップモジュ
ール）用パッケージ本体が採用されている。このマルチ
チップモジュール用パッケージ本体は、セラミック配線
基板３００を有しており、このセラミック配線基板３０
０の中央部には、複数の集積回路３１０乃至３１０を収
容するためのチップキャビティ３２０が形成されてい
る。また、セラミック配線基板３００のチップキャビテ
ィ３２０の外側に位置する環状部３３０には、複数の高
速信号入出力用パッド（図１６及び図１７では、一高速
信号入出力用パッドを符号３４０により示す）及び複数
の低速信号入出力用パッド（図１６では、一低速信号入
出力用パッドを符号３５０により示す）が格子状に配設
されている。
【００４１】また、パッド３４０と対応集積回路３１０
との間には、高速信号伝送線３６０が、環状部３３０の
外周端３３０ａに延在するように形成されており、この
高速信号伝送線３６０の延在部と、外周端３３０ａとの
間に高速信号伝送線用メッキタイバー３７０ができるだ
け短くなるように形成されている。その他の高速信号伝
送線についても同様である。これにより、ランドグリッ
ドアレイ型マルチモジュール用パッケージ本体のストリ
ップライン構造においても、前記第１実施例と同様の作
用効果を達成できる。なお、前記第５実施例において
は、ストリップライン構造を有するランドグリッドアレ
イ型マルチプルチップモジュール用パッケージ本体に本
発明を適用した例について説明したが、これに限らず、
マイクロストリップライン構造を有するランドグリッド
アレイ型マルチプルチップモジュール用パッケージ本体
に本発明を適用して実施してもよい。
【００４２】また、前記各実施例及び各変形例において
は、本発明が適用されたピングリッドアレイ構造或いは
ランドグリッドアレイ構造がセラミック配線基板の環状
部に設けられている例について説明したが、これに限ら
ず、ピングリッドアレイ構造或いはランドグリッドアレ
イ構造がセラミック配線基板の裏面全体に設けられてい
る場合にも、本発明を適用して実施してもよい。また、
前記実施例及び各変形例においては、集積回路をフェー
スアップにてチップキャビティに固着し、各信号伝送線
とはワイヤボンディングにより接続して実装する例につ
いて説明したが、これに限らず、ＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）接続する場合や、
集積回路をフェースダウンにてセラミック配線基板に表
面実装するフリップチップ方式等により集積回路と接続
する場合にも本発明を適用して実施してもよい。
【００４３】また、前記各実施例及び各変形例において
は、本発明が各高速信号伝送線にのみ適用された例につ
いて説明したが、これに代えて、各高速信号伝送線及び
各低速信号伝送線の双方に本発明を適用して実施しても
よい。かかる場合には、各メッキタイバーに接続されて
いる各信号線が、高速信号伝送線及び低速信号伝送線の
いずれであるかを識別する必要がない。また、本発明の
実施にあたっては、一般的には、上述した各高速信号伝
送線の中間部位の一部を、同各高速信号伝送線の両端部
よりもセラミック配線基板の外周端側に向けそれぞれ延
在するように位置させて、これら各延在部に、各対応メ
ッキタイバーの内側延在端部をそれぞれ接続して実施す
ればよい。このようなことは、上述した各副高速信号伝
送線、各低速信号伝送線及び各副低速信号伝送線につい
ても同様である。また、本発明の実施にあたっては、前
記各実施例及び各変形例にて述べたセラミック配線基板
は、アルミナ、窒化アルミニウム、ガラスセラミック、
コージェライト、ムライト或いは窒化珪素等から適宜選
択して実施してもよく、また、セラミックに限らず、ポ
リイミドやエポキシ樹脂等の有機材料を用いた配線基板
で代用して実施してもよい。また、本発明の実施にあた
っては、各ピンやパッド等の信号入出力用端子の配置
は、格子状に限ることなく、例えば千鳥状等の二次元状
の配置であってもよい。
【００４４】
【発明の効果】上述のような第１の発明の構成及び作用
によれば、高速信号の高周波との関連において前記高速
信号伝送線の特性インーダンスに前記メッキタイバーが
与える悪影響、即ち当該特性インピーダンスが低下する
領域の長さを、上述のようなメッキタイバーの長さの短
縮により、確実に短くし得る。従って、メッキタイバー
を用いてピン等をメッキするという従来と同様の方法で
メッキが可能でありながら、特性インピーダンスの変化
により、信号波形が変形し、信号伝送速度の遅延を生ず
ることが最小限に抑制され、高速信号の入出力において
安定な動作を確保することができるパッケージ本体を提
供でき、より高速化された集積回路を収容できるパッケ
ージを提供し得る。また、上述のような第２の発明の構
成及び作用によれば、前記各信号伝送線のうち、各高速
信号を伝送する信号伝送線にあっては、第１の発明と同
様の効果を達成し得る。かかる場合、前記各信号伝送線
を通して高速信号及び低速信号のいずれを伝送している
かを区別する必要もなく取扱上便利である。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すピングリッドアレイ
型集積回路用パッケージ本体のストリップライン構造の
図３にて１ー１線に沿う断面図である。
【図２】図１の要部拡大破断平面図である。
【図３】図２にて３ー３線に沿う拡大断面図である。
【図４】図２の高速信号伝送線、その対応メッキタイバ
ー及び対応ビアホールの間の構成を取り出した平面図で
ある。
【図５】図４の構成を等価的に分布定数回路により表し
た回路図である。
【図６】図４の高速信号伝送線及びメッキタイバーにつ
いての特性インピーダンスをＴＤＲ測定により測定した
結果を表すグラフである。
【図７】本発明の第２実施例を示すピングリッドアレイ
型集積回路用パッケージ本体のマイクロストリップライ
ン構造の図８において７ー７線に沿う断面図である。
【図８】図７の要部拡大破断平面図である。
【図９】前記第２実施例の変形例を示す要部拡大断面図
である。
【図１０】本発明の第３実施例を示すピングリッドアレ
イ型集積回路用パッケージ本体のストリップライン構造
の図１１において１０ー１０線に沿う断面図である。
【図１１】同要部破断平面図である。
【図１２】前記第３実施例の変形例を示す要部断面図で
ある。
【図１３】同要部平面図である。
【図１４】本発明の第４実施例を示すピングリッドアレ
イ型マルチチップモジュール用パッケージ本体のストリ
ップライン構造の破断平面図である。
【図１５】同要部拡大破断平面図である。
【図１６】本発明の第５実施例を示すランドグリッドア
レイ型マルチタイップモジュール用パッケージ本体のス
トリップライン構造の破断平面図である。
【図１７】同要部拡大破断平面図である。
【図１８】従来技術におけるピングリッドアレイ型集積
回路用パッケージ本体のストリップライン構造の図１９
にて１８ー１８線に沿う断面図である。
【図１９】図１８にて１９ー１９線に沿う拡大断面図で
ある。
【図２０】図１９の高速信号伝送線、その対応メッキタ
イバー及び対応高速信号入出力用ピンの間の構成を取り
出した図である。
【図２１】図２０の構成を等価的に分布定数回路により
表した回路図である。
【図２２】図２０の高速信号伝送線及びメッキタイバー
の特性インピーダンスをＴＤＲ測定により測定した結果
を表すグラフである。
【符号の説明】
１０、１０ａ、１０ｃ、２００、３００・・・セラミッ
ク配線基板、１０ｂ・・・セラミック薄膜多層配線基
板、１１、１３、１６、２２０、３２０・・・チップキ
ャビティ、１２、１４、１７、２３０、３３０・・・環
状部、１２ａ、２３０ａ、３３０ａ・・・外周端、２０
Ａ乃至２０Ｈ、１００Ｃ、２６０、３６０・・・高速信
号伝送線、４０、２１０、３１０・・・集積回路、５０
ａ乃至５０ｈ２４０、３４０・・・ピン、７０Ａ乃至７
０Ｈ、２７０、３７０・・・メッキタイバー、８０Ａ、
１００Ａ・・・主高速信号線、８０Ｂ、１００Ｂ・・・
副高速信号伝送線、３４０・・・パッド。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/12 301 H01P 3/08

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路を実装するための表面部分を有す
    る配線基板と、 この配線基板の前記表面部分以外の部分に設けられた高
    速信号入出力用端子部材と、 前記集積回路に接続される一端部と前記端子部材に接続
    された他端部とを有し、前記配線基板の前記表面部分以
    外の部分に形成された高速信号伝送線と、 この高速信号伝送線の前記一端部及び前記端子部材を電
    解メッキするために、前記配線基板にその外周端から内
    側へ向け延在するように形成したメッキタイバーとを備
    えたパッケージ本体であって、 前記高速信号伝送線の一部を、同高速信号伝送線の前記
    一端部及び他端部よりも前記配線基板の外周端側に向け
    延在するように位置させて、この延在部に、前記メッキ
    タイバーの内側延在端部を接続した集積回路用パッケー
    ジ本体。
  2. 【請求項２】集積回路を実装するための表面部分を有す
    る配線基板と、 この配線基板の前記表面部分以外の部分に設けられた複
    数の信号入出力用端子部材と、 前記集積回路に接続される一端部と前記複数の端子部材
    のうちの対応端子部材に接続された他端部とをそれぞれ
    有し、前記配線基板の前記表面部分以外の部分に形成さ
    れた複数の信号伝送線と、 これら各信号伝送線の前記一端部及び前記各端子部材を
    電解メッキするために、前記配線基板にその外周端から
    内側へ向けて延在するように形成した複数のメッキタイ
    バーとを備えたパッケージ本体であって、 前記各信号伝送線の一部を、前記各信号伝送線の前記一
    端部及び他端部よりも前記配線基板の外周端側に向けそ
    れぞれ延在するように位置させて、これら各延在部に、
    前記各対応メッキタイバーの内側延在端部をそれぞれ接
    続した集積回路用パッケージ本体。
JP5250016A 1992-09-26 1993-09-10 集積回路用パッケージ本体 Expired - Fee Related JP3023265B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5250016A JP3023265B2 (ja) 1992-09-26 1993-09-10 集積回路用パッケージ本体
US08/126,560 US5373187A (en) 1992-09-26 1993-09-27 Package body for integrated circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-280931 1992-09-26
JP28093192 1992-09-26
JP5250016A JP3023265B2 (ja) 1992-09-26 1993-09-10 集積回路用パッケージ本体

Publications (2)

Publication Number Publication Date
JPH06204357A JPH06204357A (ja) 1994-07-22
JP3023265B2 true JP3023265B2 (ja) 2000-03-21

Family

ID=26539604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5250016A Expired - Fee Related JP3023265B2 (ja) 1992-09-26 1993-09-10 集積回路用パッケージ本体

Country Status (2)

Country Link
US (1) US5373187A (ja)
JP (1) JP3023265B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287673B2 (ja) * 1993-11-30 2002-06-04 富士通株式会社 半導体装置
US5777529A (en) * 1996-10-10 1998-07-07 Northern Telecom Limited Integrated circuit assembly for distributed broadcasting of high speed chip input signals
US6008532A (en) * 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
JP3420706B2 (ja) * 1998-09-22 2003-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
SE513312C2 (sv) * 1998-12-29 2000-08-21 Ericsson Telefon Ab L M Kopplingsanordning för ett striplinenät
SE514424C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Övergång mellan symmetrisk och asymmetrisk stripline i ett flerlagers mönsterkort
SE514425C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort
US6803252B2 (en) * 2001-11-21 2004-10-12 Sierra Monolithics, Inc. Single and multiple layer packaging of high-speed/high-density ICs
US20030095014A1 (en) * 2001-11-21 2003-05-22 Lao Binneg Y. Connection package for high-speed integrated circuit
JP2005005409A (ja) 2003-06-11 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置
US8213185B2 (en) * 2008-10-08 2012-07-03 Panasonic Corporation Interposer substrate including capacitor for adjusting phase of signal transmitted in same interposer substrate
US10014990B2 (en) * 2012-02-13 2018-07-03 Sentinel Connector Systems, Inc. Testing apparatus for a high speed cross over communications jack and methods of operating the same
US10716213B2 (en) 2018-07-28 2020-07-14 Hewlett Packard Enterprise Development Lp Direct connection of high speed signals on PCB chip

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2060266B (en) * 1979-10-05 1984-05-31 Borrill P L Multilayer printed circuit board
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
US5194833A (en) * 1991-11-15 1993-03-16 Motorola, Inc. Airbridge compensated microwave conductors

Also Published As

Publication number Publication date
US5373187A (en) 1994-12-13
JPH06204357A (ja) 1994-07-22

Similar Documents

Publication Publication Date Title
CA1271848A (en) Wafer probe
JP3023265B2 (ja) 集積回路用パッケージ本体
US5424693A (en) Surface mountable microwave IC package
JP2601867B2 (ja) 半導体集積回路実装基板、その製造方法および半導体集積回路装置
US5583468A (en) High frequency transition from a microstrip transmission line to an MMIC coplanar waveguide
CN1937306A (zh) 微波电路封装的端口和安装在该封装中的微波部件的互连
JP2001506752A (ja) 高速テスト用プローブカード
US4965514A (en) Apparatus for probing a microwave circuit
JPH06140484A (ja) プローブカード
CN211404488U (zh) 一种毫米波芯片封装结构及其测试结构
JPWO2004075336A1 (ja) 高周波回路
US5160907A (en) Multiple layer semiconductor circuit module
EP0718905A1 (en) Surface mountable microwave IC package
JP2003243576A (ja) 半導体装置
JP4804643B2 (ja) 高周波回路装置とその製造方法
JP2011187683A (ja) 配線基板及び半導体装置
JP2568495B2 (ja) 半導体装置
JP2637975B2 (ja) 半導体装置用パツケージ
JP3852589B2 (ja) マイクロ波集積回路、誘電体基板
JP3127896B2 (ja) 高速信号回路
JPS595640A (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
Nicholson Low return loss DC to 60 GHz SMT package with performance verification by precision 50 Ohm load
JP7242613B2 (ja) 基板間接続構造および基板間接続方法
JP2003249534A (ja) 高周波回路、高周波回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees