JP4804643B2 - 高周波回路装置とその製造方法 - Google Patents

高周波回路装置とその製造方法 Download PDF

Info

Publication number
JP4804643B2
JP4804643B2 JP2001137421A JP2001137421A JP4804643B2 JP 4804643 B2 JP4804643 B2 JP 4804643B2 JP 2001137421 A JP2001137421 A JP 2001137421A JP 2001137421 A JP2001137421 A JP 2001137421A JP 4804643 B2 JP4804643 B2 JP 4804643B2
Authority
JP
Japan
Prior art keywords
frequency circuit
pad
wiring layer
chip
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001137421A
Other languages
English (en)
Other versions
JP2002334935A (ja
Inventor
伸 茶木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001137421A priority Critical patent/JP4804643B2/ja
Priority to US09/960,493 priority patent/US6605871B2/en
Priority to DE10163429A priority patent/DE10163429B4/de
Publication of JP2002334935A publication Critical patent/JP2002334935A/ja
Application granted granted Critical
Publication of JP4804643B2 publication Critical patent/JP4804643B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法に係り、特にワイヤを接続するパッド形状に関するものである。
【０００２】
【従来の技術】
携帯端末機器の普及に伴って、低価格で良好なＲＦ特性を備えた携帯端末機器に対する要求が強くなってきた。
【０００３】
携帯端末機器の高周波用半導体チップとして、小型軽量化のためにＭＭＩＣ(Monolithic Microwave IC)が多く用いられている。このＭＭＩＣはモジュールあるいはパッケージ等の高周波半導体装置として組み立てられる。
ＭＭＩＣをモジュールあるいはパッケージ等に実装する場合、ＭＭＩＣをモジュールあるいはパッケージの実装基板にダイボンドした後、ＭＭＩＣ上の配線層に形成されたパッドからモジュールあるいはパッケージの配線層にワイヤを用いて接続する。
特にＲＦ信号が伝播されるパッド（ＲＦパッド）に接続されるワイヤは、高周波領域においてワイヤのインダクタンスがＲＦ特性に影響を与えることを少なくするために、複数本のワイヤが並列に接続されることが多い。
このため、ワイヤのボンディング領域を確保し、ボンディングの機械的強度及び電気的特性を保持し、ボンディングの信頼性を確保するために、ＭＭＩＣ上のＲＦパッドの幅寸法は信号の主線路幅より広くすることが必要になってくる。
【０００４】
【発明が解決しようとする課題】
図１４は従来のＭＭＩＣチップの部分平面図である。
図１４において、１００はＭＭＩＣチップ、１０２はＧａＡｓ基板、１０４は主線路、１０６はＲＦパッド、１０８はバイアホールで裏面の接地導体に接続されている。１１０は接地パッドでバイアホール１０８を介して接地されている。
例えば、ＧａＡｓ基板１０２の基板厚みが１００μｍとすると、特性インピーダンスが５０Ωとなる主線路１０４の線路幅は約７０μｍで、ＲＦパッド１０６の幅は、主線路１０４の線路幅よりも広く、例えば１５０μｍ程度に広くする必要がある。このため主線路１０４では特性インピーダンス５０Ωが確保されるが、特に周波数の高い領域、例えば６０ＧＨｚを超えるミリ波帯においては、ＲＦパッド１０６では主線路１０４よりも幅広になった部分の並列寄生容量が無視できなくなり、インピーダンスが５０Ωより小さくなり、これによってＲＦ特性を劣化させてしまう。
【０００５】
図１５は従来のＭＭＩＣのＲＦ特性を測定するときの模式図である。
図１５において、１１２はプローブヘッド、１１４はプローブヘッド１１２に装着されたプローブである。
図１５に示されるように、ＭＭＩＣチップ１００のＲＦ特性はワイヤが接続されていない状態で測定され、評価される。設計時において、ＲＦパッド１０６を主線路１０４と同じ幅であるとしてＲＦ特性を把握しておくと、ＭＭＩＣチップ１００形成時の測定結果が設計時のＲＦ特性と異なる結果となり、不良品と評価されることにもなる。
【０００６】
図１６は従来のＭＭＩＣチップを実装したモジュールの部分平面図である。
図１６において、１１６は例えばモジュール、１１８はアルミナ基板、１２０はアルミナ基板１１８上に形成された配線層、１２２はパッドで、１２４はＭＭＩＣチップ１００のＲＦパッド１０６とモジュール１１６のアルミナ基板１１８上のパッド１２２とを接続するボンディングワイヤである。
図１６に示されるように、ボンディングワイヤ１２４によりパッド１２２とＲＦパッド１０６とが接続されると、実装時のボンディングワイヤ１２４のインダクタンスとチップのパッド幅の増加分による容量増加とが相互に幾分か相殺されるためにＭＭＩＣチップ実装時のＲＦ特性は、ＭＭＩＣチップ形成時のＲＦ特性より設計時のＲＦ特性により近くなると考えられるが、ＭＭＩＣチップ１００形成時の評価結果により、良品・不良品が選別されるので、必要以上に不良品を出してしまうという不都合が発生する。
【０００７】
また、設計時にＲＦ特性を評価する際に、パッド幅を線路幅より広くしておいてＲＦ特性を求めるとすれば、チップ形成時のＲＦ特性の測定結果は設計時のＲＦ特性と一致するが、ボンディングワイヤ１２４を接続したチップ実装時のＲＦ特性は、ボンディングワイヤ１２４のインダクタンスがそのまま残ってＲＦ特性に影響するため設計時に求めたＲＦ特性と一致しなくなるという不都合が生じる。
また、設計時の評価を、ボンディングワイヤ１２４を接続した状態で評価するとすれば、実装時の状態によりボンディングワイヤのインダクタンスが必ずしも均一ではなく、設計時のＲＦ特性を求める際に困難が伴うとともに、チップ形成時のボンディングワイヤが接続されていない場合のＲＦ特性の測定結果と不一致を生じ、必要以上に不良品と判断されかねない。
【０００８】
この発明は上記の問題点を解消するためになされたもので、第１の目的は、ワイヤボンディングの接合領域を確保しつつ、設計時、チップ評価時およびチップ実装時においてＲＦ特性などのチップの電気的特性の相異が少なく、電気的特性のばらつきの少ない高周波回路チップを提供することであり、第２の目的は歩留まりが高く安価で信頼性の高い高周波回路装置を提供することである。また第３の目的はチップを設計時と同じ仕様でＲＦ特性を評価することにより適正に良品・不良品の判別ができる製造方法を提供することであり、第４の目的は歩留まりが高く安価で信頼性の高い高周波回路装置を簡単な工程で製造することができる製造方法を提供することである。
なお公知文献としては、公開実昭６０−９２３５号公報がある。このボンディングパッドの考案においては、ボンディングパッドの寄生容量を減少させるために、小面積部分に分割されたボンディングパッドが記載されている。
【０００９】
【課題を解決するための手段】
この発明に係る高周波回路装置は、誘電体基板と、この誘電体基板上に配設された第２の配線層と、基板上に延在して配設された主線路およびこの主線路の一端部に配設され主線路と同じ幅を有するパッド主部を有する第１の配線層、この第１の配線層のパッド主部の先端を除きパッド主部の両側に沿って第1の配線層の長手方向に延在する島状の第１の導電膜、およびこの第１の導電膜を介してパッド主部の少なくとも一方の側に配設された接地導電膜を有するとともに誘電体基板上に配設された高周波回路チップと、この高周波回路チップのパッド主部と一方の側の第１の導電膜とにまたがって一端が接続され他端が第２の配線層に接続された第１の接続導体と、高周波回路チップのパッド主部と他方の側の第１の導電膜とにまたがって一端が接続され他端が第２の配線層に接続された第２の接続導体と、を備えるとともに第１の導電膜をオープンスタブとし、このオープンスタブの容量により第１、第２の接続導体の寄生インダクタンスを相殺したもので、ワイヤボンディングの接合領域を確保し、ワイヤボンディングの機械的強度及び電気的特性を保持し、ＲＦ特性などの電気的特性のばらつきの少ない構成にすることができ、さらに、チップ評価時およびチップ実装時においてＲＦ特性などのチップの電気的特性を一致させることができる。
【００１８】
またこの発明に係る高周波回路装置の製造方法は、基板上に延在して配設された主線路およびこの主線路の一端部に配設され主線路と同じ幅を有するパッド主部を有する第１の配線層、この第１の配線層のパッド主部の先端を除きパッド主部の両側に沿って第1の配線層の長手方向に延在する島状の第１の導電膜、およびこの第１の導電膜を介してパッド主部の少なくとも一方の側に配設された接地導電膜を有する高周波回路を形成する工程と、高周波回路のパッド主部と接地導電膜に接触端子を接触させ高周波回路の電気的特性を測定する工程と、を含む高周波回路チップの製造工程と、第２の配線層が形成された誘電体基板上に、高周波回路チップを接着し、この高周波回路チップのパッド主部と一方の側の第１の導電膜とにまたがって第１の接続導体の一端を接続し第１の接続導体の他端を第２の配線層に接続するとともに、高周波回路チップのパッド主部と他方の側の第１の導電膜とにまたがって第２の接続導体の一端を接続し第２の接続導体の他端を第２の配線層に接続する工程と、を含み、第１の導電膜をオープンスタブとし、このオープンスタブの容量により第１、第２の接続導体の寄生インダクタンスを相殺するもので、ボンディングの機械的強度及び電気的特性を保持し、ＲＦ特性などの電気的特性のばらつきの少ない高周波回路装置を簡単な工程で製造することができ、さらに、チップ評価時およびチップ実装時においてＲＦ特性などのチップの電気的特性を一致させることができる。
【００２０】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１に係るＭＭＩＣの部分平面図である。
図１において、１０は高周波回路チップとしての例えばＭＭＩＣ、１２はＭＭＩＣ１０の基板としてのＧａＡｓ基板で、厚みは１００μｍ程度で、裏面には接地金属膜（図示せず）が配設されている。１４はＧａＡｓ基板１２上に配設された第１の配線層としての主線路で、メタル蒸着かまたは蒸着メタル上にＡｕメッキを最上層とした構成により形成される。
【００２１】
ＧａＡｓ基板１２の基板厚みが１００μｍ程度の場合には、特性インピーダンスを例えば５０Ωとするときには、主線路１４の線路幅は約７０μｍ程度とし、ＧａＡｓ基板１２の裏面の接地金属膜とでマイクロストリップ線路を構成している。
１６ａは主線路１４の端部に設けられたＲＦパッド１６のパッド主部で主線路１４と同じパッド幅を有している。１６ｂはパッド主部１６ａの両側に沿ってスリット１６ｃを介して独立して配設された、ＲＦパッド１６の一部を構成する第１、第２の導体膜としてのパッド副部である。このＭＭＩＣ１０ではパッド副部１６ｂはパッド主部１６ａの両側それぞれに設けられているが、パッド主部１６ａの片側に隣接して配設しても、ワイヤがボンディングされると電気的に接続されるので同じ機能を果たすことができる。
【００２２】
パッド主部１６ａおよびパッド副部１６ｂは、主線路１４がメタル蒸着の場合は、主線路形成後メッキ工程を経て形成される。また主線路１４が蒸着メタル上にＡｕメッキを最上層として形成される場合には、パッド主部１６ａは主線路の単に端部であり、パッド副部１６ｂは主線路と同時工程により形成される。
１８はバイアホールで、裏面の接地金属膜（図示せず）に接続されている。２０はバイアホール１８に接続された接地導体膜としての接地配線層で、パッド副部１６ｂを介してパッド主部１６ａの両側に配設されている。
このＭＭＩＣ１０では接地配線層２０はパッド主部１６ａの両側に設けているが、ＲＦ特性を測定するプローブによっては、接地配線層２０はパッド主部１６ａの片側にのみ配設される場合もある。
【００２３】
図１に示されたＭＭＩＣ１０には、主線路１４の端部とＲＦパッド１６および接地配線層１８が記載されているが、主線路１４には、図示していないが、能動素子としてのトランジスタや受動素子などの回路要素が接続されＭＭＩＣ１０を構成している。
図２はこの発明に係るＭＭＩＣのチップ特性を測定する方法を説明した模式図である。
図２において、２２はプローブヘッド、２４はプローブヘッド２２に装着された接触端子としてのプローブである。
【００２４】
チップ特性、例えばＲＦ特性の測定は、通常ウエハにＭＭＩＣが形成された時点で行われ、プローブヘッド２２に配設された３本一組のプローブ２４を使用して測定される。中央のプローブ２４は主線路１４に接続しているパッド主部１６ａに接触し、両側２本のプローブ２４は接地配線層１８に接触した状態で、反射特性を示すＳ11及びＳ22や通過特性を示すＳ21などが測定される。
このとき、パッド主部１６ａは主線路１４と同じ幅であるので、主線路１４の線路幅からのはみ出しはなく、パッドの並列寄生容量によるインピーダンスの減少はなく、設計時点での回路の仕様と同じ状態でＭＭＩＣ１０のＲＦ特性が測定される。
【００２５】
このため、周波数の高い領域、特に６０ＧＨｚを超えるミリ波帯においてもＭＭＩＣチップとしてのチップ特性による良品・不良品の判別が正確に行うことができ、ＲＦ特性などのチップの電気的特性のばらつきの少ないＭＭＩＣチップを提供することが出来る。
【００２６】
図３はこの発明に係るパッドのＲＦ特性のスリット幅依存性を示すグラフである。
図３において、縦軸は反射損失及び通過損失で、横軸はスリット間隔である。黒丸印の折れ線は反射損失を示し、中抜き丸印の折れ線は通過損失Ｓ21を示している。計算周波数は８０ＧＨｚである。
図４は図３の解析に用いた従来構造のパッドの平面図である。図５は図３の解析に用いたこの発明の一実施の形態に係るパッドの平面図である。図６は図３の解析に用いた理想構造のパッドの平面図である。
【００２７】
図４は従来構造のパッド形状を模擬するものである。図４ではパッド幅Ｗ１は１５０μｍ、主線路１４の幅Ｗ２は７０μｍである。
図５は、この発明に係るパッド形状を模擬するものである。図５においては、パッド幅Ｗ１を１５０μｍとし、パッド主部１６ａとパッド副部１６ｂとのスリット間隔gをg＝５μｍ、１０μｍ、１５μｍ、２０μｍと変化させている。
図６は、パッド主部１６ａの幅Ｗ１と主線路１４の幅Ｗ２とを同じにした設計時のパッド形状を模擬するものである。
【００２８】
また言い換えれば、従来構造の図４のパッド形状は、図５においてＷ１を１５０μｍとしスリット間隔gをg＝０μｍとしたものに相当し、パッド主部１６ａと主線路の幅とを同じにした図６のパッド形状は、図５においてＷ１を１５０μｍ、主線路１４の幅Ｗ２は７０μｍとしスリット間隔gをg＝４０μｍとしたものに相当する。
従って図３において、g＝０μｍの反射損失及び通過損失は従来構造のパッド形状の値であり、g＝４０μｍの反射損失及び通過損失はパッド主部１６ａと主線路１４の幅とを同じにした設計時のパッド形状の値であると考えられる。
図３からは、パッド主部１６ａと主線路１４の幅とを同じにした図６のパッド形状の場合を理想特性とした場合、通過損失についてはg＝５μｍ以上でパッド主部１６ａと主線路の幅とを同じにしたパッド形状の値にほぼ一致した特性となる。
【００２９】
通過損失については、g＝５μｍで約１９ｄＢ改善し、gの増加とともにパッド主部１６ａと主線路の幅とを同じにしたパッド形状の値に近づくことが分かる。
このためＲＦ特性はスリット間隔gの増加によって改善するが、gの上限値については、ワイヤの接合強度等によって規定される。
【００３０】
以上のように、この発明に係る高周波回路チップにおいては、パッド主部１６ａとパッド副部１６ｂとのスリット間隔gを適切に選択することにより、パッド主部１６ａとパッド副部１６ｂとでワイヤボンディングの接合領域を確保しつつ、電気的特性の測定に際してはパッド主部１６ａと接地配線層２０にプローブを接触させ、ボンディングパッドの容量増加無しにＭＭＩＣチップ１０の電気的特性を評価することができる。
このため、高周波回路チップとしてのチップ特性による良品・不良品の判別が正確に行うことができ、ＲＦ特性などのチップの電気的特性のばらつきの少ない高周波回路チップを提供することが出来る。
【００３１】
図７はこの発明の実施の形態１に係るモジュールの部分平面図である。
図７において、３０はモジュールである。３２はモジュール３０の誘電体基板としてのアルミナ基板である。このアルミナ基板３２に変えてガラスエポキシ基板を使用しても良い。
３４はアルミナ基板３２の表面上に配設された第２の配線層としての主線路である。主線路３４は蒸着メタル上にＡｕメッキを最上層として形成される。３６は主線路３４のパッド部である。３８はＭＭＩＣチップ１０のＲＦパッド１６とアルミナ基板３２の主線路３４のパッド部３６とを接続する第１、第２の接続導体としてのボンディングワイヤである。
【００３２】
２本のボンディングワイヤ３８はインダクタンスを小さくするために互いに並行して接続される。ＭＭＩＣチップ１０のＲＦパッド１６においては、ワイヤそれぞれがパッド主部１６ａの一部と互いに異なるパッド副部１６ｂとにまたがって主線路１４と並列にボンディングされる。
ＲＦパッド１６のパッド副部１６ｂの幅寸法およびパッド主部１６ａとパッド副部１６ｂとのスリット間隔gは、ボンディングワイヤ３８の接合強度が確保できるように定められているので、ボンディングの機械的信頼性や電気的信頼性が確保される。
【００３３】
以上のように、この発明に係る高周波回路装置としてのモジュールやパッケージは、設計時、チップ形成時及び実装時でそれぞれの電気的特性が適正に評価でき、電気的特性のばらつきの少ないＭＭＩＣチップを実装して組み立てられ、実装時の電気的特性も適正に評価できるから、歩留まりが高く安価で信頼性の高い高周波回路装置を構成することができる。
【００３４】
実施の形態２．
図８はこの発明の実施の形態２に係るモジュールの部分平面図である。図２において図１と同じ符号は同一のものかまたは相当のものである。以下の実施の形態の各図においても同じ符号は同一のものかまたは相当のものである。
図８において、４０は高周波回路装置としてのモジュール、４２はこのモジュール４０にダイボンドされているＭＭＩＣチップ、４４はこのＭＭＩＣチップの基板上に配設された付加容量膜で、パッド副部１６ｂと同じ層構成で形成され、パッド副部１６ｂに接続されている。
【００３５】
このモジュール４０に用いられるＭＭＩＣチップ４２もチップ形成時にチップ特性を測定するときには、実施の形態１のＭＭＩＣチップ１０と同様にパッド主部１６ａは主線路１４と同じ幅であるので、主線路１４の線路幅からのはみ出しはなく、パッドの並列寄生容量によるインピーダンスの減少はなく、設計時点での回路の仕様と同じ状態でＭＭＩＣ１０のＲＦ特性が測定される。このため、周波数の高い領域、特に６０ＧＨｚを超えるミリ波帯においてもＭＭＩＣチップとしてのチップ特性による良品・不良品の判別が正確に行うことができる。
【００３６】
そして、このＭＭＩＣチップ４２を使用したモジュール４０においては、さらにパッド副部１６ｂに接続された付加容量膜４４を適切に定めることにより、パッド副部１６ｂの並列容量をボンディングワイヤ３８の寄生インダクタンスと実質的に相殺することが可能となる。
モジュール４０において、ボンディングワイヤ３８をパッド主部１６ａとパッド副部１６ｂとにまたがってボンディングすると、ボンディングワイヤ３８によって、パッド主部１６ａとパッド副部１６ｂとは電気的に一体となり、パッド副部１６ｂはＭＭＩＣチップの電気的特性に関与することになる。
【００３７】
このとき、パッド副部１６ｂに接続された付加容量膜４４の形状や寸法を式（１）に基づいて決定することにより、パッド副部１６ｂの容量をボンディングワイヤ３８の寄生インダクタンス成分と効果的に相殺させ、チップ特性への影響を実質的に無くすことができる。
Ｚ0＝５０Ω＝（（Ｌ＋Ｌw）／（Ｃ＋Ｃstb））１／２・・・（１）
ここで、Ｌはパッド主部１６ａに接続される主線路１４の直列インダクタンス、Ｃはパッド主部１６ａに接続される主線路１４の並列キャパシタンス、Ｌwはボンディングワイヤ３８の直列インダクタンス、Ｃstbはパッド副部１６ｂと付加容量膜４４とをあわせた並列キャパシタンス、である。
【００３８】
モジュール４０のＭＭＩＣチップ４２において、パッド副部１６ｂと付加容量膜４４はオープンスタブとなって、ボンディングワイヤ３８の寄生インダクタンス成分を相殺し、ＭＭＩＣチップ４２形成時に測定したチップのＲＦ特性などの電気的特性とモジュール４０に実装したときの電気的特性が一致することになる。従って、ＭＭＩＣチップ４２形成時の電気的特性がそのままモジュールに実装したときの電気的特性に反映され、歩留まりが高く安価で信頼性の高い高周波回路装置を提供することができる。
【００３９】
実施の形態３．
図９は、この発明の実施の形態３に係るＭＩＣ（Microwave Integrated Circuit）の部分平面図である。
図９において、４６はＭＩＣチップである。４８はＭＩＣチップ４６の基板としてのアルミナ基板である。このアルミナ基板４８は他の誘電体基板を用いても良い。
このＭＩＣチップ４６はコストを削減するために、必ずしも高価なＧａＡｓ基板を使用しなくて良い部分は安価な誘電体基板、例えばアルミナ基板４８を使用し、トランジスタなどのＧａＡｓ基板が必要な部分のみ高価なＧａＡｓ基板を使用するものである。
【００４０】
５０はＭＩＣチップ４６にダイボンドされたＧａＡｓ基板に形成されたトランジスタ素子や受動素子などのＭＩＣチップである。
５２はＭＩＣチップ５０のＲＦパッド１６とＭＩＣチップ４６の主線路１４のパッド５４とを接続するワイヤである。
この実施の形態２では、ＭＩＣチップ５０のＲＦパッド１６も、このＭＩＣチップ５０をダイボンドしたＭＩＣチップ４６のＲＦパッド１６も、それらがチップ形成された段階で、チップの電気的特性が測定される。
【００４１】
実施の形態１と同様に、これらのＲＦパッド１６においては、パッド主部１６ａが主線路１４と同じ幅であるので、主線路１４の線路幅からのはみ出しはなく、パッドの並列寄生容量によるインピーダンスの減少はなく、設計時点での回路の仕様と同じ状態でＭＩＣ４６及びＭＩＣ５０のＲＦ特性が測定される。
このため、周波数の高い領域においてもＭＩＣチップとしてのチップ特性による良品・不良品の判別を正確に行うことができ、ＲＦ特性などのチップの電気的特性のばらつきの少なく、高価なＧａＡｓ基板の使用量が少なくなり安価なＭＩＣチップを提供することが出来る。
【００４２】
図１０はこの発明の実施の形態３に係るモジュールの部分平面図である。
図１０において、５６は高周波回路装置としてのモジュールである。
モジュール５６は、高周波回路チップとしてのＭＩＣチップ４６がアルミナ基板３２上にダイボンドされていることが、実施の形態１のモジュール３０と異なるだけで、基本構成は同じである。
従って実施の形態３に係る高周波回路装置としてのモジュール５６も、電気的特性のばらつきの少ないＭＩＣチップを実装して組み立てられるから、歩留まりが高く、ＭＩＣチップのコストも廉価になるので、安価で信頼性の高い高周波回路装置を構成することができる。
【００４３】
実施の形態４．
図１１はこの発明の実施の形態４に係るＭＭＩＣチップの部分平面図である。
図１１において、６０はＭＭＩＣチップ、６２はＭＭＩＣ６０の表面上に配設された第１の配線層としてのＤＣバイアス線路である。６４はＤＣバイアス線路６２の端部に間隔を設けて隣接したＤＣパッドである。
図１１に示されたＭＭＩＣ６０には、ＤＣバイアス線路６２の端部とＤＣパッド６４とが記載されているが、ＤＣバイアス線路６２には、図示していないが、能動素子としてのトランジスタや受動素子などの回路要素が接続されＭＭＩＣ６０を構成している。
【００４４】
図１２はこの発明の実施の形態４に係るＭＭＩＣチップのチップ特性の測定を説明した模式図である。この図１２ではＭＭＩＣ６０の評価時にＤＣバイアスを印加する方法を示している。
図１２において、プローブヘッド２２に設けられたプローブ２４をＤＣバイアス線路６２の個別の端部に設けられたＤＣパッド６４に接触させて、個別にＤＣバイアスが印加されＭＭＩＣのチップ特性が測定される。この測定に際して、例えばＭＭＩＣが増幅回路のような場合、まだ実装されないＭＭＩＣでは接地が不安定で、ＤＣバイアス線路６２の端部が分割されていないとしばしば発振し測定が行いにくくなるが、この様に分割された個別のＤＣパッド６４にバイアスを印加することにより、発振を防止でき適正に良品・不良品の判定が可能となる。
【００４５】
図１３は、この発明の実施の形態４に係るモジュールの部分平面図である。
図１３において、７０は高周波回路装置としてのモジュール、７２は第２の配線層としてのＤＣバイアス線路でアルミナ基板３２の表面上に配設され、蒸着メタル上にＡｕメッキを最上層として形成される。７４はＤＣバイアス線路７２に設けられたＤＣパッドで、ＤＣバイアス線路と同様の構成である。７６は第３の接続導体としてのボンディングワイヤである。
モジュール７０において、ＭＭＩＣチップ６０上に並行して設けられたＤＣバイアス線路６２の端部に間隔を置いて個別に設けられたＤＣパッド６４にまたがってボンディングワイヤ７６の一端がボンディングされ、他端はアルミナ基板３２のＤＣバイアス線路７２に設けられたＤＣパッド７４にボンディングされる。
【００４６】
この実施の形態４の高周波回路装置としてのモジュールにおいて、チップ形成時の電気的特性が適正に評価でき、電気的特性のばらつきの少ないＭＭＩＣチップを実装して組み立てられ、歩留まりが高く安価な高周波回路装置を構成することができる。
以上の実施の形態の説明では、高周波回路装置としてモジュールとして説明したが、モジュールの替わりにパッケージであっても同様の効果を奏する。
【００４７】
【発明の効果】
この発明に係る高周波回路チップと高周波回路装置並びにその製造方法は以上に説明したような構成、工程を備えているので、以下のような効果を有する。
この発明に係る高周波回路チップは、基板上に配設され、一端部を有する第１の配線層と、この第１の配線層の上記端部に沿って隣接し、端部の片側または両側それぞれに島状に配設された第１、第２の導電膜と、この第１、第２の導電膜を介して端部の少なくとも一方の側に配設された接地導電膜と、を備えたもので、ワイヤのボンディングの接合領域を確保しつつ、設計時と同じ仕様で、ボンディングパッドの容量増加無しに、チップの電気的特性を評価することができ、ワイヤボンディング後の電気的特性との差異も少なくすることが出来る。このため電気的特性のばらつきの少ない高周波回路チップを提供することができる。
【００４８】
また、互いに間隔をおいて隣接した端部を有するとともに、基板上に所定の間隔をおいて並行して配設された第１の配線層を備えたもので、第１の配線層の端部個別にＤＣバイアスを印加することができ、高周波信号の影響が少ない状態でチップの電気的特性を測定することができる。このため電気的特性のばらつきの少ない高周波回路チップを提供することができる。
【００４９】
さらに、基板をＧａＡｓ基板としたもので、簡単な構成で、電気的特性のばらつきの少ない高周波回路チップを提供することができる。
【００５０】
またさらに基板を誘電体基板としたもので、必ずしも半導体基板を使用しなくて良い部分を誘電体基板とすることにより、安価な構成で、電気的特性のばらつきの少ない高周波回路チップを提供することができる。
【００５１】
またこの発明に係る高周波回路装置は、誘電体基板と、この誘電体基板上に配設された第２の配線層と、基板上に配設され一端部を有した第１の配線層、この第１の配線層の端部に沿って隣接し、端部の片側または両側それぞれに島状に配設された第１、第２の導電膜、およびこの第１、第２の導電膜を介して端部の少なくとも一方の側に配設された接地導電膜を有するとともに誘電体基板上に配設された高周波回路チップと、この高周波回路チップの第１の配線層の端部とこの端部に隣接する第１の導電膜とにまたがって一端が接続され他端が第２の配線層に接続された第１の接続導体と、高周波回路チップの第１の配線層の端部とこの端部に隣接する第２の導電膜とにまたがって一端が接続され他端が第２の配線層に接続された第２の接続導体と、を備えたもので、ボンディングの接合領域を確保し、ボンディングの機械的強度及び電気的特性を保持し、ＲＦ特性などの電気的特性のばらつきの少ない構成にすることができる。延いては歩留まりが高く安価で信頼性の高い高周波回路装置を提供することができる。
【００５２】
さらに第１、第２の導電膜をオープンスタブとし、このオープンスタブの容量により第１、第２の接続導体の寄生インダクタンスを実質的に相殺したもので、設計時、チップ評価時およびチップ実装時においてＲＦ特性などのチップの電気的特性を一致させることができる。チップ評価時の電気的特性がそのままチップ実装時の電気的特性に反映され、歩留まりが高く安価で信頼性の高い高周波回路装置を提供することができる。
【００５３】
また、誘電体基板と、この誘電体基板上に配設され直流バイアスが印加される第２の配線層と、互いに間隔を置いて隣接した端部を有し基板上に所定の間隔をおいて並行して配設された第１の配線層を有するとともに誘電体基板上に配設された高周波回路チップと、この高周波回路チップの第１の配線層の端部相互にまたがって一端が接続され他端が第２の配線層に接続された第３の接続導体と、を備えたもので、ボンディングの接合領域を確保し、ボンディングの機械的強度及び電気的特性を保持し、電気的特性のばらつきの少ない構成にすることができる。延いては歩留まりが高く安価で信頼性の高い高周波回路装置を提供することができる。
【００５４】
またこの発明に係る高周波回路チップの製造方法は、基板上に、一端部を有する第１の配線層、この第１の配線層の端部に沿って隣接し、この端部の片側または両側それぞれに島状に配設された第１、第２の導電膜、およびこの第１、第２の導電膜を介して第１の配線層の端部の少なくとも一方の側に配設された接地導電膜を有する高周波回路を形成する工程と、高周波回路の第１の配線層の端部とこの端部の少なくとも一方の側に配設された接地導電膜に接触端子を接触させ高周波回路の電気的特性を測定する工程と、を含むもので、設計時と同じ仕様でＲＦ特性などチップの電気的特性を評価することができ、チップ形成時の状態において適正に良品・不良品判定ができる。このため電気的特性の揃った高周波回路チップを製造することができる。
【００５５】
また、基板上に、それぞれが互いに隣接した端部を有するとともに所定の間隔をおいて並行して配設された第１の配線層を有する高周波回路を形成する工程と、高周波回路の第１の配線層の端部に接触端子を接触させ、それぞれの端部個別に直流バイアスを印加し、高周波回路の電気的特性を測定する工程と、を含むもので、高周波信号の影響を少なくして直流バイアスを印加し、適正にチップの電気的特性を評価することができ、チップ状態で適正に良品・不良品判定ができる。このため電気的特性の揃った高周波回路チップを製造することができる。
【００５６】
またこの発明に係る高周波回路装置の製造方法は、基板上に、一端部を有する第１の配線層、この第１の配線層の端部に沿って隣接し、この端部の片側または両側それぞれに島状に配設された第１、第２の導電膜、およびこの第１、第２の導電膜を介して第１の配線層の端部の少なくとも一方の側に配設された接地導電膜をそれぞれ有する高周波回路を形成する工程と、高周波回路の第１の配線層の端部およびこの端部の少なくとも一方の側に配設された接地導電膜に接触端子を接触させ高周波回路の電気的特性を測定する工程とを含む高周波回路チップの製造工程と、第２の配線層が形成された誘電体基板上に、高周波回路チップを接着し、高周波回路チップの第１の配線層の端部とこの端部に隣接する第１の導電膜とにまたがって第１の接続導体の一端を接続し第１の接続導体の他端を第２の配線層に接続し、高周波回路チップの第１の配線層の端部とこの端部に隣接する第２の導電膜とにまたがって第２の接続導体の一端を接続し第２の接続導体の他端を第２の配線層に接続する工程と、を含むもので、ボンディングの機械的強度及び電気的特性を保持し、ＲＦ特性などの電気的特性のばらつきの少ない高周波回路装置を簡単な工程で製造することができる。延いては歩留まりが高く安価で信頼性の高い高周波回路装置を提供することができる。
【００５７】
また、基板上に、それぞれが互いに隣接した端部を有するとともに所定の間隔をおいて並行して配設された第１の配線層を有する高周波回路を形成する工程と高周波回路の第１の配線層の端部に接触端子を接触させ、それぞれの端部個別に直流バイアスを印加し、高周波回路の電気的特性を測定する工程とを含む高周波回路チップの製造工程と、直流バイアスが印加される第２の配線層が形成された誘電体基板上に、高周波回路チップを接着し、高周波回路チップの第１の配線層の端部相互にまたがって第３の接続導体の一端を接続し、第３の接続導体の他端を誘電体基板の第２の配線層に接続する工程と、を含むもので、ボンディングの機械的強度及び電気的特性を保持し、電気的特性のばらつきの少ない高周波回路装置を簡単な工程で製造することができる。延いては歩留まりが高く安価で信頼性の高い高周波回路装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の一実施の形態に係る高周波回路チップの部分平面図である。
【図２】 この発明の一実施の形態に係る高周波回路チップのチップ特性の測定を説明した模式図である。
【図３】 この発明の一実施の形態に係るパッド形状のＲＦ特性のスリット幅依存性を示すグラフである。
【図４】 図３の解析に用いた従来構造のパッドの平面図である。
【図５】 図３の解析に用いたこの発明の一実施の形態に係るパッドの平面図である。
【図６】 図３の解析に用いた理想構造のパッドの平面図である。
【図７】 この発明の一実施の形態に係る高周波回路装置の部分平面図である。
【図８】 この発明の一実施の形態に係る高周波回路装置の部分平面図である。
【図９】 この発明の一実施の形態に係る高周波回路チップの部分平面図である。
【図１０】 この発明の一実施の形態に係る高周波回路装置の部分平面図である。
【図１１】 この発明の一実施の形態に係る高周波回路チップの部分平面図である。
【図１２】 この発明の一実施の形態に係る高周波回路チップのチップ特性の測定を説明した模式図である。
【図１３】 この発明の一実施の形態に係る高周波回路装置の部分平面図である。
【図１４】 従来のＭＭＩＣチップの部分平面図である。
【図１５】 従来のＭＭＩＣのＲＦ特性を測定する方法を説明する模式図である。
【図１６】 従来のＭＭＩＣチップを実装したモジュールの部分断面図である。
【符号の説明】
１２ ＧａＡｓ基板、 ４８ アルミナ基板、 １４ 主線路、 １６ａ パッド主部、 １６ｂ パッド副部、 ２０ 接地配線層、 １０，４２，６０ ＭＭＩＣチップ、 ４６ ＭＩＣチップ、 ３２ アルミナ基板、 ３４ 主線路、 ３８ ボンディングワイヤ、 ６２，７２ ＤＣバイアス線路、 ７６ ボンディングワイヤ。

Claims (2)

  1. 誘電体基板と、
    この誘電体基板上に配設された第２の配線層と、
    基板上に延在して配設された主線路およびこの主線路の一端部に配設され主線路と同じ幅を有するパッド主部を有する第１の配線層、この第１の配線層の上記パッド主部の先端を除きパッド主部の両側に沿って上記第1の配線層の長手方向に延在する島状の第１の導電膜、およびこの第１の導電膜を介して上記パッド主部の少なくとも一方の側に配設された接地導電膜を有するとともに上記誘電体基板上に配設された高周波回路チップと、
    この高周波回路チップの上記パッド主部と一方の側の上記第１の導電膜とにまたがって一端が接続され他端が上記第２の配線層に接続された第１の接続導体と、
    上記高周波回路チップの上記パッド主部と他方の側の上記第１の導電膜とにまたがって一端が接続され他端が上記第２の配線層に接続された第２の接続導体と、を備えるとともに上記第１の導電膜をオープンスタブとし、このオープンスタブの容量により上記第１、第２の接続導体の寄生インダクタンスを相殺したことを特徴とする高周波回路装置。
  2. 基板上に延在して配設された主線路およびこの主線路の一端部に配設され主線路と同じ幅を有するパッド主部を有する第１の配線層、この第１の配線層のパッド主部の先端を除きパッド主部の両側に沿って第1の配線層の長手方向に延在する島状の第１の導電膜、およびこの第１の導電膜を介してパッド主部の少なくとも一方の側に配設された接地導電膜を有する高周波回路を形成する工程と、高周波回路のパッド主部と接地導電膜に接触端子を接触させ高周波回路の電気的特性を測定する工程と、を含む高周波回路チップの製造工程と、
    第２の配線層が形成された誘電体基板上に、高周波回路チップを接着し、この高周波回路チップのパッド主部と一方の側の第１の導電膜とにまたがって第１の接続導体の一端を接続し第１の接続導体の他端を第２の配線層に接続するとともに、高周波回路チップのパッド主部と他方の側の第１の導電膜とにまたがって第２の接続導体の一端を接続し第２の接続導体の他端を第２の配線層に接続する工程と、を含み、
    第１の導電膜をオープンスタブとし、このオープンスタブの容量により第１、第２の接続導体の寄生インダクタンスを相殺することを特徴とした高周波回路装置の製造方法。
JP2001137421A 2001-05-08 2001-05-08 高周波回路装置とその製造方法 Expired - Lifetime JP4804643B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001137421A JP4804643B2 (ja) 2001-05-08 2001-05-08 高周波回路装置とその製造方法
US09/960,493 US6605871B2 (en) 2001-05-08 2001-09-24 RF circuit chip and RF circuit device including the RF circuit chip
DE10163429A DE10163429B4 (de) 2001-05-08 2001-12-21 HF-Schaltungschip und Herstellungsverfahren davon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001137421A JP4804643B2 (ja) 2001-05-08 2001-05-08 高周波回路装置とその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011134941A Division JP2011233906A (ja) 2011-06-17 2011-06-17 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2002334935A JP2002334935A (ja) 2002-11-22
JP4804643B2 true JP4804643B2 (ja) 2011-11-02

Family

ID=18984532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001137421A Expired - Lifetime JP4804643B2 (ja) 2001-05-08 2001-05-08 高周波回路装置とその製造方法

Country Status (3)

Country Link
US (1) US6605871B2 (ja)
JP (1) JP4804643B2 (ja)
DE (1) DE10163429B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134459A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp 半導体装置
US7078808B2 (en) * 2004-05-20 2006-07-18 Texas Instruments Incorporated Double density method for wirebond interconnect
JP4762531B2 (ja) 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
JP4612431B2 (ja) 2005-02-24 2011-01-12 三菱電機株式会社 高周波半導体装置
JP5317864B2 (ja) * 2009-07-06 2013-10-16 新光電気工業株式会社 アダプタ装置および伝送路評価システム
US9121900B2 (en) * 2011-12-02 2015-09-01 Sandisk Technologies Inc. Systems and methods for sensing signals communicated with a host device or on an interface of plug-in card when there is lack of access to sensing points
JP7273299B2 (ja) * 2019-07-11 2023-05-15 富士通株式会社 半導体装置、半導体モジュール及び半導体装置の動作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609235A (ja) 1983-06-28 1985-01-18 Matsushita Electric Ind Co Ltd 選択呼出受信方法
JPS609235U (ja) * 1983-06-30 1985-01-22 クラリオン株式会社 ボンデイングパツド
JPS6341041A (ja) * 1986-08-06 1988-02-22 Mitsubishi Electric Corp 半導体装置
JPS63136637A (ja) * 1986-11-28 1988-06-08 Hitachi Ltd 半導体装置
JPH0282646A (ja) * 1988-09-20 1990-03-23 Sanyo Electric Co Ltd 半導体集積回路及びその識別方法
JPH0273818U (ja) * 1988-11-25 1990-06-06
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
JPH0786328A (ja) * 1993-09-16 1995-03-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH0864631A (ja) * 1994-08-25 1996-03-08 Mitsubishi Electric Corp ボンディングパッド
JPH08279596A (ja) * 1995-04-05 1996-10-22 Mitsubishi Electric Corp 集積回路装置，及びその製造方法
US5777528A (en) * 1995-05-26 1998-07-07 Motorola, Inc. Mode suppressing coplanar waveguide transition and method
JPH11204728A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 高周波半導体装置
JP3659461B2 (ja) * 1998-06-10 2005-06-15 京セラ株式会社 高周波測定用基板
JP2000232143A (ja) * 1999-02-12 2000-08-22 Nec Corp 回路素子評価回路パターン
US6351192B1 (en) * 1999-03-25 2002-02-26 Industrial Technology Research Institute Miniaturized balun transformer with a plurality of interconnecting bondwires
US6181200B1 (en) * 1999-04-09 2001-01-30 Integra Technologies, Inc. Radio frequency power device
JP3483132B2 (ja) * 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
US6285324B1 (en) * 1999-09-15 2001-09-04 Lucent Technologies Inc. Antenna package for a wireless communications device
DE10031657A1 (de) * 2000-06-29 2002-01-24 Siemens Ag Hochfrequenz-Bauelement

Also Published As

Publication number Publication date
DE10163429B4 (de) 2010-10-07
JP2002334935A (ja) 2002-11-22
DE10163429A1 (de) 2002-11-28
US20020167083A1 (en) 2002-11-14
US6605871B2 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
US20030183884A1 (en) Interdigital capacitor and method for adjusting the same
US5233310A (en) Microwave integrated circuit
JP2000508475A (ja) 極広帯域で低インピーダンスのフローティングプレートキャパシタ
JPH0685510A (ja) マルチチップモジュール
JP2001168234A (ja) 半導体チップ用の接地平面
JP4804643B2 (ja) 高周波回路装置とその製造方法
US6930334B2 (en) High frequency semiconductor device
EP0015709B1 (en) Constructional arrangement for semiconductor devices
JP4536942B2 (ja) 高周波用集積回路及びこれを用いた高周波回路装置
JP3058898B2 (ja) 半導体装置及びその評価方法
US7332799B2 (en) Packaged chip having features for improved signal transmission on the package
JP4330919B2 (ja) マイクロ波集積回路素子
US7196909B2 (en) AC coupling circuit having a large capacitance and a good frequency response
JPS63152141A (ja) プロ−ブカ−ド
JP2011233906A (ja) 高周波回路チップとこのチップを有する高周波回路装置並びにその製造方法
JP2907050B2 (ja) 半導体集積回路およびその製造方法
JP3435028B2 (ja) 高周波用半導体装置
Wei et al. A comparison study of high-frequency performance between ball bonding and ribbon bonding
JP3852589B2 (ja) マイクロ波集積回路、誘電体基板
JPH1183936A (ja) 素子評価回路
JPH06237122A (ja) マイクロ波半導体装置
JP2000049256A (ja) 半導体装置の構造及び製造方法
JPH08264592A (ja) フィルタ及び、又は共振子のための構造体
JP2846987B2 (ja) 高周波用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110810

R150 Certificate of patent or registration of utility model

Ref document number: 4804643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term