JP7273299B2 - 半導体装置、半導体モジュール及び半導体装置の動作方法 - Google Patents

Description

本発明は、半導体装置、半導体モジュール及び半導体装置の動作方法に関する。

半導体装置に関し、信号処理ＩＣ（Integrated Circuit）を実装したモジュール基板に、電源線や信号線等の回路配線のほか、テスト用配線を設け、その一端のテスト端子にプローブを接触させ、電圧、電流、信号レベル等を検出し、検査又は故障解析を行う技術が知られている。

特開２０１５－２３３６０号公報

ところで、半導体装置には、その内部の回路素子に繋がる伝送線路に、直流的に接続される端子と、容量を介して交流的に接続される端子の、２種類の端子群が設けられる場合がある。このような半導体装置では、伝送線路及びそれに直流的、交流的に接続される２種類の端子群の配置、検査時とその後の動作時における端子群の用い方によっては、グランド電位とされる導体との間に生じる寄生成分の影響により、回路素子の入出力が適正に行われないことがある。この場合、回路素子及びそれを備える半導体装置の適正な特性評価や動作が難しくなる。

１つの側面では、本発明は、寄生成分の影響が抑えられ、適正な入出力が行われる半導体装置を実現することを目的とする。

１つの態様では、基板と、前記基板の第１面側に設けられた回路素子と、前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体とを含む半導体装置が提供される。

また、１つの態様では、上記のような半導体装置を含む半導体モジュール、上記のような半導体装置の動作方法が提供される。

１つの側面では、寄生成分の影響が抑えられ、適正な入出力が行われる半導体装置を実現することが可能になる。

半導体装置の一例について説明する図である。 半導体装置で起こり得る状況の一例について説明する図である。 第１の実施の形態に係る半導体装置の一例について説明する図（その１）である。 第１の実施の形態に係る半導体装置の一例について説明する図（その２）である。 第１の実施の形態に係る半導体装置に設けられる回路素子の構成例を示す図（その１）である。 第１の実施の形態に係る半導体装置に設けられる回路素子の構成例を示す図（その２）である。 第１の実施の形態に係る半導体装置に設けられる伝送線路及び容量の形成方法の一例を示す図（その１）である。 第１の実施の形態に係る半導体装置に設けられる伝送線路及び容量の形成方法の一例を示す図（その２）である。 第１の実施の形態に係る半導体装置に設けられる伝送線路及び容量の形成方法の一例を示す図（その３）である。 第１の実施の形態に係る半導体装置に設けられる伝送線路及び容量の形成方法の一例を示す図（その４）である。 第１の実施の形態に係る半導体装置に設けられる伝送線路及び容量の別の構成例を示す図である。 第１の実施の形態に係る半導体装置の検査について説明する図である。 第１の実施の形態に係る半導体モジュールの一例について説明する図（その１）である。 第１の実施の形態に係る半導体モジュールの一例について説明する図（その２）である。 第１の実施の形態に係る半導体モジュールの形成方法の一例について説明する図である。 第１の実施の形態に係る半導体モジュールの動作について説明する図である。 第１の実施の形態に係る半導体装置及び半導体モジュールの入出力について説明する図である。 寄生成分の抑制効果について説明する図（その１）である。 寄生成分の抑制効果について説明する図（その２）である。 第２の実施の形態に係る送信機の一例について説明する図（その１）である。 第２の実施の形態に係る送信機の一例について説明する図（その２）である。 第２の実施の形態に係る送信機の一例について説明する図（その３）である。

はじめに、半導体装置の一例について述べる。
図１は半導体装置の一例について説明する図である。図１には、半導体装置の一例の要部斜視図を模式的に示している。図１には、半導体装置の検査時及び動作時の入出力の一例を併せて模式的に示している。

図１に示す半導体装置１００は、基板１１０と、基板１１０上に設けられた回路素子１２０とを備える。基板１１０は、例えば、シリコン（Ｓｉ）等の各種半導体材料、或いはガリウムナイトライド（ＧａＮ）等の各種化合物半導体材料が用いられた基板である。回路素子１２０は、例えば、トランジスタ等の半導体素子、或いは増幅等の所定の機能を持たせた集積回路である。回路素子１２０は、例えば、基板１１０の一方の面（表面）１１０ａに形成される。

半導体装置１００は更に、基板１１０上に設けられ回路素子１２０に接続された伝送線路１３０を備える。例えば、伝送線路１３０の一端は、回路素子１２０の入力端子（トランジスタのゲート端子等）に接続される。一端が回路素子１２０に接続された伝送線路１３０の他端には、端子１３１が設けられる。回路素子１２０と端子１３１とを繋ぐ伝送線路１３０の途中には、容量１４０（キャパシタ）が設けられる。容量１４０は、伝送線路１３０の一部の下に設けられた誘電体１４２と、誘電体１４２の下に設けられた、図１では図示されない導体層（後述する図１８（Ａ）の導体層１４３）と、その導体層から伝送線路１３０の側方（伝送線路１３０の延在方向と交差する方向）に引き出された端子１４１とを含む。伝送線路１３０及びその端子１３１、並びに容量１４０の導体層及びその端子１４１には、各種導体材料、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属材料が用いられる。容量１４０の誘電体１４２には、各種誘電体材料、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、シリコンカーバイド（ＳｉＣ）等の誘電体材料が用いられる。容量１４０は、例えば、伝送線路１３０の一部が上部電極とされ、端子１４１の繋がる導体層が下部電極とされ、それらの間に誘電体１４２が挟まれた、ＭＩＭ（Metal-Insulator-Metal）構造を持つＭＩＭ容量とされる。

半導体装置１００は更に、基板１１０上に設けられ回路素子１２０に接続された伝送線路１５０を備える。例えば、伝送線路１５０の一端は、回路素子１２０の出力端子（トランジスタのドレイン端子等）に接続される。一端が回路素子１２０に接続された伝送線路１５０の他端には、端子１５１が設けられる。回路素子１２０と端子１５１とを繋ぐ伝送線路１５０の途中には、容量１６０（キャパシタ）が設けられる。容量１６０は、伝送線路１５０の一部の下に設けられた誘電体１６２と、誘電体１６２の下に設けられた導体層（図１では図示されず）と、その導体層から伝送線路１５０の側方（伝送線路１５０の延在方向と交差する方向）に引き出された端子１６１とを含む。伝送線路１５０及びその端子１５１、並びに容量１６０の導体層及びその端子１６１には、各種導体材料、例えば、Ｃｕ、Ａｌ等の金属材料が用いられる。容量１６０の誘電体１６２には、各種誘電体材料、例えば、ＳｉＯ、ＳｉＮ、ＳｉＣ等の誘電体材料が用いられる。容量１６０は、例えば、伝送線路１５０の一部が上部電極とされ、端子１６１の繋がる導体層が下部電極とされ、それらの間に誘電体１６２が挟まれたＭＩＭ容量とされる。

半導体装置１００では、回路素子１２０が形成された基板１１０上に、回路素子１２０に接続された配線やビア等の導体部とそれを覆う絶縁部とを有する配線層が形成される。上記の伝送線路１３０及びその端子１３１、容量１４０の導体層（下部電極）及びその端子１４１、伝送線路１５０及びその端子１５１、容量１６０の導体層（下部電極）及びその端子１６１は、配線層の導体部の一例である。上記の容量１４０の誘電体１４２、容量１６０の誘電体１６２は、配線層の絶縁部の一例である。配線層においては、例えば、端子１３１及び端子１４１並びに端子１５１及び端子１６１の形成される層上に、誘電体１４２及び誘電体１６２の形成される層を介して、伝送線路１３０及び伝送線路１５０の形成される層が設けられる。端子１３１及び端子１５１と、伝送線路１３０及び伝送線路１５０とは、例えば、それらが形成される層間に設けられるビア（ここでは伝送線路１３０及び伝送線路１５０の一部として図示）で接続される。尚、端子１３１及び端子１５１は、伝送線路１３０及び伝送線路１５０の形成される層と同じ層内に設けられてもよい。

上記のような構成を有する半導体装置１００は更に、１つ又は複数、或いは他の半導体装置やコンデンサ等の電子部品と共に、樹脂層内に埋め込まれ、その上に、半導体装置１００等に接続された再配線を有する再配線層が設けられたパッケージとされてもよい。このようなパッケージは、ＷＬＰ（Wafer Level Package）、或いは半導体装置１００の面積超の領域に再配線を引き出すＦＯＷＬＰ（Fan Out Wafer Level Package）として知られている。ここでは、このようなパッケージとすることを、「モジュール化」とも称し、このようなパッケージとされたもの、即ちモジュール化されたものを、「半導体モジュール」又は「モジュール」とも称する。

例えば、半導体装置１００の形成後、形成された半導体装置１００を上記のようにモジュール化する前には、半導体装置１００が適正に動作するか否かの検査が行われる。形成された半導体装置１００のうち、適合品を検査によって選別することで、モジュール化する後続のプロセスへの不適合品の混入及びそれによる歩留まりの低下が抑えられる。

モジュール化前の半導体装置１００の検査では、例えば、図１に示すように、回路素子１２０の入力側に接続された伝送線路１３０の端子１３１に、交流信号及び直流電圧が入力される（図１に点線太矢印で図示）。例えば、伝送線路１３０の端子１３１には、交流信号として、回路素子１２０の動作に用いる高周波（無線周波数（Radio Frequency;ＲＦ））信号が入力され、直流電圧として、回路素子１２０の動作に用いるＤＣ（Direct Current）バイアスが入力される。直流電圧と共に端子１３１から入力された交流信号は、伝送線路１３０を通じて回路素子１２０に伝送され、それに応じた動作によって得られる回路素子１２０の出力信号は、その出力側に接続された伝送線路１５０を通じて端子１５１から出力される（図１に点線太矢印で図示）。検査において、回路素子１２０への所定の入力信号に対し、回路素子１２０から所定の出力信号が得られる半導体装置１００が、適合品と判定される。

このように、半導体装置１００の検査時には、回路素子１２０に繋がる入力側の伝送線路１３０の端子１３１と、出力側の伝送線路１５０の端子１５１とが用いられる。そして、入力側の伝送線路１３０の端子１３１に、入力信号である交流信号及び直流電圧が一括で入力され、出力側の伝送線路１５０の端子１５１から、回路素子１２０の出力信号が出力される。これにより、検査で使用する端子数が少なく抑えられ、検査で使用するプローブの構造やその接触工程の簡素化、検査の効率化が図られる。

検査で適合品と判定された半導体装置１００は、例えば、前述のような、ＷＬＰやＦＯＷＬＰといったモジュール化の後続のプロセス（ＷＬＰプロセス）に送られる。モジュール化によって得られるＷＬＰ等の半導体モジュールには、その再配線層内に、半導体装置１００の伝送線路１３０の端子１３１及び容量１４０の端子１４１、並びに伝送線路１５０の端子１５１及び容量１６０の端子１６１に繋がる再配線（図示せず）が設けられる。

モジュール化後の半導体装置１００、即ちＷＬＰ等を動作させる際には、再配線層内に設けられる再配線が用いられ、その外部から、伝送線路１３０の端子１３１に直流電圧が入力され（図１に実線太矢印で図示）、容量１４０の端子１４１に交流信号が入力される（図１に実線太矢印で図示）。端子１４１に入力された交流信号は、容量１４０を介し、伝送線路１３０を通じて、回路素子１２０に伝送され、それに応じた動作によって得られる回路素子１２０の出力信号は、伝送線路１５０を通じ、容量１６０を介して、端子１６１から出力される（図１に実線太矢印で図示）。

このように、モジュール化された半導体装置１００では、入力信号（交流信号）が容量１４０を介して回路素子１２０に入力され、出力信号（交流信号）が回路素子１２０から容量１６０を介して出力される。これにより、回路素子１２０の内外に伝達されてノイズとなり得る直流成分がカットされる。

モジュール化前及びモジュール化後の半導体装置１００において、伝送線路１３０及び伝送線路１５０は、回路素子１２０に直流的に接続された伝送線路と言え、それらの端子１３１及び端子１５１は、回路素子１２０に直流的に接続された端子と言える。また、モジュール化前及びモジュール化後の半導体装置１００において、容量１４０の端子１４１及び容量１６０の端子１６１は、回路素子１２０に交流的に接続された端子と言える。

半導体装置１００では、検査時の交流信号及び直流電圧の入力とそれによって得られる出力の取り出し、検査の効率化等のために、回路素子１２０に直流的に接続された伝送線路１３０の端子１３１及び伝送線路１５０の端子１５１が設けられる。その一方、半導体装置１００では、モジュール化後の動作時にはノイズとなり得る直流成分の伝送を抑えて交流信号の入出力を行うために、回路素子１２０に交流的に接続された容量１４０の端子１４１及び容量１６０の端子１６１も設けられる。

このように半導体装置１００には、複数種の端子が設けられる場合がある。但し、それらを設けることで、一部の端子と、グランド（ＧＮＤ）電位とされる導体（ＧＮＤ導体）との間に生じる寄生成分のために、伝送線路１３０，１５０のインピーダンスが設定値から変化することが起こり得る。例えば、図１に示す半導体装置１００では、容量１４０の端子１４１が伝送線路１３０の側方に引き出され、容量１６０の端子１６１が伝送線路１５０の側方に引き出されたレイアウトとされる。しかし、このレイアウトでは、端子１４１，１６１と、ＧＮＤ導体との間に生じる寄生成分によって伝送線路１３０，１５０のインピーダンスが設定値から変化し、回路素子１２０及びそれを備える半導体装置１００について適正な入出力を行えないことが起こり得る。この点について、図２を参照して説明する。

図２は半導体装置で起こり得る状況の一例について説明する図である。図２には、半導体装置の一例の要部斜視図を模式的に示している。図２には、半導体装置の検査時の入出力の一例を併せて模式的に示している。

上記のように、半導体装置１００の検査時には、例えば、回路素子１２０に直流的に接続された伝送線路１３０の端子１３１に、入力信号である交流信号及び直流電圧が入力される（図２に点線太矢印で図示）。回路素子１２０の出力信号は、回路素子１２０に直流的に接続された伝送線路１５０の端子１５１から出力される（図２に点線太矢印で図示）。

ここで、半導体装置１００には、基板１１０の、回路素子１２０等が設けられる表面１１０ａ側とは反対の面（裏面）１１０ｂ側に、ＧＮＤ電位とされるＧＮＤプレーン層やＧＮＤ配線といったＧＮＤ導体２００が設けられる場合がある。この場合、回路素子１２０に至る入力側の伝送線路１３０及びその端子１３１と、ＧＮＤ導体２００との間には、それらのサイズや介在される基板１１０の厚み等に応じた容量成分が生じる。端子１３１から回路素子１２０に至る伝送線路１３０については、ＧＮＤ導体２００との間に生じる容量成分を加味して、そのインピーダンスが所定の値（設定値）に調整される。例えば、回路素子１２０側とのインピーダンス整合のため、５０Ωを設定値として調整される。しかし、図２に示すように、伝送線路１３０に、交流信号の入力や直流成分のカットのために容量１４０を設け、その下部電極となる導体層（上部電極となる伝送線路１３０と対向する部位）から伝送線路１３０の側方に引き出された端子１４１（上部電極となる伝送線路１３０と対向する位置からはみ出た部位）を設けると、次のようなことが起こる。

即ち、端子１３１から回路素子１２０に至る伝送線路１３０とＧＮＤ導体２００との間には、上記のような容量成分が生じる。容量１４０の部分では、上部電極の伝送線路１３０の電気信号が比較的薄い誘電体１４２を介して容量的、交流的に下部電極の導体層に伝わるため、下部電極の導体層とＧＮＤ導体２００との間には、伝送線路１３０とＧＮＤ導体２００との間におけるのと同等の容量成分が生じる。そのため、端子１３１から回路素子１２０に至る伝送線路１３０では、容量１４０の下部電極の導体層が設けられても、伝送線路１３０及び容量１４０の下部電極の導体層とＧＮＤ導体２００との間の容量成分の変化は抑えられ、そのインピーダンスの設定値からの変化は抑えられる。ところが、容量１４０の、上部電極の伝送線路１３０の電気信号が容量的、交流的に伝わる下部電極の導体層に繋がり、伝送線路１３０の側方に引き出された端子１４１と、ＧＮＤ導体２００との間には、寄生成分、例えば、図２に示すような寄生容量成分２１０が生じる。端子１３１から回路素子１２０に至る伝送線路１３０では、伝送線路１３０及び下部電極の導体層とＧＮＤ導体２００との間の容量成分に、下部電極の導体層から引き出された端子１４１とＧＮＤ導体２００との間の寄生容量成分２１０が加わる。このような引き出された端子１４１とＧＮＤ導体２００との間の寄生容量成分２１０が加わると、端子１３１から回路素子１２０に至る伝送線路１３０のインピーダンスが設定値から変化してしまう。インピーダンスが設定値から変化すると、端子１３１に入力された入力信号が、伝送線路１３０を伝送される間に変化し、回路素子１２０に適正な値の入力信号が伝送されないことが起こり得る。例えば、伝送線路１３０からそれと容量的に接続されたＧＮＤ導体２００へと流れる交流成分の割合が変化したり、伝送信号の位相が変化したりすることで、端子１３１に入力された入力信号が、回路素子１２０に適正な値で伝送されないことが起こり得る。

同様に、半導体装置１００では、回路素子１２０から端子１５１に至る伝送線路１５０について、伝送線路１５０及び容量１６０の下部電極の導体層とＧＮＤ導体２００との間に、上記のような容量成分が生じる。伝送線路１５０に設けられる容量１６０の、下部電極となる導体層から伝送線路１５０の側方に引き出された端子１６１と、ＧＮＤ導体２００との間には、寄生成分、例えば、図２に示すような寄生容量成分２１０が生じる。入力側の伝送線路１３０について述べたのと同様、出力側の伝送線路１５０についても、このような寄生成分が、伝送線路１５０及び容量１６０の下部電極の導体層とＧＮＤ導体２００との間に生じる容量成分に加わる。それにより、回路素子１２０から端子１５１に至る伝送線路１５０のインピーダンスが設定値から変化し、回路素子１２０から出力された出力信号が、伝送線路１５０を伝送される間に変化し、端子１５１から適正な値の出力信号が取り出せないことが起こり得る。

このように、半導体装置１００の検査では、回路素子１２０に直流的に接続された伝送線路１３０及び端子１３１並びに伝送線路１５０及び端子１５１が用いられる。しかし、その検査時には、後の動作時に用いられる、回路素子１２０に交流的に接続された端子１４１及び端子１６１に起因した寄生成分の影響によって、適正な信号伝送、即ち入出力が行われないことが起こり得る。検査時に適正な入出力が行えないと、回路素子１２０の適正な特性評価を行うことが難しくなる。

尚、モジュール化された半導体装置１００の動作時にも、これと同様のことが起こり得る。即ち、モジュール化された半導体装置１００に対しては、上記のように、容量１４０の端子１４１に交流信号が入力される。しかし、容量１４０の端子１４１に起因した寄生成分の影響によって、容量１４０の部分（下部電極となる導体層、誘電体１４２及び上部電極）から回路素子１２０に至る伝送線路１３０のインピーダンスが設定値から変化すると、回路素子１２０に適正な入力信号が伝送されないことが起こり得る。更に、容量１６０の端子１６１に起因した寄生成分の影響によって、回路素子１２０から容量１６０の部分（下部電極となる導体層、誘電体１６２及び上部電極）に至る伝送線路１５０のインピーダンスが設定値から変化すると、端子１６１から適正な出力信号が取り出せないことが起こり得る。このように、半導体装置１００では、検査後の動作時においても、回路素子１２０に交流的に接続された端子１４１及び端子１６１に起因した寄生成分の影響によって、適正な入出力が行われないことが起こり得る。動作時に適正な入出力が行えないと、回路素子１２０を適正に動作させることが難しくなる。

以上のような点に鑑み、ここでは以下に実施の形態として例示するような構成を採用し、寄生成分の影響を抑え、適正な入出力を行うことのできる半導体装置を実現する。
［第１の実施の形態］
図３及び図４は第１の実施の形態に係る半導体装置の一例について説明する図である。図３には、半導体装置の一例の要部斜視図を模式的に示している。図４には、図３のIV－IV断面図を模式的に示している。

図３及び図４に示す半導体装置１は、基板１０と、基板１０上に設けられた回路素子２０とを備える。基板１０は、例えば、その全部又は一部に、Ｓｉ等の各種半導体材料、或いはＧａＮ、ＳｉＣ、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）等の各種化合物半導体材料、或いはサファイア等の絶縁材料が用いられた基板である。回路素子２０は、例えば、トランジスタ等の半導体素子、或いは増幅等の所定の機能を持たせた集積回路である。回路素子２０は、例えば、基板１０の一方の面（表面）１０ａに形成される。

尚、回路素子２０の構成例については後述する（図５及び図６）。
半導体装置１は更に、図３及び図４に示すように、基板１０上に設けられ回路素子２０に接続された伝送線路３０を備える。例えば、伝送線路３０の一端は、回路素子２０の入力端子（トランジスタのゲート端子等）に接続される。一端が回路素子２０に接続された伝送線路３０の他端には、端子３１が設けられる。回路素子２０と端子３１との間を繋ぐ伝送線路３０の途中には、容量４０（キャパシタ）が設けられる。容量４０は、伝送線路３０の一部の上に設けられた誘電体４２と、誘電体４２の上に設けられた端子４１とを含む。伝送線路３０及びその端子３１、並びに容量４０の端子４１には、各種導体材料、例えば、Ｃｕ、Ａｌ等の金属材料が用いられる。容量４０の誘電体４２には、各種誘電体材料、例えば、ＳｉＯ、ＳｉＮ、ＳｉＣ等の誘電体材料が用いられる。このほか、容量４０の誘電体４２には、チタン酸バリウム（ＢａＴｉＯ_３；ＢＴＯ）、ＢＴＯにストロンチウム（Ｓｒ）を添加したチタン酸バリウムストロンチウム（Ｂａ_ｘＳｒ_１－ｘＴｉＯ_３；ＢＳＴＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３；ＳＴＯ）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３；ＰＺＴ）、ランタン（Ｌａ）を添加したＰＺＴ（ＰＬＺＴ）等の高誘電体材料が用いられてもよい。

容量４０は、例えば、伝送線路３０の一部が下部電極とされ、端子４１が上部電極とされ、それらの間に誘電体４２が挟まれた、ＭＩＭ容量とされる。容量４０の上部電極となる端子４１は、基板１０の表面１０ａ側から見て、下部電極となる伝送線路３０からはみ出さない幅で設けられる。

半導体装置１は更に、図３及び図４に示すように、基板１０上に設けられ回路素子２０に接続された伝送線路５０を備える。例えば、伝送線路５０の一端は、回路素子２０の出力端子（トランジスタのドレイン端子等）に接続される。一端が回路素子２０に接続された伝送線路５０の他端には、端子５１が設けられる。回路素子２０と端子５１との間を繋ぐ伝送線路５０の途中には、容量６０（キャパシタ）が設けられる。容量６０は、伝送線路５０の一部の上に設けられた誘電体６２と、誘電体６２の上に設けられた端子６１とを含む。伝送線路５０及びその端子５１、並びに容量６０の端子６１には、各種導体材料、例えば、Ｃｕ、Ａｌ等の金属材料が用いられる。容量６０の誘電体６２には、各種誘電体材料、例えば、ＳｉＯ、ＳｉＮ、ＳｉＣ等の誘電体材料が用いられる。このほか、容量６０の誘電体６２には、ＢＴＯ、ＢＳＴＯ、ＳＴＯ、ＰＺＴ、ＰＬＺＴ等の高誘電体材料が用いられてもよい。

容量６０は、例えば、伝送線路５０の一部が下部電極とされ、端子６１が上部電極とされ、それらの間に誘電体６２が挟まれた、ＭＩＭ容量とされる。容量６０の上部電極となる端子６１は、基板１０の表面１０ａ側から見て、下部電極となる伝送線路５０からはみ出さない幅で設けられる。

半導体装置１では、回路素子２０が形成された基板１０の表面１０ａ上に、回路素子２０に接続された配線やビア等の導体部とそれを覆う絶縁部とを有する配線層が形成される。上記の伝送線路３０及びその端子３１、容量４０の端子４１、伝送線路５０及びその端子５１、容量６０の端子６１は、配線層の導体部の一例である。上記の容量４０の誘電体４２、容量６０の誘電体６２は、配線層の絶縁部の一例である。配線層においては、例えば、伝送線路３０及び端子３１並びに伝送線路５０及び端子５１の形成される層上に、誘電体４２及び誘電体６２の形成される層を介して、端子４１及び端子６１の形成される層が設けられる。このほか、端子３１及び端子５１は、端子４１及び端子６１の形成される層と同じ層内に設けられてもよく、その場合は、その層内に形成される端子３１及び端子５１と、その層よりも下層に形成される伝送線路３０及び伝送線路５０との間が、それぞれビアで接続される。

尚、伝送線路３０及び容量４０並びに伝送線路５０及び容量６０の構成例については後述する（図７～図１１）。
ここで、上記半導体装置１に設けられる回路素子２０の構成例について、図５及び図６を参照して説明する。

図５及び図６は第１の実施の形態に係る半導体装置に設けられる回路素子の構成例を示す図である。図５には、トランジスタの一例の要部断面図を模式的に示している。図６には、集積回路の一例の要部平面図を模式的に示している。

半導体装置１には、回路素子２０として、例えば、図５に示すようなトランジスタ２０Ａ、図６に示すような集積回路２０Ｂ等が設けられる。
図５には、トランジスタ２０Ａの一例として、高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）を図示している。トランジスタ２０Ａは、基板２１、バッファ層２２、チャネル層２３、バリア層２４、ゲート電極２５（Ｇ）、ソース電極２６（Ｓ）及びドレイン電極２７（Ｄ）を有する。

基板２１には、ＳｉＣ、ＧａＮ、サファイア等の基板が用いられる。バッファ層２２は、基板２１上に設けられる。バッファ層２２には、アルミニウムナイトライド（ＡｌＮ）やアルミニウムガリウムナイトライド（Ａｌ_１－ｘＧａ_ｘＮ）等が用いられる。チャネル層２３は、バッファ層２２上に設けられる。チャネル層２３には、窒化物半導体材料、例えば、ＧａＮが用いられる。チャネル層２３は、電子走行層とも称される。バリア層２４は、チャネル層２３上に設けられる。バリア層２４には、チャネル層２３とは異なる窒化物半導体材料、例えば、ＡｌＧａＮが用いられる。バリア層２４は、電子供給層とも称される。トランジスタ２０Ａでは、チャネル層２３内の、バリア層２４との接合界面近傍に、二次元電子ガス（Two Dimensional Electron Gas；２ＤＥＧ）２８が生成される。チャネル層２３及びバリア層２４には、このような２ＤＥＧ２８が生成されるような組み合わせの窒化物半導体材料が用いられる。

例えば、上記基板１０として、或いは上記基板１０の一部として、これらの基板２１、バッファ層２２、チャネル層２３及びバリア層２４の積層構造が用いられる。
ゲート電極２５は、バリア層２４上に設けられる。ゲート電極２５には、金属材料、例えば、ニッケル（Ｎｉ）及び金（Ａｕ）が用いられる。ゲート電極２５とバリア層２４との間には、ＧａＮ等のキャップ層や酸化物等の絶縁層が介在されてもよい。ゲート電極２５は、ショットキー電極として機能するように、バリア層２４上に設けられる。ソース電極２６及びドレイン電極２７は、バリア層２４を貫通し、チャネル層２３上に設けられる。ソース電極２６及びドレイン電極２７には、金属材料、例えば、タンタル（Ｔａ）及びＡｌが用いられる。ソース電極２６及びドレイン電極２７は、オーミック電極として機能するように、チャネル層２３上に設けられる。尚、ソース電極２６及びドレイン電極２７は、オーミック電極として機能すれば、バリア層２４上に設けられてもよい。

上記のような構成を有するトランジスタ２０Ａでは、ゲート電極２５に高周波信号が入力される（図５に点線太矢印で図示）。そして、ＧＮＤ電位とされるソース電極２６と、所定の電位とされるドレイン電極２７との間に、ゲート電極２５への入力に伴う２ＤＥＧ２８の電子キャリアの移動によって流れる電流が、ドレイン電極２７から出力として取り出される（図５に点線太矢印で図示）。トランジスタ２０Ａは、例えば、増幅に利用される。

また、図６には、集積回路２０Ｂの一例として、上記図５に示したトランジスタ２０Ａが複数（この例では４つ）集積されたものを図示している。
集積回路２０Ｂは、櫛歯状に分岐された４本のゲートフィンガー２５ａを持つゲート電極２５（Ｇ）を有し、各ゲートフィンガー２５ａを挟むようにソース電極２６（Ｓ）及びドレイン電極２７（Ｄ）が交互に配置された構成を有する。２箇所に配置されたドレイン電極２７は、１本に集約され、３箇所に配置されたソース電極２６は、間に配置されるゲートフィンガー２５ａ及びドレイン電極２７を跨ぐように上層でブリッジされる。このようなゲート電極２５、ソース電極２６及びドレイン電極２７が、上記図５に示したような基板２１、バッファ層２２、チャネル層２３及びバリア層２４の積層構造（上記基板１０又はその一部）の上に、設けられる。図６に示すゲート電極２５における１本のゲートフィンガー２５ａと、それを挟んで配置されるソース電極２６及びドレイン電極２７の対が、上記図５に示したトランジスタ２０Ａのゲート電極２５、ソース電極２６及びドレイン電極２７に相当する。集積回路２０Ｂでは、各ゲートフィンガー２５ａとそれを挟むソース電極２６及びドレイン電極２７の対の部位で、上記トランジスタ２０Ａの機能が実現される。集積回路２０Ｂは、例えば、増幅の機能を有する増幅回路に利用される。

例えば、上記のような構成を有する集積回路２０Ｂのゲート電極２５に高周波信号が入力される（図６に点線太矢印で図示）。そして、それに伴い、ゲート電極２５の各ゲートフィンガー２５ａ両側の、ＧＮＤ電位とされるソース電極２６と、所定の電位とされるドレイン電極２７との間に流れる電流が、ドレイン電極２７から出力として取り出される（図６に点線太矢印で図示）。

ここでは、回路素子２０に用いるトランジスタ及び集積回路として、ＨＥＭＴの一例であるトランジスタ２０Ａ（図５）及びそれを複数集積した集積回路２０Ｂ（図６）を例示したが、回路素子２０に用いるトランジスタ及び集積回路は、このようなものに限定されない。回路素子２０には、上記のようなトランジスタ２０Ａに限らず、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等、各種トランジスタが用いられてもよく、各種トランジスタが集積された集積回路が用いられてもよい。また、回路素子２０に用いる集積回路には、トランジスタに限らず、抵抗、容量、コイル等の各種電子素子が集積されてもよい。

次に、上記半導体装置１に設けられる伝送線路３０及び容量４０並びに伝送線路５０及び容量６０の構成例について、それらの形成方法と共に、図７～図１１を参照して説明する。

図７～図１０は第１の実施の形態に係る半導体装置に設けられる伝送線路及び容量の形成方法の一例を示す図である。図７（Ａ）には、伝送線路形成工程の一例の要部平面図を模式的に示し、図７（Ｂ）には、図７（Ａ）のVII－VII断面図を模式的に示している。図８（Ａ）には、絶縁部形成工程の一例の要部平面図を模式的に示し、図８（Ｂ）には、図８（Ａ）のVIII－VIII断面図を模式的に示している。図９（Ａ）には、誘電体形成工程の一例の要部平面図を模式的に示し、図９（Ｂ）には、図９（Ａ）のIX－IX断面図を模式的に示している。図１０（Ａ）には、端子形成工程の一例の要部平面図を模式的に示し、図１０（Ｂ）には、図１０（Ａ）のX－X断面図を模式的に示している。

ここでは、回路素子２０の入力側に設けられる伝送線路３０及び容量４０を例にして説明する。
図７（Ａ）及び図７（Ｂ）に示すように、回路素子２０が形成された基板１０上に、所定の幅Ｗ１で、伝送線路３０が形成される。伝送線路３０は、フォトリソグラフィ技術、及びＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、メッキ法等の堆積技術を用いて、Ｃｕ等の導体材料を基板１０上に形成することで、得られる。伝送線路３０は、その一端が回路素子２０の入力端子、例えば、上記のようなトランジスタ２０Ａや集積回路２０Ｂのゲート電極２５（図５及び図６）に接続されるように、基板１０上に形成される。

次いで、図８（Ａ）及び図８（Ｂ）に示すように、伝送線路３０が形成された基板１０上に、絶縁部７０が形成される。絶縁部７０は、ＣＶＤ法、スパッタ法等の堆積技術を用いて、ＳｉＯ等の絶縁材料を基板１０上に形成することで、得られる。絶縁部７０には、フォトリソグラフィ技術及びエッチング技術を用いて、伝送線路３０の端子３１及び容量４０が形成される領域にそれぞれ、伝送線路３０に通じる開口７１及び開口７２が形成される。開口７１及び開口７２のうち、少なくとも容量４０が形成される領域に設けられる開口７２は、平面視で伝送線路３０からはみ出さない幅（＜幅Ｗ１）とされる。

次いで、図９（Ａ）及び図９（Ｂ）に示すように、開口７１及び開口７２が形成された絶縁部７０上に、誘電体４２が形成される。誘電体４２は、ＣＶＤ法、スパッタ法等の堆積技術を用いて、ＳｉＯやＢＴＯ等の誘電体材料を絶縁部７０上に形成することで、得られる。誘電体４２には、フォトリソグラフィ技術及びエッチング技術を用いて、伝送線路３０の端子３１が形成される領域に、伝送線路３０に通じる開口４２ａが形成される。誘電体４２は、絶縁部７０の上面及び開口７２の内面に形成される。

次いで、図１０（Ａ）及び図１０（Ｂ）に示すように、誘電体４２が形成された絶縁部７０上に、伝送線路３０の端子３１及び容量４０の端子４１が形成される。端子３１及び端子４１は、フォトリソグラフィ技術、及びＣＶＤ法、スパッタ法、メッキ法等の堆積技術を用いて、Ｃｕ等の導体材料を基板１０上に形成することで、得られる。端子３１は、絶縁部７０の開口７１内及び絶縁部７０上に設けられ、伝送線路３０と接触する。端子３１は、絶縁部７０上に設けられる部位と下層の伝送線路３０との間を繋ぐビア３１ａを含む。端子４１は、絶縁部７０の開口７２内に設けられた誘電体４２上に設けられ、伝送線路３０とは非接触となる。端子４１は、平面視で、その幅Ｗ２（最大部分の幅）が、伝送線路３０からはみ出さない幅（＜Ｗ１）とされる。

例えば、このような方法により、基板１０上に、図１０（Ａ）及び図１０（Ｂ）に示すような伝送線路３０及び容量４０が形成される。伝送線路３０は、一端が回路素子２０に接続され、他端に端子３１が設けられた構成を有する。容量４０は、伝送線路３０の一部を下部電極とし、その上に誘電体４２を介して設けられた端子４１を上部電極とし、その端子４１が、平面視で伝送線路３０からはみ出さない構成を有する。半導体装置１には、例えば、この図１０（Ａ）及び図１０（Ｂ）に示すような構成を有する伝送線路３０及び容量４０が設けられる。

ここでは、回路素子２０の入力側に設けられる伝送線路３０及び容量４０を例にして説明したが、回路素子２０の出力側に設けられる伝送線路５０及び容量６０も、図７～図１０に示したような方法によって形成することができる。例えば、伝送線路３０と同じ工程で伝送線路５０が形成され、絶縁部７０と同じ工程で端子５１及び容量６０を形成する領域に開口を有する絶縁部が形成され、誘電体４２と同じ工程で誘電体６２が形成され、端子３１，４１と同じ工程で端子５１，６１が形成される。

また、図１１は第１の実施の形態に係る半導体装置に設けられる伝送線路及び容量の別の構成例を示す図である。図１１（Ａ）及び図１１（Ｂ）にはそれぞれ、半導体装置の一例の要部断面図を模式的に示している。

ここでは、回路素子２０の入力側に設けられる伝送線路３０及び容量４０を例にして説明する。
上記の例では、絶縁部７０の開口７１及び誘電体４２の開口４２ａから露出する伝送線路３０上に端子３１を形成する場合について述べた（図９及び図１０）。このほか、このような端子３１の形成を省略し、図１１（Ａ）に示すように、伝送線路３０の、絶縁部７０の開口７１及び誘電体４２の開口４２ａから露出する部位を、端子３１として用いることもできる。半導体装置１には、この図１１（Ａ）に示すような構成を有する伝送線路３０及び容量４０が設けられてもよい。

また、上記の例では、単層構造の伝送線路３０を形成する場合について述べた（図７～図１０）。このほか、図１１（Ｂ）に示すように、下層の導体層３０ａ上に上層の導体層３０ｂを設け、２層構造とした伝送線路３０を設けることもできる。このような２層構造の伝送線路３０を形成する場合は、上記図７（Ａ）及び図７（Ｂ）の例に従い、下層の導体層３０ａを形成し、上記図８（Ａ）及び図８（Ｂ）の例に従い、開口７１及び開口７２を有する絶縁部７０を形成する。この時、開口７１を、容量４０のための開口７２を形成する領域を除いて、下層の導体層３０ａと重複するように設ける。その後、上記図９（Ａ）及び図９（Ｂ）の例に従い、容量４０を形成する領域に誘電体４２を形成し、上記図１０（Ａ）及び図１０（Ｂ）の例に従い、Ｃｕ等の導体材料を形成し、開口７２に容量４０の端子４１を形成すると共に、開口７１に上層の導体層３０ｂを形成する。これにより、図１１（Ｂ）に示すような、下層の導体層３０ａと上層の導体層３０ｂとの２層構造を有する伝送線路３０が形成される。半導体装置１には、この図１１（Ｂ）に示すような構成を有する伝送線路３０及び容量４０が設けられてもよい。

ここでは、回路素子２０の入力側に設けられる伝送線路３０及び容量４０を例にして説明したが、回路素子２０の出力側に設けられる伝送線路５０及び容量６０も、図１１（Ａ）又は図１１（Ｂ）に示したような構成とすることができる。

上記のような構成を含み得る半導体装置１について、更に説明する。
図１２は第１の実施の形態に係る半導体装置の検査について説明する図である。図１２には、半導体装置の一例の要部斜視図を模式的に示している。図１２には、半導体装置の検査時の入出力の一例を併せて模式的に示している。

半導体装置１は、例えば、その形成後に、それが適正に動作するか否かの検査が行われる場合がある。形成された半導体装置１のうち、適合品を検査によって選別することで、半導体装置１を用いたパッケージやデバイスを形成する際の後続のプロセスへの不適合品の混入及びそれによる歩留まりの低下、或いは不適合品の出荷や流通が抑えられる。

半導体装置１の検査では、例えば、図１２に示すように、回路素子２０の入力側に接続された伝送線路３０の端子３１に、交流信号及び直流電圧が入力される（図１２に実線矢印で図示）。例えば、伝送線路３０の端子３１には、交流信号として、回路素子２０の動作に用いる高周波信号が入力され、直流電圧として、回路素子２０の動作に用いるＤＣバイアスが入力される。直流電圧と共に端子３１から入力された交流信号は、伝送線路３０を通じて回路素子２０に伝送される（図１２に実線矢印で図示）。回路素子２０は、伝送された入力信号に応じた所定の動作を実行する。動作によって得られる回路素子２０の出力信号は、その出力側に接続された伝送線路５０を伝送され（図１２に実線矢印で図示）、その端子５１から出力される（図１２に実線矢印で図示）。検査において、回路素子２０への所定の入力信号に対し、回路素子２０から所定の出力信号が得られる半導体装置１が、適合品と判定される。

このように半導体装置１の検査時には、回路素子２０に繋がる入力側の伝送線路３０の端子３１と、出力側の伝送線路５０の端子５１とが用いられる。そして、入力側の伝送線路３０の端子３１に、交流信号及び直流電圧が一括で入力され、出力側の伝送線路５０の端子５１から、回路素子２０の出力信号が出力される。これにより、検査で使用する端子数が少なく抑えられ、検査で使用するプローブの構造やその接触工程の簡素化、検査の効率化が図られる。

上記のような検査で適合品と判定された半導体装置１が、出荷され、或いは後続のプロセスに送られてパッケージやデバイスとされる。一例として、検査で適合品と判定された半導体装置１が、後続のプロセスに送られてパッケージとされる場合について、以下に説明する。

例えば、半導体装置１は、１つ又は複数、或いは他の半導体装置やコンデンサ等の電子部品と共に、樹脂層内に埋め込まれ、その上に、半導体装置１等に接続された再配線を有する再配線層が設けられたパッケージとされる。このようなパッケージは、ＷＬＰ、或いは半導体装置１の面積超の領域に再配線を引き出すＦＯＷＬＰとして知られている。ここでは、このようなパッケージとすることを、「モジュール化」とも称し、このようなパッケージとされたもの、即ちモジュール化されたものを、「半導体モジュール」又は「モジュール」とも称する。

図１３及び図１４は第１の実施の形態に係る半導体モジュールの一例について説明する図である。図１３には、半導体モジュールの一例の要部斜視図を模式的に示している。図１４には、図１３のXIV－XIV断面図を模式的に示している。

図１３及び図１４に示す半導体モジュール２は、上記図３及び図４に示したような構成を含む半導体装置１と、半導体装置１が埋め込まれた樹脂層８０と、半導体装置１及び樹脂層８０の上に設けられた再配線層９０とを備える。図１３及び図１４には、樹脂層８０内に１つの半導体装置１が埋め込まれた半導体モジュール２を図示するが、樹脂層８０内には、複数の半導体装置１が埋め込まれてもよい。また、樹脂層８０内には、１つ又は複数の半導体装置１と共に、他の半導体装置やコンデンサ等の電子部品が埋め込まれてもよい。ここでは、樹脂層８０内に１つの半導体装置１が埋め込まれた半導体モジュール２を例にして説明する。

樹脂層８０には、各種樹脂材料、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等が用いられる。樹脂層８０の樹脂材料には、ＳｉＯ等の絶縁性のフィラーが含有されてもよい。

再配線層９０は、樹脂層８０内に埋め込まれた半導体装置１に接続される配線やビア等の導体部（再配線）とそれを覆う絶縁部９５とを有する。再配線層９０は、半導体装置１に接続される再配線として、伝送線路３０の端子３１に接続されるビア９１ａ及び配線９１ｂ、並びに容量４０の端子４１に接続されるビア９２ａ及び配線９２ｂを有する。再配線層９０は更に、半導体装置１に接続される再配線として、伝送線路５０の端子５１に接続されるビア９３ａ及び配線９３ｂ、並びに容量６０の端子６１に接続されるビア９４ａ及び配線９４ｂを有する。ビア９１ａ，９２ａ，９３ａ，９４ａ及び配線９１ｂ，９２ｂ，９３ｂ，９４ｂには、各種導体材料、例えば、Ｃｕ、Ａｌ等の金属材料が用いられる。これらの再配線を覆う絶縁部９５には、各種樹脂材料、例えば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ポリベンゾオキサゾール樹脂等の樹脂材料が用いられる。

ここで、ビア９１ａは、伝送線路３０の端子３１の上面から上方に向かって延びるように設けられ、配線９１ｂは、ビア９１ａの上端に、少なくとも一部が外部に露出するように設けられる。ビア９２ａは、容量４０の端子４１の上面から上方に向かって延びるように設けられ、配線９２ｂは、ビア９２ａの上端に、少なくとも一部が外部に露出するように設けられる。ビア９３ａは、伝送線路５０の端子５１の上面から上方に向かって延びるように設けられ、配線９３ｂは、ビア９３ａの上端に、少なくとも一部が外部に露出するように設けられる。ビア９４ａは、容量６０の端子６１の上面から上方に向かって延びるように設けられ、配線９４ｂは、ビア９４ａの上端に、少なくとも一部が外部に露出するように設けられる。

尚、ビア９１ａ，９２ａ，９３ａ，９４ａはそれぞれ、端子３１，４１，５１，６１及び配線９１ｂ，９２ｂ，９３ｂ，９４ｂの、対応するもの同士を接続できれば、上方に向かって複数の導体層が積層された多層構造であってもよい。また、配線９１ｂ，９２ｂ，９３ｂ，９４ｂの形状は、図１３及び図１４に示すようなものには限定されず、例えば、配線９１ｂ，９３ｂを、半導体装置１の面積超の領域まで引き出してもよい（ＦＯＷＬＰ）。

図１５は第１の実施の形態に係る半導体モジュールの形成方法の一例について説明する図である。図１５（Ａ）～図１５（Ｅ）にはそれぞれ、半導体モジュールの形成工程の一例の要部断面図を模式的に示している。

例えば、検査で適合品と判定された半導体装置１が、ＷＬＰプロセスでモジュール化され、半導体モジュール２が形成される。
ＷＬＰプロセスでは、図１５（Ａ）に示すように、１つ又は複数の半導体装置１、この例では断面視で２つの半導体装置１が、所定の支持体３００上に、回路素子２０等が設けられた表面１０ａ側を支持体３００側に向けて、配置される。

次いで、図１５（Ｂ）に示すように、支持体３００上の半導体装置１が、モールド法を用いて、樹脂層８０内に埋め込まれる。半導体装置１は、モールド法により全体が樹脂層８０で封止された後、回路素子２０等が設けられた表面１０ａとは反対側の面（裏面）１０ｂが露出するように樹脂層８０がバックグラインドされることで、図１５（Ｂ）に示すように裏面１０ｂが露出した状態で樹脂層８０内に埋め込まれる。

次いで、図１５（Ｃ）に示すように、樹脂層８０及びそれに埋め込まれた半導体装置１から支持体３００が分離され、樹脂層８０及び半導体装置１の、支持体３００が分離された面上に、再配線層９０の絶縁部９５が形成される。例えば、樹脂層８０及び半導体装置１の上に、塗布法を用いて、感光性の樹脂材料が形成され、その露光及び現像によるパターニングが行われ、半導体装置１の端子３１，４１，５１，６１にそれぞれ通じる開口９５ａ群が形成される。これにより、図１５（Ｃ）に示すような、所定の箇所に開口９５ａ群が設けられた絶縁部９５が形成される。

次いで、図１５（Ｄ）に示すように、絶縁部９５の開口９５ａ群の箇所にそれぞれ、再配線層９０の再配線９６、即ち、上記のビア９１ａ及び配線９１ｂ、ビア９２ａ及び配線９２ｂ、ビア９３ａ及び配線９３ｂ、ビア９４ａ及び配線９４ｂが形成される。例えば、フォトリソグラフィ技術、及びＣＶＤ法、スパッタ法、メッキ法等の堆積技術を用いて、Ｃｕ等の導体材料が形成され、再配線９６が形成される。

その後、例えば、図１５（Ｅ）に点線で示したような位置２ａ（この例では断面視で３箇所）でダイシングが行われる。これにより、樹脂層８０内に断面視で１つの半導体装置１が埋め込まれ、それに接続される再配線層９０が設けられた、個々の半導体モジュール２が形成される。

例えば、このような方法により、上記図１３及び図１４に示したような構成を有する半導体モジュール２が得られる。
尚、例えば、図１５（Ｅ）に鎖線で示したような位置２ｂ（この例では断面視で２箇所）でダイシングを行えば、樹脂層８０内に断面視で２つの半導体装置１が埋め込まれ、それらに接続される再配線層９０が設けられた、半導体モジュール２を得ることができる。

図１６は第１の実施の形態に係る半導体モジュールの動作について説明する図である。図１６には、半導体モジュールの一例の要部斜視図を模式的に示している。図１６には、半導体モジュールの動作時の入出力の一例を併せて模式的に示している。

得られた半導体モジュール２の動作時には、例えば、図１６に示すように、伝送線路３０の端子３１に、再配線層９０の配線９１ｂからビア９１ａを通じて、直流電圧が入力される（図１６に実線矢印で図示）。更に、容量４０の端子４１に、再配線層９０の配線９２ｂからビア９２ａを通じて、交流信号が入力される（図１６に実線矢印で図示）。端子４１に入力された交流信号は、容量４０を介して、端子３１に直流電圧が入力された伝送線路３０を伝送され、回路素子２０に入力される（図１６に実線矢印で図示）。回路素子２０は、伝送された入力信号に応じた所定の動作を実行する。動作によって得られる回路素子２０の出力信号は、伝送線路５０を伝送され（図１６に実線矢印で図示）、容量６０を介して、その端子６１、更に再配線層９０のビア９４ａを通じて、配線９４ｂから出力される（図１６に実線矢印で図示）。

このように半導体モジュール２では、入力信号（交流信号）が容量４０を介して回路素子２０に入力され、出力信号（交流信号）が回路素子２０から容量６０を介して出力される。これにより、回路素子２０の内外に伝達されてノイズとなり得る直流成分がカットされ、回路素子２０及びこれを備える半導体装置１の動作、半導体装置１を備える半導体モジュール２の適正な動作が可能になる。

尚、半導体装置１及びこれをモジュール化して得られる半導体モジュール２において、伝送線路３０及び伝送線路５０は、回路素子２０に直流的に接続された伝送線路と言え、それらの端子３１及び端子５１は、回路素子２０に直流的に接続された端子と言える。また、半導体装置１及びこれをモジュール化して得られる半導体モジュール２において、容量４０の端子４１及び容量６０の端子６１は、回路素子２０に交流的に接続された端子と言える。

図１７は第１の実施の形態に係る半導体装置及び半導体モジュールの入出力について説明する図である。図１７には、半導体モジュールの一例の要部斜視図を模式的に示している。図１７では便宜上、半導体装置が埋め込まれる樹脂層及びその上に設けられる再配線層の絶縁部の図示を省略している。図１７には、半導体装置の検査時及び半導体モジュールの動作時の入出力の一例を併せて模式的に図示している。

半導体装置１では、検査時の交流信号及び直流電圧の入力とそれによって得られる出力の取り出し、検査の効率化等のために、回路素子２０に直流的に接続された伝送線路３０の端子３１及び伝送線路５０の端子５１が設けられる。その一方、半導体装置１では、モジュール化後の動作時にはノイズとなり得る直流成分の伝送を抑えて交流信号の入出力を行うために、回路素子２０に交流的に接続された容量４０の端子４１及び容量６０の端子６１も設けられる。

上記のように、モジュール化される前の半導体装置１の検査時には、交流信号が、直流電圧と共に、回路素子２０に直流的に接続された伝送線路３０の端子３１に入力される（図１７に点線太矢印で図示）。そして、回路素子２０の出力が、回路素子２０に直流的に接続された伝送線路５０の端子５１から出力される（図１７に点線太矢印で図示）。これにより、半導体装置１の検査で使用する端子数が少なく抑えられ、プローブの構造やその接触工程が簡素化され、検査の効率化が図られる。

検査後の半導体装置１をモジュール化して得られる半導体モジュール２の動作時には、直流電圧が、配線９１ｂからビア９１ａを通じて、半導体装置１の、回路素子２０に直流的に接続された伝送線路３０の端子３１に入力される（図１７に実線太矢印で図示）。更に、交流信号が、配線９２ｂからビア９２ａを通じて、回路素子２０に交流的に接続された容量４０の端子４１に入力される（図１７に実線太矢印で図示）。そして、回路素子２０の出力が、伝送線路５０上の、回路素子２０に交流的に接続された容量６０を介して、その端子６１からビア９４ａを通じて配線９４ｂに伝送され、配線９４ｂから出力される（図１７に実線太矢印で図示）。これにより、回路素子２０の内外に伝達されてノイズとなり得る直流成分がカットされて、半導体モジュール２（その半導体装置１）が動作される。

このように半導体装置１には、回路素子２０の入力側に、それに直流的に接続された端子３１と交流的に接続された端子４１の２種類の端子が設けられる。回路素子２０の出力側には、それに直流的に接続された端子５１と交流的に接続された端子６１の２種類の端子が設けられる。

ここで、モジュール化前及びモジュール化後の半導体装置１には、伝送線路３０の一部を下部電極とし、その上に誘電体４２を介して設けられる端子４１を上部電極とする容量４０が設けられる。そして、その上部電極の端子４１が、下部電極の伝送線路３０からはみ出さない幅とされる。同様に、モジュール化前及びモジュール化後の半導体装置１には、伝送線路５０の一部を下部電極とし、その上に誘電体６２を介して設けられる端子６１を上部電極とする容量６０が設けられる。そして、その上部電極の端子６１が、下部電極の伝送線路５０からはみ出さない幅とされる。

モジュール化前及びモジュール化後の半導体装置１では、図１７に示すように、基板１０の裏面１０ｂ側に、ＧＮＤ導体２００が設けられる場合がある。例えば、半導体装置１の基板１０の裏面１０ｂには、ＧＮＤプレーン層やＧＮＤ配線といった導体２００が形成される場合がある。

モジュール化前及びモジュール化後の半導体装置１では、このように基板１０の裏面１０ｂ側にＧＮＤ導体２００が設けられる場合でも、上記の容量４０及び容量６０により、ＧＮＤ導体２００に起因した寄生成分、それによるインピーダンスの変化が抑えられる。この点について、次の図１８及び図１９を参照して説明する。

図１８及び図１９は寄生成分の抑制効果について説明する図である。
図１８（Ａ）には、比較のため、上記図２に示した半導体装置１００のXVIIIａ－XVIIIａ断面図を模式的に示している。図１８（Ｂ）には、上記図３に示した半導体装置１のXVIIIｂ－XVIIIｂ断面図を模式的に示している。尚、図１８（Ｂ）には、図１８（Ａ）と同様に、基板裏面のＧＮＤ導体を追加して図示している。

上記図２に示したような構成を有する半導体装置１００では、図１８（Ａ）に示すように、伝送線路１３０の一部が上部電極として機能し、その下に誘電体１４２を介して設けられる導体層１４３が下部電極として機能する容量１４０が設けられる。半導体装置１００の容量１４０には、その導体層１４３から伝送線路１３０の側方に引き出された端子１４１が設けられる。

ここで、半導体装置１００では、上記図２に示すように、基板１１０の裏面１１０ｂに、ＧＮＤ導体２００が設けられる。回路素子１２０に至る入力側の伝送線路１３０及びその端子１３１と、ＧＮＤ導体２００との間には、それらのサイズや介在される基板１１０の厚み等に応じた容量成分が生じる。端子１３１から回路素子１２０に至る伝送線路１３０については、ＧＮＤ導体２００との間に生じる容量成分を加味して、そのインピーダンスが所定の設定値（例えば５０Ω）に調整される。しかし、図２及び図１８（Ａ）に示すように、伝送線路１３０に、交流信号の入力や直流成分のカットのために容量１４０を設け、その下部電極となる導体層１４３（上部電極となる伝送線路１３０と対向する部位）から伝送線路１３０の側方に引き出された端子１４１（上部電極となる伝送線路１３０と対向する位置からはみ出た部位）を設けると、次のようなことが起こる。

即ち、端子１３１から回路素子１２０に至る伝送線路１３０とＧＮＤ導体２００との間には、上記のような容量成分が生じる。容量１４０の部分では、上部電極の伝送線路１３０の電気信号が比較的薄い誘電体１４２を介して容量的、交流的に下部電極の導体層１４３に伝わるため、下部電極の導体層１４３とＧＮＤ導体２００との間には、伝送線路１３０とＧＮＤ導体２００との間におけるのと同等の容量成分が生じる。図１８（Ａ）では、伝送線路１３０及び下部電極の導体層１４３とＧＮＤ導体２００との間に生じる容量成分を、容量成分２２０として表している。端子１３１から回路素子１２０に至る伝送線路１３０では、容量１４０の下部電極の導体層１４３が設けられても、伝送線路１３０及び下部電極の導体層１４３とＧＮＤ導体２００との間の容量成分２２０の変化は抑えられ、そのインピーダンスの設定値からの変化は抑えられる。ところが、容量１４０の、上部電極の伝送線路１３０の電気信号が容量的、交流的に伝わる下部電極の導体層１４３に繋がり、伝送線路１３０の側方に引き出された端子１４１と、ＧＮＤ導体２００との間には、寄生成分、例えば、図１８（Ａ）に示すような寄生容量成分２１０が生じる。端子１３１から回路素子１２０に至る伝送線路１３０では、伝送線路１３０及び下部電極の導体層１４３とＧＮＤ導体２００との間の容量成分２２０に、下部電極の導体層１４３から引き出された端子１４１とＧＮＤ導体２００との間の寄生容量成分２１０が加わる。容量成分２２０に、このような引き出された端子１４１とＧＮＤ導体２００との間の寄生容量成分２１０が加わると、容量成分２２０が加味されて調整された、端子１３１から回路素子１２０に至る伝送線路１３０のインピーダンスが、設定値から変化してしまう。インピーダンスが設定値から変化すると、検査時に端子１３１に入力される入力信号が、伝送線路１３０を伝送される間に変化し、回路素子１２０に適正な値の入力信号が伝送されないことが起こり得る。例えば、伝送線路１３０からそれと容量的に接続されたＧＮＤ導体２００へと流れる交流成分の割合が変化したり、伝送信号の位相が変化したりすることで、端子１３１に入力された入力信号が、回路素子１２０に適正な値で伝送されないことが起こり得る。

半導体装置１００では、出力側でも同様に、回路素子１２０から端子１５１に至る伝送線路１５０について、伝送線路１５０及び容量１６０の下部電極の導体層とＧＮＤ導体２００との間に、上記のような容量成分２２０が生じる。容量１６０の下部電極の導体層に繋がる端子１６１と、ＧＮＤ導体２００との間には、上記寄生容量成分２１０のような寄生成分が生じる。入力側の伝送線路１３０について述べたのと同様、出力側の伝送線路１５０についても、このような寄生成分が、伝送線路１５０及び容量１６０の下部電極の導体層とＧＮＤ導体２００との間に生じる容量成分に加わる。それにより、回路素子１２０から端子１５１に至る伝送線路１５０のインピーダンスが設定値から変化し、検査時に回路素子１２０から出力される出力信号が、伝送線路１５０を伝送される間に変化し、端子１５１から適正な値の出力信号が取り出せないことが起こり得る。

このように、半導体装置１００では、検査では使用されないが、検査後の動作時に交流信号の入出力を行うために設けられる上記のような端子１４１及び端子１６１が、検査時の信号伝送に影響を及ぼし、適正な入出力を阻害してしまう場合がある。

これに対し、上記図３に示したような構成を有する半導体装置１では、図１８（Ｂ）に示すように、伝送線路３０の一部が下部電極として機能し、その上に誘電体４２を介して設けられる端子４１が上部電極として機能する容量４０が設けられる。容量４０の上部電極の端子４１は、一部が下部電極となる伝送線路３０からはみ出さない幅で設けられる。このように半導体装置１では、容量４０の端子４１の下に伝送線路３０が設けられ、且つ、端子４１が伝送線路３０からはみ出さない幅とされている。

半導体装置１でも、上記半導体装置１００と同様、図１８（Ｂ）に示すように、基板１０の裏面１０ｂにＧＮＤ導体２００が設けられる場合、伝送線路３０とＧＮＤ導体２００との間に、容量成分２２０が生じる。伝送線路３０は、このようなＧＮＤ導体２００との間に生じる容量成分２２０を加味して、上記図３に示したような、端子３１から回路素子２０に至る伝送線路３０の、そのインピーダンスが所定の設定値（例えば５０Ω）に調整される。

半導体装置１では、図１８（Ｂ）に示すように、基板１０の裏面１０ｂにＧＮＤ導体２００が設けられる場合でも、ＧＮＤ導体２００と端子４１との間に、端子４１がはみ出さない幅の伝送線路３０が配置される。伝送線路３０は、誘電体４２を介して端子４１と容量的に接続され、基板１０を介してＧＮＤ導体２００と容量的に接続される。一方、端子４１は、伝送線路３０からはみ出さない幅とされるため、伝送線路３０を介さずにＧＮＤ導体２００と対向することがない。伝送線路３０の電気信号が容量的、交流的に伝わる端子４１の状態が、ＧＮＤ導体２００によって影響を受けることが抑えられる。端子４１とＧＮＤ導体２００との間の、寄生成分が生じるような容量的な接続、即ち、上記図１８（Ａ）に示した寄生容量成分２１０が生じるような電気的な結合は、これらの間に介在される伝送線路３０によって抑えられる。端子４１とＧＮＤ導体２００との間に、容量４０及び容量成分２２０を除く、余分な寄生成分が生じることが抑えられる。

容量４０の端子４１は、モジュール化後の動作時にノイズとなり得る直流成分の伝送を抑えて交流信号の入力を行うために設けられる。端子３１から回路素子２０に至る伝送線路３０では、ＧＮＤ導体２００との間に生じる容量成分２２０に、そのような端子４１に起因した寄生成分が加わることが抑えられる。端子３１から回路素子２０に至る伝送線路３０において、ＧＮＤ導体２００との間の容量成分２２０に、更に寄生成分が加わることが抑えられるため、容量成分２２０が加味されて所定の設定値に調整されるインピーダンスの、その設定値からの変化が抑えられる。

このように、半導体装置１では、検査時に直流電圧が印加されて交流信号が伝送される伝送線路３０のインピーダンスが、容量４０の端子４１及びＧＮＤ導体２００によって設定値から変化してしまうことが抑えられる。従って、半導体装置１の検査時には、伝送線路３０を通じて回路素子２０に適正な入力信号を伝送することが可能になり、これにより、回路素子２０の特性を適正に評価することが可能になる。

半導体装置１では、出力側の伝送線路５０についても同様に、ＧＮＤ導体２００と、容量６０の端子６１との間に、端子６１がはみ出さない幅の伝送線路５０が配置され、ＧＮＤ導体２００と端子６１との間に寄生成分が生じることが抑えられる。半導体装置１では、回路素子２０の出力信号が伝送される伝送線路５０のインピーダンスが、容量６０の端子６１及びＧＮＤ導体２００によって設定値から変化してしまうことが抑えられる。従って、半導体装置１の検査時には、伝送線路５０を通じて回路素子２０の出力信号を適正に取り出すことが可能になり、これにより、回路素子２０の特性を適正に評価することが可能になる。

図１８（Ａ）に示した構成を有する容量１４０及び同様の構成を有する容量１６０を備えた上記半導体装置１００では、その回路素子１２０の検査時において、インピーダンスが、所定の周波数において、数％～数十％変化する場合がある。一例として、端子１３１から回路素子１２０に至る伝送線路１３０（誘電体１４２、下部電極及び端子１４１を含まない）のインピーダンスに対し、その伝送線路１３０の一部に誘電体１４２を介して下部電極の導体層１４３及びそこから引き出された端子１４１を設けた場合のインピーダンスは、周波数２８ＧＨｚで約５％、５６ＧＨｚで約３０％、変化する。回路素子１２０から端子１５１に至る伝送線路１５０（誘電体１６２、下部電極及び端子１６１を含まない）のインピーダンスに対し、その伝送線路１５０の一部に誘電体１６２を介して下部電極の導体層及びそこから引き出された端子１６１を設けた場合のインピーダンスは、周波数２８ＧＨｚで約５％、５６ＧＨｚで約３０％、変化する。半導体装置１００では、端子１４１が設けられることによる影響、即ち、端子１４１とＧＮＤ導体２００との間に生じる寄生成分の影響が、周波数が高くなるほど大きく現れるようになる。

これに対し、図１８（Ｂ）に示した構成を有する容量４０及び同様の構成を有する容量６０を備えた上記半導体装置１では、その回路素子２０の検査時において、インピーダンスの変化が、所定の周波数において効果的に抑えられる。一例として、端子３１から回路素子２０に至る伝送線路３０（誘電体４２及び端子４１を含まない）のインピーダンスに対し、その伝送線路３０の一部に誘電体４２を介して上部電極の端子４１を設けた場合のインピーダンスの変化は、周波数２８ＧＨｚでも５６ＧＨｚでも、０．０１％以下に抑えられる。回路素子２０から端子３１に至る伝送線路５０（誘電体６２及び端子６１を含まない）のインピーダンスに対し、その伝送線路５０の一部に誘電体６２を介して上部電極の端子６１を設けた場合のインピーダンスの変化は、周波数２８ＧＨｚでも５６ＧＨｚでも、０．０１％以下に抑えられる。半導体装置１では、端子４１とＧＮＤ導体２００との間に生じる寄生成分が抑えられ、インピーダンスの変化が周波数によらず効果的に抑えられるようになる。

このように、半導体装置１では、検査では使用されないが、検査後の動作時に交流信号の入出力を行うために設けられる端子４１及び端子６１が、検査時の信号伝送に影響を及ぼして適正な入出力を阻害してしまうことが、効果的に抑えられる。

また、図１９（Ａ）には、半導体装置１の容量４０の端子４１に再配線が接続された状態の一例の要部断面図を模式的に示し、図１９（Ｂ）には、半導体装置１の容量４０の端子４１に再配線が接続された状態の一例の要部平面図を模式的に示している。尚、図１９（Ａ）は、図１９（Ｂ）のXIX－XIX断面図である。

半導体装置１のモジュール化によって得られる半導体モジュール２では、図１９（Ａ）及び図１９（Ｂ）に示すように、半導体装置１の容量４０の、上部電極となる端子４１上に、再配線であるビア９２ａ及び配線９２ｂが設けられる。ビア９２ａは、図１９（Ａ）及び図１９（Ｂ）に示すように、容量４０の端子４１からはみ出さない幅（径）で設けられる。

半導体モジュール２の動作時には、伝送線路３０に直流電圧が印加され、容量４０の端子４１に、配線９２ｂからビア９２ａを通じて交流信号が入力される。容量４０の部分から回路素子２０までの伝送線路３０には、直流電圧が印加されて交流信号が伝送される。半導体モジュール２では、基板１０の裏面１０ｂにＧＮＤ導体２００が設けられる場合でも、伝送線路３０上に、伝送線路３０からはみ出さない幅で端子４１が設けられていることで、ＧＮＤ導体２００と端子４１との間に生じる寄生成分が抑えられる。

更に、半導体モジュール２では、伝送線路３０からはみ出さない幅で設けられた端子４１の直上に、端子４１からはみ出さない幅のビア９２ａが設けられることで、ＧＮＤ導体２００とビア９２ａとの間に生じる寄生成分も抑えられる。ビア９２ａ上の配線９２ｂを、図１９（Ａ）及び図１９（Ｂ）に示すように、端子４１からはみ出さない幅で設けるか、或いは伝送線路３０からはみ出さない幅で設けると、ＧＮＤ導体２００と配線９２ｂとの間に生じる寄生成分も、同様に抑えられる。

半導体モジュール２では、動作時に直流電圧が印加されて交流信号が伝送される伝送線路３０のインピーダンスが、容量４０の端子４１及びＧＮＤ導体２００によって変化してしまうことが抑えられる。従って、半導体モジュール２の動作時には、伝送線路３０を通じて回路素子２０に適正な入力信号を伝送することが可能になり、これにより、回路素子２０を適正に動作させることが可能になる。

半導体モジュール２では、出力側の伝送線路５０についても同様に、ＧＮＤ導体２００と、伝送線路５０からはみ出さない幅で設けられた端子６１との間に生じる寄生成分が抑えられる。半導体モジュール２では、このように伝送線路５０からはみ出さない幅で設けられた端子６１の直上に、端子６１からはみ出さない幅のビア９４ａが設けられることで、ＧＮＤ導体２００とビア９４ａとの間に生じる寄生成分も抑えられる。ビア９４ａ上の配線９４ｂの幅を、端子６１からはみ出さない幅で設ける等、適当に設定すれば、ＧＮＤ導体２００と配線９４ｂとの間に生じる寄生成分も、同様に抑えられる。半導体モジュール２では、回路素子２０の出力信号が伝送される伝送線路５０のインピーダンスが、容量６０の端子６１及びＧＮＤ導体２００によって変化してしまうことが抑えられる。従って、半導体モジュール２の動作時には、伝送線路５０を通じて回路素子２０の出力信号を適正に取り出すことが可能になる。

一方、上記１８（Ａ）等に示した半導体装置１００の場合には、交流信号が端子１４１に入力され、端子１６１から出力される。しかし、端子１４１とＧＮＤ導体２００との間に生じる寄生容量成分２１０よって、容量１４０の部分（下部電極、誘電体１４２及び上部電極）から回路素子１２０に至る伝送線路１３０のインピーダンスが設定値から変化する。同様に、端子１６１とＧＮＤ導体２００との間に生じる寄生容量成分２１０よって、回路素子１２０から容量１６０の部分（下部電極、誘電体１６２及び上部電極）に至る伝送線路１５０のインピーダンスが設定値から変化する。このように、端子１４１，１６１とＧＮＤ導体２００との間に生じる寄生成分の影響により、動作時に適正な入出力が行われないことが起こり得る。

以上、第１の実施の形態として述べたような半導体装置１及び半導体モジュール２によれば、内部の回路素子２０について、寄生成分の影響を抑えた適正な信号伝送、入出力が実現される。これにより、回路素子２０の特性の適正な評価、回路素子２０の適正な動作が実現される。

尚、以上の説明では、検査後の半導体装置１を、ＷＬＰ等にモジュール化して動作させる例を示したが、勿論、ＷＬＰ等にモジュール化せずに動作させることもできる。例えば、検査後の半導体装置１を、半田バンプ等を用いて回路基板や他の半導体装置等の電子部品上に実装し、動作させてもよい。その際は、半導体装置１の伝送線路３０の端子３１に直流電圧を入力し、伝送線路３０上の容量４０の端子４１に交流信号を入力し、回路素子２０からの出力を伝送線路５０上の容量６０の端子６１から取り出す。このような場合でも、検査時及びその後の動作時において、上記同様の効果を得ることができる。

［第２の実施の形態］
上記第１の実施の形態で述べたような半導体装置１及びそれを用いた半導体モジュール２は、例えば、信号の送信又は受信を行う無線通信機（送信機又は受信機）に適用することができる。ここでは、上記のような半導体装置１及び半導体モジュール２を、送信機に適用する例を、第２の実施の形態として説明する。

図２０～図２２は第２の実施の形態に係る送信機の一例について説明する図である。図２０には、送信機の要部外観図及びその一部拡大図を模式的に示している。図２１には、送信機に用いられる増幅モジュールの構成例を示している。図２２には、送信機の回路の一例を示している。

図２０に示す送信機４００は、例えば、ミリ波帯や準ミリ波帯の長距離（１ｋｍ超）無線通信に用いられる送信機である。送信機４００は、アレイ状に配列された複数のアンテナ４１１を含むフェーズドアレイアンテナ４１０（「アンテナ基板」とも称される）と、個々の又は数個単位のアンテナ４１１に接続された複数の増幅器４２０とを備える。増幅器４２０には、ＧａＮ系の窒化物半導体材料が用いられたＨＥＭＴ、所謂ＧａＮ－ＨＥＭＴを増幅回路に含む半導体装置（半導体チップ）が用いられる。フェーズドアレイアンテナ４１０及び増幅器４２０は、アンテナ４１１から無線信号４３０を送信することができるように、送信機４００の筐体４４０に搭載される。

複数の増幅器４２０は、例えば、一定数がＷＬＰプロセスによって１つにモジュール化されて、送信機４００に搭載される。このように一定数の増幅器４２０がモジュール化されたもの（「増幅モジュール」と言う）の一例を、図２１に示す。

図２１に示す増幅モジュール４５０は、４個の増幅器４２０及びこれらに接続される１個の移相器４６０を含む。移相器４６０には、半導体装置（半導体チップ）が用いられる。例えば、これらの増幅器４２０及び移相器４６０が、上記図１５に示したようなＷＬＰプロセスの例に従い、１つの増幅モジュール４５０にモジュール化される。

ここで、増幅器４２０は、上記第１の実施の形態で述べたような半導体装置１の一形態である。増幅器４２０には、例えば、その内部に設けられる回路素子、伝送線路及び容量に対し、上記第１の実施の形態において回路素子２０、伝送線路３０，５０及び容量４０，６０として説明したような構成が採用される。尚、増幅器４２０と同様に、移相器４６０にも、上記第１の実施の形態で述べたような半導体装置１の構成が採用されてよい。また、増幅器４２０のモジュール化によって得られる増幅モジュール４５０は、上記第１の実施の形態で述べたような半導体モジュール２の一形態である。増幅モジュール４５０には、例えば、その樹脂層及び再配線層に対し、上記第１の実施の形態において樹脂層８０及び再配線層９０として説明したような構成が採用される。

図２１に示すように、増幅モジュール４５０において、移相器４６０の出力端子４６２は、増幅器４２０の内部の回路素子（上記回路素子２０に相当）の、その入力側に接続される伝送線路（上記伝送線路３０に相当）上の容量（上記容量４０に相当）の端子４２２（上記端子４１に相当）に接続される。増幅器４２０の内部の回路素子（上記回路素子２０に相当）の、その出力側に接続される伝送線路（上記伝送線路５０に相当）上の容量（上記容量６０に相当）の端子４２３（上記端子６１に相当）には、アンテナ４１１が接続される。

図２１に示すような増幅モジュール４５０を形成する場合には、４個の増幅器４２０及び１個の移相器４６０を一組として、１つ又は複数の組が、図１５（Ａ）の例に従い、支持体上に配置され、図１５（Ｂ）の例に従い、樹脂層内に埋め込まれる。そして、支持体分離後の面上に、図１５（Ｃ）及び図１５（Ｄ）の例に従い、一組分の４個の増幅器４２０と１個の移相器４６０との間を接続する再配線、及び４個の増幅器４２０を１つ又は複数のアンテナ４１１に接続するための再配線を含む再配線層が形成される。その後、図１５（Ｅ）の例に従い、所定の位置でダイシングが行われ、一組分の４個の増幅器４２０及び１個の移相器４６０を含む、個々の増幅モジュール４５０が形成される。

上記のような複数の増幅器４２０を含む増幅モジュール４５０、及び複数のアンテナ４１１を含むフェーズドアレイアンテナ４１０が搭載される送信機４００の回路の一例を、図２２に示す。

送信機４００は、例えば、図２２に示すように、ベースバンド回路４０１、アップコンバータ４０２、発振器４０３、増幅モジュール４５０、及びフェーズドアレイアンテナ４１０のアンテナ４１１を備える。増幅モジュール４５０は、複数の増幅器４２０、及び移相器４６０を含む。移相器４６０は、例えば、複数の増幅器４２０にそれぞれ対応して設けられた複数の移相器ユニット４６１を含む。

ベースバンド回路４０１は、送信するデータＤＩ（ディジタル信号）が入力されると、そのデータＤＩを基にベースバンド信号（アナログ信号）を生成する。アップコンバータ４０２は、発振器４０３が生成する発振信号を、ベースバンド回路４０１で生成されたベースバンド信号に乗算し、そのベースバンド信号を所定の周波数の信号に変換（アップコンバート）する。アップコンバータ４０２で変換された信号は、増幅モジュール４５０に入力され、移相器４６０の複数の移相器ユニット４６１にそれぞれ分配される。各移相器ユニット４６１は、入力された信号に対して位相を調整し、位相が一定の角度でシフトした信号を出力する。各移相器ユニット４６１から出力される信号は、対応する各増幅器４２０に入力される。各増幅器４２０は、入力される信号を増幅し、対応する各アンテナ４１１（又はアンテナ４１１群）に出力する。アンテナ４１１に入力された信号は、アンテナ４１１から空間に放射され、ビームフォーミングされた無線信号４３０（図２０）として送信される。

送信機４００では、増幅モジュール４５０内の複数の増幅器４２０にそれぞれ、上記第１の実施の形態で述べたような半導体装置１の構成が採用される。これにより、複数の増幅器４２０のモジュール化前の検査では、各増幅器４２０の内部の回路素子（上記回路素子２０に相当）について、寄生成分の影響を抑えた適正な信号伝送、入出力を行うことが可能になり、回路素子の特性を適正に評価することが可能になる。また、このような複数の増幅器４２０をモジュール化して得られる増幅モジュール４５０では、増幅器４２０（その内部の回路素子）について、寄生成分の影響を抑えた適正な信号伝送、入出力を行うことが可能になり、増幅器４２０を適正に動作させることが可能になる。尚、移相器４６０に上記第１の実施の形態で述べたような半導体装置１の構成が採用される場合には、その移相器４６０について、及び増幅モジュール４５０内の移相器４６０について、上記同様の効果が得られる。

従って、高性能及び高品質の増幅器４２０及びそれを用いた増幅モジュール４５０が実現され、更に、そのような増幅モジュール４５０が用いられた、高性能及び高品質の送信機４００が実現される。

尚、増幅モジュール４５０は、その増幅器４２０にアンテナ４１１を接続して一体化し、１つのモジュール（「アンテナ一体型増幅器」等とも称される）として形成されてもよく、このようなモジュールが送信機４００に搭載されてもよい。

また、ここでは、上記第１の実施の形態で述べたような半導体装置１及び半導体モジュール２を、送信機に適用する例を示したが、半導体装置１及び半導体モジュール２は、受信機に適用することも可能である。この場合は、外部からの無線信号を受信するアンテナが、モジュール化された増幅器の内部の回路素子（上記回路素子２０に相当）の、その入力側に接続される伝送線路（上記伝送線路３０に相当）上の容量（上記容量４０に相当）の端子（上記端子４１に相当）に、接続される。アンテナで受信された信号（アナログ信号）は、低雑音増幅器等の増幅器に入力されて増幅され、増幅器で増幅された信号は、ダウンコンバータによって所定の周波数の信号に変換（ダウンコンバート）され、データ（ディジタル信号）に変換される。受信機においても、上記第１の実施の形態で述べたような半導体装置１及び半導体モジュール２の構成を有する増幅器及び増幅モジュールが用いられることで、適正な特性評価及び動作が可能になり、高性能及び高品質の受信機が実現される。

上記第１の実施の形態で述べたような半導体装置１及びそれを用いた半導体モジュール２において、半導体装置１の内部に設けられる回路素子２０は、増幅の機能に代えて、或いは増幅の機能と共に、スイッチングや発振等の機能を有してもよい。半導体装置１及び半導体モジュール２は、第２の実施の形態で述べたような構成を有する送信機や受信機に限らず、各種電子機器、例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった各種電子機器に適用することが可能である。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板の第１面側に設けられた回路素子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、
前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、
前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、
前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、
前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、
前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、
前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、
前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体と
を含むことを特徴とする半導体装置。

（付記２） 前記回路素子は、半導体素子又は集積回路であることを特徴とする付記１に記載の半導体装置。
（付記３） 樹脂層と、
前記樹脂層内に埋め込まれた半導体装置と、
前記樹脂層及び前記半導体装置の表面に設けられた再配線層と
を含み、
前記半導体装置は、
基板と、
前記基板の第１面側に設けられた回路素子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、
前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、
前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、
前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、
前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、
前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、
前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、
前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体と
を含み、
前記再配線層は、
前記第１端子に接続された第１導体部と、
前記第２端子に接続された第２導体部と、
前記第３端子に接続された第３導体部と、
前記第４端子に接続された第４導体部と
を含むことを特徴とする半導体モジュール。

（付記４） 前記第２導体部は、平面視で前記第２端子からはみ出さないビアを有し、
前記第４導体部は、平面視で前記第４端子からはみ出さないビアを有する
ことを特徴とする付記３に記載の半導体モジュール。

（付記５） 前記第２端子に接続されたアンテナを含むことを特徴とする付記３又は４に記載の半導体モジュール。
（付記６） 基板と、
前記基板の第１面側に設けられた回路素子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、
前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、
前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、
前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、
前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、
前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、
前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、
前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体と
を含む半導体装置の動作方法であって、
前記半導体装置の検査時は、前記第１端子に前記第１直流電圧及び前記第１交流信号を入力し、前記回路素子の前記第１出力信号を前記第３端子から取り出し、
前記検査後の動作時は、前記第１端子に前記第２直流電圧を入力し、且つ、前記第２端子に前記第２交流信号を入力し、前記回路素子の前記第２出力信号を前記第４端子から取り出す
ことを特徴とする半導体装置の動作方法。

（付記７） 基板と、
前記基板の第１面側に設けられた回路素子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、
前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、
前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、
前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、
前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、
前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、
前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、
前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、
前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体と
を含む半導体装置と、
前記半導体装置の前記第２端子に接続されたアンテナと
を備えることを特徴とする通信機。

１，１００ 半導体装置
２ 半導体モジュール
１０，２１，１１０ 基板
１０ａ，１１０ａ 表面
１０ｂ，１１０ｂ 裏面
２０，１２０ 回路素子
２０Ａ トランジスタ
２０Ｂ 集積回路
２２ バッファ層
２３ チャネル層
２４ バリア層
２５ ゲート電極
２５ａ ゲートフィンガー
２６ ソース電極
２７ ドレイン電極
２８ ２ＤＥＧ
２ａ，２ｂ 位置
３０，５０，１３０，１５０ 伝送線路
３０ａ，３０ｂ，１４３ 導体層
３１，４１，５１，６１，１３１，１４１，１５１，１６１，４２２，４２３ 端子
３１ａ，９１ａ，９２ａ，９３ａ，９４ａ ビア
４０，６０，１４０，１６０ 容量
４２，６２，１４２，１６２ 誘電体
４２ａ，７１，７２，９５ａ 開口
７０，９５ 絶縁部
８０ 樹脂層
９０ 再配線層
９１ｂ，９２ｂ，９３ｂ，９４ｂ 配線
９６ 再配線
２００ 導体
２１０ 寄生容量成分
２２０ 容量成分
３００ 支持体
４００ 送信機
４０１ ベースバンド回路
４０２ アップコンバータ
４０３ 発振器
４１０ フェーズドアレイアンテナ
４１１ アンテナ
４２０ 増幅器
４３０ 無線信号
４４０ 筐体
４５０ 増幅モジュール
４６０ 移相器
４６１ 移相器ユニット
４６２ 出力端子
Ｗ１，Ｗ２ 幅

Claims (4)

1. 基板と、
   前記基板の第１面側に設けられた回路素子と、
   前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、
   前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、
   前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、
   前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、
   前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、
   前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、
   前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、
   前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、
   前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体と
   を含むことを特徴とする半導体装置。
2. 前記回路素子は、半導体素子又は集積回路であることを特徴とする請求項１に記載の半導体装置。
3. 樹脂層と、
   前記樹脂層内に埋め込まれた半導体装置と、
   前記樹脂層及び前記半導体装置の表面に設けられた再配線層と
   を含み、
   前記半導体装置は、
   基板と、
   前記基板の第１面側に設けられた回路素子と、
   前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、
   前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、
   前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、
   前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、
   前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、
   前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、
   前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、
   前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、
   前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体と
   を含み、
   前記再配線層は、
   前記第１端子に接続された第１導体部と、
   前記第２端子に接続された第２導体部と、
   前記第３端子に接続された第３導体部と、
   前記第４端子に接続された第４導体部と
   を含むことを特徴とする半導体モジュール。
4. 基板と、
   前記基板の第１面側に設けられた回路素子と、
   前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第１伝送線路と、
   前記基板の前記第１面側に設けられ、前記第１伝送線路の他端に接続され、検査用の第１直流電圧及び第１交流信号、又は動作用の第２直流電圧が入力される第１端子と、
   前記第１伝送線路の、前記基板とは反対側の一部に設けられた第１誘電体と、
   前記第１誘電体の、前記第１伝送線路とは反対側に、平面視で前記第１伝送線路からはみ出さないように設けられ、動作用の第２交流信号が入力される第２端子と、
   前記基板の前記第１面側に設けられ、一端が前記回路素子に接続された第２伝送線路と、
   前記基板の前記第１面側に設けられ、前記第２伝送線路の他端に接続され、前記第１端子に前記第１直流電圧及び前記第１交流信号が入力された時の前記回路素子の第１出力信号が出力される第３端子と、
   前記第２伝送線路の、前記基板とは反対側の一部に設けられた第２誘電体と、
   前記第２誘電体の、前記第２伝送線路とは反対側に、平面視で前記第２伝送線路からはみ出さないように設けられ、前記第１端子に前記第２直流電圧が入力され、且つ、前記第２端子に前記第２交流信号が入力された時の前記回路素子の第２出力信号が出力される第４端子と、
   前記基板の、前記第１面とは反対の第２面側に設けられ、グランド電位とされる導体と
   を含む半導体装置の動作方法であって、
   前記半導体装置の検査時は、前記第１端子に前記第１直流電圧及び前記第１交流信号を入力し、前記回路素子の前記第１出力信号を前記第３端子から取り出し、
   前記検査後の動作時は、前記第１端子に前記第２直流電圧を入力し、且つ、前記第２端子に前記第２交流信号を入力し、前記回路素子の前記第２出力信号を前記第４端子から取り出す
   ことを特徴とする半導体装置の動作方法。

Images