SE514425C2 - Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort - Google Patents

Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort

Info

Publication number
SE514425C2
SE514425C2 SE9902301A SE9902301A SE514425C2 SE 514425 C2 SE514425 C2 SE 514425C2 SE 9902301 A SE9902301 A SE 9902301A SE 9902301 A SE9902301 A SE 9902301A SE 514425 C2 SE514425 C2 SE 514425C2
Authority
SE
Sweden
Prior art keywords
stripline
microstrip
transition
cavity
ground plane
Prior art date
Application number
SE9902301A
Other languages
English (en)
Other versions
SE9902301D0 (sv
SE9902301L (sv
Inventor
Bjoern Albinsson
Thomas Harju
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9902301A priority Critical patent/SE514425C2/sv
Publication of SE9902301D0 publication Critical patent/SE9902301D0/sv
Priority to DE60030979T priority patent/DE60030979T2/de
Priority to AU58570/00A priority patent/AU5857000A/en
Priority to PCT/SE2000/001021 priority patent/WO2000079847A1/en
Priority to EP00944478A priority patent/EP1195081B1/en
Priority to JP2001504731A priority patent/JP4278326B2/ja
Priority to IL14690900A priority patent/IL146909A/xx
Priority to US09/594,483 priority patent/US6417744B1/en
Publication of SE9902301L publication Critical patent/SE9902301L/sv
Publication of SE514425C2 publication Critical patent/SE514425C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Description

k, l li f " 2 ledare kan bestå av guld, silver eller någon annan lämplig ledare. Med mönstren på plats placeras de olika lagren ett och ett på varandra till dess att alla lager är på plats.
Hela mönsterkortet sätts sedan i tryck, förs in i en ugn och bakas på en gång (Co-fired) i relativt låg temperatur, 700- 800°C massan sintras och blir till keramik (Ceramic). Efter denna (Low Temperature) vilket medför att den keramiska härdningsprocess är det vanligt att tala om lager i stället för tejper.
För tillämpningar för högfrekventa signaler, särskilt inom är det inte alltid möjligt' att använda detta skulle För mikrovågssignaler mikrovågsområdet, traditionella ledningar, eftersom medföra oacceptabla förluster och störningar. krävs vanligen att det ovan eller under en ledare finns ett I de fall då en ledare kallas är vanligen anordnade så jordplan, vilket följer ledaren. ledaren en att de har endast har jordplan på en sida, mikrostrip. Dessa mönsterkortet på en sida och luft eller liknande på andra sidan. I andra fall är det önskvärt att ledaren omges av jordplan både ovan och under, varvid ledaren är en så kallad Om avstånden mellan en stripline och jordplanen båda kallas symmetrisk. Är avstánden olika fås en asymmetrisk stripline. stripline. är lika på sidor om ledaren striplinen Symmetriska striplines är vanligast, men det finns tillfällen då en asymrnetrisk stripline är att föredra. En fördel med striplines är att när man till exempel överför signaler i. mikrovågsområdet i. så kallad stripline-mod blir strålningen från ledarna liten, vilket är en anledning till att nämnda signaler ofta förs på detta sätt. Mikrostripar och striplines är' dessutonx lätta att anordna, i flerlagers mönsterkort, varför- dessa ofta används för- detta ändamål.
För att möjliggöra att ledare omges av jordplan brukar (l 10 15 20 25 3 ledarplan och jordplan anordnas om vartannat i mönsterkortet.
Det är möjligt att montera chip, till exempel MMIC (Monolithic Microwave Integrated Circuit), direkt i ett flerlagers mönsterkort. För att göra detta placeras chipet kallade bondtrådar till närmaste signalförande lager. Detta visas i känt till mellan de symmetriska striplinerna på jordplanet i en kavitet och ansluts med så figur 1 där chipet på sätt ansluts ett par mikrostripar. Övergången och mikrostriparna blir dock inte så bra, eftersom det elektriska fältet i striplinen är lika hårt knutet till det övre _son1 till det. nedre jordplanet. Detta innebär' att där det övre jordplanet plötsligt försvinner blir detta ”tungt” för ledaren varför dålig anpassning erhålles.
För signaler med tillräckligt låga frekvenser gäller inte nämnda anpassningsproblem. För signaler med högre frekvens, till exempel RF-signaler uppstår däremot problemen. En av anledningarna till att man ändå överför dessa signaler i så kallad stripline-mod är bland annat att detta minskar strålningen från ledarna.
Rnnosöamrsn För. UPPFINNINGEN Föreliggande uppfinning angriper ett problem hur anpassningen ska förbättras i en övergång mellan en stripline och en nükrostrip i. en kavitet, företrädesvis i ett flerlagers mönsterkort med däri monterade chip.
Ett ändamål med föreliggande uppfinning är således att åstadkomma en övergång mellan stripline och mikrostrip i kavitet som gör att god anpassning erhålls. 10 15 20 25 Ai sexig-isf yïü ïí :i 4 I korthet innebär föreliggande uppfinning en anordning vilken innefattar att mikrostrip och stripline är asymmetriska i stället för symmetriska. Det elektriska fältet i striplinen är då i huvudsak ostört efter övergången till mikrostripen, då fältet är knutet till det närliggande jordplanet.
Anordningen enligt uppfinningen är därvid kännetecknad så som framgår av det efterföljande patentkravet.
En fördel med nämnda lösning på problemet är att övergångar mellan stripline och mikrostrip i kavitet kan göras enklare och med god anpassning. Detta medför att flerlagers mönsterkort med däri monterade komponenter kan göras effektivare.
Uppfinningen kommer nu att beskrivas närmare med hjälp av föredragna utföringsformer och med hänvisning till bifogade ritning.
FIGURBESKRIVNING Figur 1 visar från sidan ett genomskuret flerlagers mönsterkort med en känd övergång mellan stripline och mikrostrip.
Figur 2 visar övergången enligt uppfinningen i samma vy som figur 1.
FÖREDRAGNA uwrönmsss-ommn Figur 1 'visar ett genomskuret flerlagers mönsterkort från inte nödvändigtvis olika 10 av sidan. Med 1 avses ett antal lager, tjocka, på vilka det vanligen ligger en ledare 2, 3, 10 15 20 25 30 ~ p, ; f 5 någon sort. Dessa ledare 2, 3, 10 kan exempelvis bilda ett detta fall en genom det jordplan 2, 10 eller en stripline 3, i symmetrisk sådan. En kavitet 6 bryter övre jordplanet 2, genom ett antal lager l ner till nedanliggande jordplan 10. Kaviteten 6 smalnar på åtminstone en sida av vid striplinen 3 vilket gör att striplinen 3 övergår i en (tejp) sig kallas för en mikrostrip 4 (soul endast har lager 1 på en sida).
Området där mikrostripen 4 befinner bondhylla 5. vilket vanligen är anordnat direkt mot jordplanet 10. Detta Längst ner i kaviteten 6 finns ett chip 7, chip 7 är anslutet till mikrostriparna 4 på bondhyllorna 5 medelst ett antal så kallade bondtràdar 8.
Det elektriska fältet i den symmetriska striplinen 3 är lika hårt kopplat till båda jordlagren 2, 10, eftersom de i figur l vertikala avstånden mellan stripline 3 till respektive jordplan 2 och 10 i huvudsak är lika. Mikrostripen 4 i kaviteten 6 saknar övre jordplan 2 och dess fält är därför knutet till det undre jordplanet 10. Detta leder till en striplinen 3 och hela missanpassning i övergången mellan mikrostripen, 4, vilket gör att prestandan för mönsterkortet är lägre än det skulle kunna vara om stripline 3 hade varit mindre beroende av det övre jordplanet 2.
I figur 2 visas övergången enligt uppfinningen i samma vy som figur l. Liksom i figur 1 visas ett antal lager 1, två jordplan 2, 10, en kavitet bondhyllor 5 samt ett chip 7 anslutet till mikrostriparna 4 medelst bondtràdar 8. Enligt uppfinningen innefattar ledaren i detta fall en asymmetrisk striplinen 9 är 6 med mikrostripar 4 på själva anordningen enligt stripline 9. Detta åstadkommes genon1 att anordnad så att lagret 1 mellan denna och övre jordplanet 2 är tjockare än lagret 1 mellan striplinen 9 och det undre jordplanet 10. Avståndet dl är således större än avståndet d2 i figur 2. I och med att det elektriska fältet i detta fall 10 15 20 25 30 6 i huvudsak är knutet till det nedre jordplanet 10 blir anpassningen. till ndkrostripen. 4 i kaviteten 6 bättre, då även mikrostripens elektriska fält är knutet till det nedre jordplanet 10.
Kvoten q=d2/dl mellan avstånden dl och d2 från striplinen 9 till övre jordplanet 2, dl, respektive undre jordplanet 10, För den d2, avgör hur bra anpassningen är. symmetriska övergången i figur 1, där avstånden dl och dg är lika är nämnda kvot q=l. För den asymmetriska övergången i figur 2, där avstånden dloch dzär olika är däremot nämnda kvot q allmänhet blir anpassningen i övergången bättre ju Inindre kvoten q är, dvs ju större skillnaden mellan avstånden till jordplanen är. Kvoten q kan dock inte göras godtyckligt liten. För det första måste striplinen 9 vara anordnad på ett lager 1. Ju Inindre kvoten. q önskas, desto fler eller tjockare lager krävs. Antalet lager begränsas normalt av att tjockleken på mönsterkortet av exempelvis designskäl inte får överstiga ett visst värde, eller av ekonomiska skäl, då kostnaden ökar med antalet tejper (lager). För det andra blir förlusterna i överföringen genom striplinen 9 större ju mer asymmetrisk den är, vilket leder till att kvoten q oftast är begränsad nedåt. Således blir kvoten q vanligen en korttjocklek, förluster i kompromiss mellan ekonomi, striplinen och. anpassning' i övergången. Av' detta skäl kan det optimala värdet på kvoten q inte anges generellt. uppfinningen mellan bättre Detta medför i sin tur I och med att stripline 9 och övergången enligt mikrostrip 4 är anpassad går signalerna lättare mellan de båda. att hela mönsterkortets effektivitet ökas.
Uppfinningen är naturligtvis inte begränsad till de ovan beskrivna och på ritningen visade utföringsformerna, utan kan modifieras inom ramen för de bifogade patentkraven.

Claims (1)

1. 0 3 > s _ * , t. .' _ . X ' « f .. _ _ --. . . i I _ . - . _ - - f 1 »r- 1* , )._' . . . - . - 1 - - I k ' f ' i - ._ ß « 1 < « - ' ' ' ' _ _ ff? V.. V- i . . < ~- . ~ <- - f 7 PAIENTKRÄV Övergång mellan en stripline (9) och en mikrostrip (4) på vilket kort samt åtminstone två jordplan innefattar åtminstone 10), flerlagers mönsterkort, (1), varvid en kavitet (6) är utformad, vilken sträcker sig genom (l), är anordnad asymmetriskt mellan två lager (2 resp. åtminstone två av nämnda lager k ä n n e t e c k n a d av att nämnda stripline (9) nämnda båda jordplan (2 resp. 10) (dl) till ena jordplanet (2) är större än motsvarande avstånd (dg) till det andra jordplanet (10). så att minsta avståndet
SE9902301A 1999-06-17 1999-06-17 Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort SE514425C2 (sv)

Priority Applications (8)

Application Number Priority Date Filing Date Title
SE9902301A SE514425C2 (sv) 1999-06-17 1999-06-17 Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort
DE60030979T DE60030979T2 (de) 1999-06-17 2000-06-13 Übergang zwischen asymetrischen streifenleiter und microstreifen in einer vertiefung
AU58570/00A AU5857000A (en) 1999-06-17 2000-06-13 Transition between asymmetric stripline and microstrip in cavity
PCT/SE2000/001021 WO2000079847A1 (en) 1999-06-17 2000-06-13 Transition between asymmetric stripline and microstrip in cavity
EP00944478A EP1195081B1 (en) 1999-06-17 2000-06-13 Transition between asymmetric stripline and microstrip in cavity
JP2001504731A JP4278326B2 (ja) 1999-06-17 2000-06-13 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移
IL14690900A IL146909A (en) 1999-06-17 2000-06-13 Transition between asymmetric stripline and microstrip in cavity
US09/594,483 US6417744B1 (en) 1999-06-17 2000-06-16 Transition between asymmetric stripline and microstrip in cavity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9902301A SE514425C2 (sv) 1999-06-17 1999-06-17 Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort

Publications (3)

Publication Number Publication Date
SE9902301D0 SE9902301D0 (sv) 1999-06-17
SE9902301L SE9902301L (sv) 2000-12-18
SE514425C2 true SE514425C2 (sv) 2001-02-19

Family

ID=20416130

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9902301A SE514425C2 (sv) 1999-06-17 1999-06-17 Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort

Country Status (8)

Country Link
US (1) US6417744B1 (sv)
EP (1) EP1195081B1 (sv)
JP (1) JP4278326B2 (sv)
AU (1) AU5857000A (sv)
DE (1) DE60030979T2 (sv)
IL (1) IL146909A (sv)
SE (1) SE514425C2 (sv)
WO (1) WO2000079847A1 (sv)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872962B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6881895B1 (en) 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6873228B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
US7411279B2 (en) * 2004-06-30 2008-08-12 Endwave Corporation Component interconnect with substrate shielding
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
WO2007127348A2 (en) * 2006-04-26 2007-11-08 Ems Technologies, Inc. Planar mixed-signal circuit board
DE102006025098B4 (de) * 2006-05-19 2008-06-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensor zur Ermittlung der elektrischen Leitfähigkeit flüssiger Medien und ein Verfahren zu seiner Herstellung
JP4570607B2 (ja) * 2006-11-30 2010-10-27 株式会社住友金属エレクトロデバイス 高周波モジュール用パッケージ
KR100922576B1 (ko) 2007-12-06 2009-10-21 한국전자통신연구원 밀리미터파 대역에서의 전송 특성을 향상시키기 위한초고주파 전송 장치
US8536954B2 (en) * 2010-06-02 2013-09-17 Siklu Communication ltd. Millimeter wave multi-layer packaging including an RFIC cavity and a radiating cavity therein
US9583836B2 (en) * 2013-11-12 2017-02-28 Murata Manufacturing Co., Ltd. High-frequency transmission line and antenna device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
EP0563873B1 (en) * 1992-04-03 1998-06-03 Matsushita Electric Industrial Co., Ltd. High frequency ceramic multi-layer substrate
JP3023265B2 (ja) * 1992-09-26 2000-03-21 日本特殊陶業株式会社 集積回路用パッケージ本体
US5982250A (en) * 1997-11-26 1999-11-09 Twr Inc. Millimeter-wave LTCC package

Also Published As

Publication number Publication date
WO2000079847A1 (en) 2000-12-28
IL146909A (en) 2005-11-20
SE9902301D0 (sv) 1999-06-17
SE9902301L (sv) 2000-12-18
US6417744B1 (en) 2002-07-09
EP1195081A1 (en) 2002-04-10
EP1195081B1 (en) 2006-09-27
JP4278326B2 (ja) 2009-06-10
IL146909A0 (en) 2002-08-14
JP2003502969A (ja) 2003-01-21
DE60030979T2 (de) 2007-06-14
AU5857000A (en) 2001-01-09
DE60030979D1 (de) 2006-11-09

Similar Documents

Publication Publication Date Title
US8441327B2 (en) Printed circuit board
US6819202B2 (en) Power splitter having counter rotating circuit lines
EP0069102A2 (en) Impedance matching stripline transition for microwave signals
US6054758A (en) Differential pair geometry for integrated circuit chip packages
US4721929A (en) Multi-stage power divider
EP2284882A1 (en) Multilayer wiring board
EP0747987B1 (en) Vertical grounded coplanar waveguide H-bend interconnection apparatus
GB2132820A (en) Integrated circuit chip package
SE514426C2 (sv) Anordning för chipmontering i kavitet i flerlagers mönsterkort
TW200531608A (en) Printed circuit board with low cross-talk noise
US6803252B2 (en) Single and multiple layer packaging of high-speed/high-density ICs
SE514425C2 (sv) Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort
CN1425199A (zh) 互连线路设备和方法
US20070052503A1 (en) Stripline structure
US20080284538A1 (en) Printed circuit board
Ho et al. Experimental investigations of CPW-slotline transitions for uniplanar microwave integrated circuits
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
US20030095014A1 (en) Connection package for high-speed integrated circuit
US11843360B2 (en) Power combiner/divider
SE514424C2 (sv) Övergång mellan symmetrisk och asymmetrisk stripline i ett flerlagers mönsterkort
US12087993B2 (en) Broadband and low cost printed circuit board based 180° hybrid couplers on a single layer board
JPH06291519A (ja) マイクロストリップラインによるインピーダンス変換器
JP2004259960A (ja) 配線基板
KR100260717B1 (ko) 적층 세라믹 커플러의 제조방법
JPS6334324Y2 (sv)