DE60030979T2 - Übergang zwischen asymetrischen streifenleiter und microstreifen in einer vertiefung - Google Patents

Übergang zwischen asymetrischen streifenleiter und microstreifen in einer vertiefung Download PDF

Info

Publication number
DE60030979T2
DE60030979T2 DE60030979T DE60030979T DE60030979T2 DE 60030979 T2 DE60030979 T2 DE 60030979T2 DE 60030979 T DE60030979 T DE 60030979T DE 60030979 T DE60030979 T DE 60030979T DE 60030979 T2 DE60030979 T2 DE 60030979T2
Authority
DE
Germany
Prior art keywords
microstrip
ground plane
transition
layers
ribbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60030979T
Other languages
English (en)
Other versions
DE60030979D1 (de
Inventor
Björn ALBINSSON
Thomas Harju
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE60030979D1 publication Critical patent/DE60030979D1/de
Application granted granted Critical
Publication of DE60030979T2 publication Critical patent/DE60030979T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Multilayer-Leiterplatte und im Besonderen einen Übergang zwischen einer asymmetrischen Bandleitung und einem Mikrostreifen in der Vertiefung einer solchen Platte.
  • ALLGEMEINER STAND DER TECHNIK
  • Im Stand der Technik sind viele verschiedene Arten von Multilayer-Leiterplatten bekannt. LTCC (Niedertemperatur-Einbrand-Keramik) wird hierin als Beispiel verwendet, obwohl bekannt ist, dass die Erfindung auch auf andere Arten von Multilayer-Leiterplatten angewendet werden kann.
  • Kurz gesagt werden Multilayer-Leiterplatten auf folgende Art und Weise hergestellt. Auf der Grundlage des Aufbaus einer Leiterplatte wird eine Zeichnung ermittelt, die notwendige Informationen wie beispielsweise die Anzahl der Layer, das Erscheinungsbild und die Abmessungen der Muster auf den verschiedenen Layern, die Orte, an denen sich unterschiedliche Layer kontaktieren, und so weiter enthält.
  • Jeder Layer wird von einer Keramikmasse auf eine vorgegebene Dicke auf einen Plastikfilm ausgerollt; das ist ein so genanntes Band. Aus diesen Bändern werden gemäß dem Aufbau unterschiedliche Muster gestanzt, die die äußeren Kanten der Platte umfassen, die Markierungen, die später zum Zusammenfügen der Layer verwendet werden, und Löcher zum Verbinden unterschiedlicher Layer mit so genannten Durchkontaktierungen.
  • Nach der Konfigurierung der Layer werden die Kontaktlöcher mit einem geeigneten leitfähigen Material gefüllt. Die Muster werden dann auf jede Schicht gedruckt. Ein übliches Verfahren in diesem Zusammenhang ist die Verwendung von Siebdruck zur korrekten Positionierung der Leiter. Diese Leiter können aus Gold, Silber oder anderen geeigneten leitfähigen Materialien bestehen. Wenn die Muster platziert sind, werden die verschiedenen Layer aufeinander platziert, bis alle Layer ausgerichtet sind.
  • Die gesamte Leiterplatte wird dann unter Druck gesetzt, in einen Ofen eingeführt und sofort bei einer relativ niedrigen Temperatur, 700–800 Grand Celsius (Niedertemperatur) gebacken (Einbrand), wodurch die Keramikmasse gesintert und in eine Keramik umgewandelt wird. Nach diesem Härtungsprozess wird normalerweise von Layern anstatt von Bändern gesprochen.
  • Im Fall der Anwendungen für Hochfrequenzsignale vor allem im Bereich der Mikrowellen ist es nicht immer möglich, herkömmliche Leiter zu verwenden, da dies zu unannehmbaren Verlusten und Störungen führt. Eine normale Anforderung im Fall der Mikrowellensignale besteht im Vorhandensein einer Erdungsfläche über oder unter einem Leiter, wobei diese Erdungsfläche dem Leiter folgt. Wenn ein Leiter lediglich eine Erdungsfläche an einer Seite aufweist, wird er als Mikrostreifen bezeichnet. Diese Streifen werden normalerweise derart angeordnet, dass sie die Leiterplatte auf einer Seite aufweisen und Luft oder einen anderen Nichtleiter auf der anderen Seite. In anderen Fällen ist es erstrebenswert, dass der Leiter sowohl von einer oberen als auch von einer unteren Erdungsfläche umgeben ist, wobei dieser Leiter dann als Bandleitung bezeichnet wird. Wenn die Abstände zwischen einer Bandleitung und den Erdungsflächen auf beiden Seiten des Leiters gleich sind, wird die Bandleitung als symmetrisch bezeichnet. Wenn die Abstände unterschiedlich sind, wird eine asymmetrische Bandleitung erhalten. Obwohl symmetrische Bandleitungen am häufigsten vorkommen, gibt es Situationen, in denen eine asymmetrische Bandleitung bevorzugt wird. Ein Vorteil der Bandleitungen besteht darin, dass Strahlung von den Leitern gering ist, wenn zum Beispiel Signale im Mikrowellenbereich im so genannten Bandleitungsmodus übertragen werden, was ein Grund dafür ist, dass Signale oft auf diese Art und Weise übertragen werden. Mikrostreifen und Bandleitungen können in Multilayer-Leiterplatten leicht bereitgestellt werden und werden demzufolge für diesen Zweck häufig verwendet. Um zu ermöglichen, dass Leiter von Erdungsflächen umgeben sind, werden Leiterflächen und Erdungsflächen normalerweise in der Leiterplatte abwechselnd angeordnet.
  • Es ist möglich, Chips, zum Beispiel einen MMIC (Monolithic Microwave Integrated Circuit), direkt in eine Multilayer-Leiterplatte zu montieren. Das wird durch Platzieren des Chips auf der Erdungsfläche in einer Vertiefung und Verbinden des Chips mit den nächsten Signal tragenden Layern mit Hilfe so genannter Anschlussdrähte erzielt. Dies wird in 1 dargestellt, in der der Chip auf bekannte Art und Weise mit einem Paar Mikrostreifen verbunden wurde. Der Übergang zwischen den symmetrischen Bandleitungen und den Mikrostreifen ist jedoch nicht vollkommen zufrieden stellend, da das elektrische Feld in der Bandleitung ebenso fest mit der oberen Erdungsfläche verbunden ist wie mit der unteren Erdungsfläche. Das bedeutet, wenn die obere Erdungsfläche plötzlich verschwindet, wird es für den Leiter „ein hartes Stück Arbeit" und führt somit zu einer schlechten Übereinstimmung.
  • Dieses Übereinstimmungsproblem wirkt sich nicht auf Signale aus, die ausreichend niedrige Frequenzen aufweisen. Andererseits tritt das Problem im Fall hochfrequenter Signale, zum Beispiel RF-Signale, auf. Der Grund, aus dem diese Signale trotzdem im so genannten Bandleitungsmodus übertragen werden, besteht darin, dass unter anderem Strahlung von den Leitern verringert wird.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Die vorliegende Erfindung richtet sich an das Problem Übereinstimmungsverbesserung zwischen einer Bandleitung und einem Mikrostreifen in einer Vertiefung vorzugsweise in einer Multilayer-Leiterplatte, die darauf montierte Chips aufweist.
  • Eine Aufgabe der vorliegenden Erfindung besteht somit darin, einen Übergang zwischen Bandleitung und Mikrostreifen in einer Vertiefung derart bereitzustellen, dass eine gute Übereinstimmung erreicht wird.
  • Kurz gesagt betrifft die vorliegende Erfindung eine Anordnung, in der Mikrostreifen und Bandleitung asymmetrisch anstatt symmetrisch sind. Das elektrische Feld in der Bandleitung ist somit auf der Abwärtsleitung der Übertragung zu dem Mikrostreifen im Wesentlichen ungestört, da das Feld mit der benachbarten Erdungsfläche verbunden ist.
  • Die erfinderische Anordnung wird durch die Eigenschaften charakterisiert, die in dem beiliegenden Anspruch 1 dargelegt sind.
  • Ein Vorteil, der durch die Lösung dieses Problems geboten wird, besteht darin, dass die Übergänge zwischen Bandleitung und Mikrostreifen in einer Vertiefung vereinfacht und mit guter Übereinstimmung hergestellt werden können. Das ermöglicht Multilayer-Leiterplatten, die darauf montierte Komponenten aufweisen, die effektiver sind.
  • Die Erfindung wird nun detaillierter in Bezug auf deren bevorzugte Ausführungsformen und ebenfalls in Bezug auf die dazugehörigen Zeichnungen beschrieben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine ausgeschnittene Seitenansicht einer Multilayer-Leiterplatte, die einen bekannten Übergang zwischen Bandleitung und Mikrostreifen aufweist.
  • 2 ist eine Ansicht, die der der 1 gleicht und den Übergang zeigt, auf den sich die erfinderische Anordnung auswirkt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1 ist eine ausgeschnittene Seitenansicht einer Multilayer-Leiterplatte. Das Bezugszeichen 1 bezeichnet eine Anzahl von Layern, die nicht notwendigerweise eine unterschiedliche Stärke aufweisen müssen, auf denen ein Leiter 2, 3, 10 irgendeiner Art normal montiert ist. Diese Leiter 2, 3, 10 können zum Beispiel eine Erdungsfläche 2, 10 oder eine Bandleitung 3 ausbilden, in diesem Fall eine symmetrische Bandleitung. Eine Vertiefung 6 erstreckt sich durch die obere Erdungsfläche 2 und durch eine Anzahl von Schichten 1 zu der darunter liegenden Erdungsfläche 10. Die Vertiefung 6 verengt sich an mindestens einer Seite der Bandleitung 3, was bedeutet, dass die Bandleitung 3 in einen Mikrostreifen 4 übergeht (der lediglich Layer 1 (Band) auf einer Seite aufweist). Der Bereich, in dem sich der Mikrostreifen 4 befindet, wird als Verbindungsplatte 5 bezeichnet. Am weitesten unten in der Vertiefung 6 befindet sich ein Chip 7, der normal direkt mit der Erdungsfläche 10 verbunden ist. Dieser Chip 7 ist mit den Mikrostreifen 4 auf den Verbindungsplatten 5 mittels einer Anzahl so genannter Verbindungskabel 8 verbunden.
  • Das elektrische Feld in der symmetrischen Bandleitung 3 ist gleich fest mit beiden Erdungsflächen 2, 10 verbunden, da die vertikalen Abstände zwischen der Bandleitung 3 und den jeweiligen Erdungsflächen 2 und 10 in 1 im Wesentlichen gleich sind. Dem Mikrostreifen 4 in der Vertiefung 6 fehlt die obere Erdungsfläche 2 und sein Feld ist somit mit dem Boden der Erdungsfläche 10 verbunden. Das führt zu einem Ungleichgewicht in dem Übergang zwischen der Bandleitung 3 und dem Mikrostreifen 4, was dazu führt, dass die Leistung der gesamten Platte geringer ist, als sie es wäre, wenn die Bandleitung 3 weniger abhängig von der oberen Erdungsfläche 2 wäre.
  • 2 ist eine Ansicht ähnlich der Ansicht der 1 und zeigt eine Ausführungsform des erfinderischen Übergangs. Ähnlich der 1 werden eine Anzahl von Erdungsflächen 2, 10, eine Vertiefung mit Mikrostreifen 4 auf Verbindungsplatten 5 und ein Chip 7 gezeigt, der mit den Mikrostreifen 4 mittels Verbindungskabeln 8 verbunden ist. Im Fall der dargestellten Ausführungsform der erfinderischen Anordnung umfasst der Leiter eine asymmetrische Bandleitung. Das wird dadurch erreicht, dass die Bandleitung 9 derart angeordnet ist, dass der Layer 1 zwischen der Bandleitung und der oberen Erdungsfläche 2 dicker ist als der Layer 1 zwischen der Bandleitung 9 und der unteren Erdungsfläche 10. Der Abstand d1 ist somit größer als der Abstand d2 in 2. Die Übereinstimmung mit dem Mikrostreifen 4 in der Vertiefung 6 wird somit auf Grund der Tatsache verbessert, dass das elektrische Feld in diesem Fall im Wesentlichen mit der unteren Erdungsfläche 10 verbunden ist, da das elektrische Feld des Mikrostreifens ebenfalls mit der unteren Erdungsfläche 10 verbunden ist.
  • Die Qualität der Übereinstimmung wird durch den Quotienten q = d2/d1 zwischen den Abständen d1 und d2 jeweils von der Bandleitung 9 zu der oberen Erdungsfläche 2, d1, und von der Erdungsfläche 10, d2, bestimmt. Im Fall des symmetrischen Übergangs, der in 1 gezeigt wird, wo die Abstände d1 und d2 gleich sind, ist der Quotient q = 1. Andererseits ist der erwähnte Quotient im Fall des asymmetrischen Übergangs in 2, wo sich die Abstände d1 und d2 von einander unterscheiden, q < 1. Allgemein ausgedrückt bedeutet das, je kleiner der Quotient q, das heißt je größer der Unterschied zwischen den Abständen zu den jeweiligen Erdungsflächen ist, umso besser ist die Übereinstimmung in dem Übergang. Doch der Quotient q kann nicht beliebig verkleinert werden. Zunächst muss die Bandleitung 9 auf einem Layer 1 angeordnet werden. Je kleiner der gewünschte Quotient q ist, umso mehr Layer werden benötigt oder die Layer müssen stärker gemacht werden. Die Anzahl der Layer ist normalerweise aus Gründen des Aufbaus durch die Stärke der Leiterplatte begrenzt und sollte einen bestimmten Wert nicht übersteigen oder sie ist aus wirtschaftlichen Gründen begrenzt, da sich die Kosten mit der Anzahl der Bänder (Layer) erhöhen. Zweitens werden die Verluste in der Übertragung durch die Bandleitung 9 mit zunehmender Asymmetrie größer, was oft dazu führt, dass der Quotient q nach unten begrenzt ist. Somit ist der Quotient q normalerweise ein Kompromiss zwischen Wirtschaftlichkeit, Plattenstärke, Bandleitungsverlusten und Übergangsübereinstimmung. Es ist daher nicht möglich, einen allgemeinen optimalen Wert des Quotienten q anzugeben.
  • Da in der erfinderischen Anordnung die Übereinstimmung zwischen der Bandleitung 9 und dem Mikrostreifen 4 in dem Übergang verbessert wird, bewegen sich die Signale leichter zwischen der Bandleitung und dem Mikrostreifen. Dadurch erhöht sich die Effektivität der gesamten Leiterplatte.
  • Es ist offensichtlich, dass die Erfindung nicht auf deren zuvor beschriebene und dargestellte Ausführungsformen beschränkt ist und dass Abänderungen innerhalb des Geltungsbereichs der beiliegenden Ansprüche vorgenommen werden können.

Claims (4)

  1. Übergang zwischen einer Bandleitung (9) und einem Mikrostreifen (4) auf einer Multilayer-Leiterplatte, wobei die Baugruppe mindestens zwei Layer (1) und mindestens zwei Erdungsflächen (jeweils 2 und 10) beinhaltet und wobei die Baugruppe eine Vertiefung (6) beinhaltet, die sich über mindestens zwei Layer erstreckt (1), dadurch gekennzeichnet, dass besagte Bandleitung (9) asymmetrisch zwischen den zwei Erdungsflächen (2 und 10) so angeordnet ist, dass der Abstand (d1) zu einer Erdungsfläche (1) größer ist als ein entsprechender Abstand (d2) zur anderen Erdungsfläche (10), wobei der Mikrostreifen (4) so angeordnet ist, dass das elektrische Feld der Bandleitung (9) im Besonderen an die selbe Erdungsfläche wie das elektrische Feld des Mikrostreifens gebunden ist.
  2. Übergang zwischen der Bandleitung (9) und dem Mikrostreifen (4) nach Anspruch 1, wobei der Abstand (d1) zur einen Erdungsfläche mindestens zweimal so groß ist wie der entsprechende Abstand (d2) zur anderen Erdungsfläche.
  3. Übergang nach Anspruch 1 oder 2, wobei sich die Vertiefung (6) über eine Erdungsfläche (2, 10) und über die mindestens zwei Layer erstreckt.
  4. Übergang nach einem der Ansprüche 1–3, wobei die asymmetrische Bandleitung (9) in derselben Fläche wie der Mikrostreifen (4) orientiert ist.
DE60030979T 1999-06-17 2000-06-13 Übergang zwischen asymetrischen streifenleiter und microstreifen in einer vertiefung Expired - Lifetime DE60030979T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9902301 1999-06-17
SE9902301A SE514425C2 (sv) 1999-06-17 1999-06-17 Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort
PCT/SE2000/001021 WO2000079847A1 (en) 1999-06-17 2000-06-13 Transition between asymmetric stripline and microstrip in cavity

Publications (2)

Publication Number Publication Date
DE60030979D1 DE60030979D1 (de) 2006-11-09
DE60030979T2 true DE60030979T2 (de) 2007-06-14

Family

ID=20416130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60030979T Expired - Lifetime DE60030979T2 (de) 1999-06-17 2000-06-13 Übergang zwischen asymetrischen streifenleiter und microstreifen in einer vertiefung

Country Status (8)

Country Link
US (1) US6417744B1 (de)
EP (1) EP1195081B1 (de)
JP (1) JP4278326B2 (de)
AU (1) AU5857000A (de)
DE (1) DE60030979T2 (de)
IL (1) IL146909A (de)
SE (1) SE514425C2 (de)
WO (1) WO2000079847A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881895B1 (en) 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6873228B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
US6872962B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US7411279B2 (en) * 2004-06-30 2008-08-12 Endwave Corporation Component interconnect with substrate shielding
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
US7471175B2 (en) * 2006-04-26 2008-12-30 Ems Technologies, Inc. Planar mixed-signal circuit board
DE102006025098B4 (de) * 2006-05-19 2008-06-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensor zur Ermittlung der elektrischen Leitfähigkeit flüssiger Medien und ein Verfahren zu seiner Herstellung
JP4570607B2 (ja) * 2006-11-30 2010-10-27 株式会社住友金属エレクトロデバイス 高周波モジュール用パッケージ
KR100922576B1 (ko) 2007-12-06 2009-10-21 한국전자통신연구원 밀리미터파 대역에서의 전송 특성을 향상시키기 위한초고주파 전송 장치
US8536954B2 (en) * 2010-06-02 2013-09-17 Siklu Communication ltd. Millimeter wave multi-layer packaging including an RFIC cavity and a radiating cavity therein
US9583836B2 (en) * 2013-11-12 2017-02-28 Murata Manufacturing Co., Ltd. High-frequency transmission line and antenna device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
DE69318879T2 (de) * 1992-04-03 1998-10-08 Matsushita Electric Ind Co Ltd Keramisches Mehrschicht-Substrat für hohe Frequenzen
JP3023265B2 (ja) * 1992-09-26 2000-03-21 日本特殊陶業株式会社 集積回路用パッケージ本体
US5982250A (en) * 1997-11-26 1999-11-09 Twr Inc. Millimeter-wave LTCC package

Also Published As

Publication number Publication date
SE9902301D0 (sv) 1999-06-17
DE60030979D1 (de) 2006-11-09
AU5857000A (en) 2001-01-09
EP1195081A1 (de) 2002-04-10
IL146909A0 (en) 2002-08-14
JP2003502969A (ja) 2003-01-21
SE514425C2 (sv) 2001-02-19
US6417744B1 (en) 2002-07-09
IL146909A (en) 2005-11-20
EP1195081B1 (de) 2006-09-27
WO2000079847A1 (en) 2000-12-28
JP4278326B2 (ja) 2009-06-10
SE9902301L (sv) 2000-12-18

Similar Documents

Publication Publication Date Title
DE60029962T2 (de) Anordnung für die montage von chips auf leiterplatten
DE2212735C3 (de) Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise
DE60009962T2 (de) Hohlleiter-streifenleiter-übergang
DE60206335T2 (de) Dielektrisches Wellenleiterfilter und Trägerstruktur dafür
DE102004016744B4 (de) Mehrschichtige gedruckte Schaltungskarte und Verfahren zur Herstellung derselben
DE60218101T2 (de) Hochfrequenzschaltungsmodul
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE4241148C2 (de) Richtkoppler
DE19818019B4 (de) Mikrowellenschaltungsgehäuse
DE1591199C2 (de)
DE19734794A1 (de) Verdrahtungsteil und Leiterrahmen mit dem Verdrahtungsteil
DE3436227A1 (de) Strahler in mikro-strip-technologie fuer antennen
EP0920055A2 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE60105725T2 (de) Wellenleiterkopplung
DE4119551A1 (de) Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben
DE60030979T2 (de) Übergang zwischen asymetrischen streifenleiter und microstreifen in einer vertiefung
DE19634202C2 (de) Halbleitervorrichtung
DE69834065T2 (de) Dielektrischer Wellenleiter
DE4027072A1 (de) Halbleiteranordnung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE60305553T2 (de) Leistungsteiler/-kombinierer
WO2004030142A1 (de) Übergang zwischen einer mikrostreifenleitung und einem hohlleiter
DE4107657C2 (de)
DE69936189T2 (de) Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur
DE2604111A1 (de) Streifenband-uebertragungsleitung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition