DE69936189T2 - Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur - Google Patents

Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur Download PDF

Info

Publication number
DE69936189T2
DE69936189T2 DE69936189T DE69936189T DE69936189T2 DE 69936189 T2 DE69936189 T2 DE 69936189T2 DE 69936189 T DE69936189 T DE 69936189T DE 69936189 T DE69936189 T DE 69936189T DE 69936189 T2 DE69936189 T2 DE 69936189T2
Authority
DE
Germany
Prior art keywords
conductor
grooves
electronic component
carrier
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69936189T
Other languages
English (en)
Other versions
DE69936189D1 (de
Inventor
Bo Wikström
Lennart Olsson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Obducat AB
Original Assignee
Obducat AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Obducat AB filed Critical Obducat AB
Publication of DE69936189D1 publication Critical patent/DE69936189D1/de
Application granted granted Critical
Publication of DE69936189T2 publication Critical patent/DE69936189T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Elektronikbauelement, das einen Träger wie eine Leiterplatte, ein Substrat oder ein Chip, und einen elektrischen Leiter auf einer Oberfläche des Trägers umfasst.
  • Stand der Technik
  • Elektronikbauelemente wie Leiterplatten, Substrate oder Chips enthalten verschiedene Formen von Leiterstrukturen. Die Leiterstrukturen sind auf den Oberflächen oder im Innern der Bauelemente zu finden. Die Leiterstrukturen werden verwendet, um verschiedene Komponenten oder integrierte Strukturen elektrisch zu verbinden, oder um das Bauelement mit der Umgebung zu verbinden.
  • Leiterstrukturen auf Leiterplatten, Substraten oder Chips bestehen aus Leitern, die im Querschnitt im Wesentlichen rechtwinklig sind. Abweichungen von der rechtwinkligen Form hängen von dem Prozess ab, der verwendet wird, um die Leiterstruktur herzustellen.
  • Eine stetig ansteigende Arbeitsfrequenz wird in den heutigen elektronischen Produkten erfordert. Dies verursacht eine Reihe von Problemen wie hoher spezifischer Widerstand, Impedanz, in Abhängigkeit von dem Hauteffekt, der mit sich bringt, dass der Strom im Wesentlichen an der umfänglichen Oberfläche des Leiters geführt wird.
  • Außerdem wird eine steigende Zahl von Produkten entwickelt, die eine steigende Stromdichte in den Leitern erfordern. Dies verursacht eine bemerkenswerte Wärmeerzeugung in den Leitern, was zu höheren Temperaturen in den Leitern führt. Dazu wird in vielen elektronischen Anlagen aus verschiedenen Gründen Gebrauch von Leitermaterialien gemacht, die mit Blick auf die elektrische Leitungskapazität nicht optimal sind. In der Zukunft wird es in Folge größerer Umweltbetrachtungen und gestiegener Integrationsanforderungen üblicher sein, dass Materialien, die keine optimalen elektrischen Leitungseigenschaften aufweisen, in Leiterstrukturen verwendet werden.
  • Ein weiteres Problem bei den Leitern der heutigen Elektronikbauelemente ist, dass es schwierig sein kann, Komponenten auf die Leiter oder die mit den Leitern verbundenen Montageinseln zu löten.
  • Die US-A-3,990,926 offenbart ein Elektronikbauelement mit einem darauf geätzten Leiter. Die DE-A1-195 19 582 bezieht sich auf einen kreisförmigen Leiter, der ein Draht ist, der mit einer vergrößerten Innenkreisoberfläche versehen ist, indem längliche Rillen in dem kreisförmigen Leiter angeordnet werden, um eine Reduzierung des elektrischen Widerstands bei hohen Frequenzen bereitzustellen.
  • Zusammenfassung der Erfindung
  • Ein Ziel der vorliegenden Erfindung ist es, ein Elektronikbauelement mit einem elektrischen Leiter bereitzustellen, der verbesserte Eigenschaften für hohe Stromdichten und hohe Frequenzen aufweist.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Elektronikbauelement mit Leiterstrukturen bereitzustellen, welche die Möglichkeiten des Lötens anderer Komponenten verbessern.
  • Diese Ziele werden durch ein Elektronikbauelement gemäß Anspruch 1 erreicht. Weitere Merkmale der Erfindung sind durch die anhängenden Ansprüche definiert.
  • Mit Elektronikbauelement ist ein Bauelement gemeint, das mindestens einen Leiter umfasst.
  • Ein Elektronikbauelement gemäß der Erfindung umfasst einen flachen Träger wie eine Leiterplatte, ein Substrat oder einen Chip, und einen elektrischen Leiter auf einer Oberfläche des Trägers. Das Elektronikbauelement ist dadurch gekennzeichnet, dass die Oberfläche des Leiters, die von dem Träger wegweist, eine Oberflächenstruktur in Form von Kanten aufweist, die durch geätzte Rillen definiert sind, von denen sich mindestens eine in Querrichtung des Leiters erstreckt.
  • Der Leiter ist vorzugsweise auf einer nichtmetallischen Oberfläche des Trägers angeordnet.
  • Gemäß einem Aspekt der Erfindung sind Muster oder Oberflächenstrukturen in den Leitern durch Verwendung eines anisotropen Ätzverfahrens kleiner gefertigt als die umfänglichen Abmaße der Leiter. Diese Muster oder Oberflächenstrukturen können auch längliche geätzte Kanten aufweisen. Im Ergebnis steigt die Wärme-abgebende Oberfläche der Leiter von dem Leiter. Ein weiterer Vorteil der Erfindung ist, dass sie eine verbesserte mechanische Festigkeit in den Verbindungen zwischen dem Leiter und anderen Komponenten gestattet, die zum Beispiel durch Löten oder Kleben mit einem elektrisch leitenden Klebstoff an dem Leiter befestigt sind. Die verbesserte Festigkeit hängt von der vergrößerten Oberfläche in der Verbindung ab.
  • Vorzugsweise sind Kanten eingeschlossen, die sich in Längsrichtung des Leiters erstrecken. Dies resultiert in dem weiteren Vorteil, dass der elektrische Widerstand bei hohen Frequenzen sinkt. Der Hauteffekt, was bedeutet, dass der Strom bei hohen Frequenzen im Wesentlichen an der umfänglichen Oberfläche eines Leiters geführt wird, verursacht den Anstieg des elektrischen Widerstandes bei hohen Frequenzen. Diese Reduzierung wird durch die vergrößerte Oberfläche des Leiters kompensiert.
  • Wenn lediglich die Verbesserung der Wärmeabgabe gewünscht wird, können sich die Kanten nur quer zur Leiterrichtung erstrecken.
  • Wenn die Kanten in Längsrichtung des Leiters ausgerichtet sind, erstrecken sich die Rillen über die gesamte Dicke des Leiters, wodurch sie den Leiter in separate Teilleiter aufteilen.
  • Im Falle, wenn der Leiter in separate Teilleiter aufgeteilt ist, sind sie mit mindestens einem Leiterabschnitt verbunden, der sich in der Querrichtung erstreckt.
  • Wenn Komponenten mit den Leitern verbunden werden sollen, ist es vorteilhaft für die Leiter, an so genannten Verbindungsbereichen verbunden zu werden. Die Komponenten werden an den Verbindungsbereich gelötet oder mit einem elektrisch leitenden Klebstoff geklebt. Mit dem Ziel die mechanische Festigkeit in der Kleb- oder Lötverbindung zu erhöhen, ist es vorteilhaft, die Oberfläche des Verbindungsbereiches mit einer Oberflächenstruktur zu versehen.
  • Die Oberflächenstruktur des Verbindungsbereiches wird vorteilhafterweise durch Ätzen erzeugt.
  • Nach dem Ätzen kann eine nichtleitende Schicht auf der geätzten Oberfläche angeordnet werden. Wenn das Bauelement eine Leiterplatte ist, kann die nichtleitende Schicht zum Beispiel aus einem Beschichtungsfilm bestehen, der dafür gedacht ist, den Leiter zu schützen. Wenn das Bauelement ein integrierter Schaltkreis ist, kann die nichtleitende Schicht zum Beispiel aus einem schützenden Oxidfilm bestehen.
  • Es ist selbstverständlich, dass die obigen Merkmale in demselben Ausführungsbeispiel kombiniert werden können.
  • Um die Erfindung weiter zu erläutern, werden detaillierte Ausführungsbeispiele unten beschrieben, ohne dass jedoch die Erfindung als darauf beschränkt angesehen wird.
  • Kurzbeschreibung der Zeichnungen
  • 1 veranschaulicht einen Leiter auf einem Elektronikbauelement, verwendbar zum Verständnis der Erfindung, wobei der Leiter längliche geätzte Rillen mit einer Tiefe aufweist, die kleiner als die Dicke des Leiters ist.
  • 2 veranschaulicht einen Leiter auf einem Elektronikbauelement, wobei der Leiter geätzte Kanten aufweist, deren Tiefe so groß wie die Dicke des Leiters ist. Der Leiter weist Querverbindungen an bestimmten Positionen entlang der Länge des Leiters auf, so dass die Kanten keine separaten Leiter ausbilden.
  • 3 veranschaulicht einen Leiter auf einem Elektronikbauelement, wobei der Leiter quer liegende geätzte Rillen mit einer Tiefe aufweist, die kleiner ist als die Dicke des Leiters.
  • 4 veranschaulicht einen Leiter mit Leiterplatteninseln, die mit Mustern versehen sind, die bis zu einer Tiefe geätzt worden sind, die kleiner ist als die Dicke des Leiters.
  • Detaillierte Beschreibung
  • 1a zeigt eine Leiterplatte, Substrat oder Chip 1, die mit einem oder mehreren Leitern 2 versehen ist. 1b ist eine Querschnittsansicht des Bauelements in 1a. Dieser oder diese sind mit einer Oberflächenstruktur in Form von länglichen geätzten Rillen 3 versehen. Die Rillen definieren Kanten 4 in dem Leiter 2. Die geätzten Rillen 3 weisen eine Tiefe auf, die kleiner ist als die Dicke des Leiters 2. Aus Übersichtlichkeitsgründen kann hier angemerkt werden, dass Dicke die Dicke senkrecht zu der Leiterplatte, Substrat oder Chip bedeutet. Wegen der Gestaltung des Leiters 2 mit Kanten 4 wird der Leiter 2 eine größere umfängliche Oberfläche aufweisen. Die größere umfängliche Oberfläche gibt dem Leiter 2 auch eine bessere Kühlung. Luft oder ein anderes Kühlmedium kann die Kanten 4 in den geätzten Rillen 3 des Leiters 2 passieren.
  • 2a zeigt eine Leiterplatte, Substrat oder Chip 1, die mit einem oder mehreren Leitern 2 versehen ist. 2b ist eine Querschnittsansicht des Bauelement in 2a. Dieser oder diese sind mit geätzten Rillen 3 versehen, die dem Leiter 2 Kanten 4 geben. Die geätzten Rillen 3 weisen eine Tiefe auf, die gleich der Dicke des Leiters 2 ist. Der Leiter 2 weist Querverbindungen 5 an einigen Positionen entlang der Länge des Leiters 2 auf, so dass die Kanten 4 keine separaten Leiter ausbilden. Wegen der Gestaltung des Leiters 2 mit Kanten 4 wird der Leiter 2 eine größere umfängliche Oberfläche aufweisen. Dies bedeutet, dass der elektrische Widerstand bei hohen Arbeitsfrequenzen sinkt, da der Strom bei hohen Frequenzen im Wesentlichen an der umfänglichen Oberfläche geführt wird. Die vergrößerte Oberfläche bedeutet auch, dass der Leiter 2 eine größere Kühloberfläche aufweisen wird. Luft oder ein anderes Kühlmedium kann die Kanten 4 in den geätzten Rillen 3 des Leiters 2 passieren.
  • 3 veranschaulicht eine Leiterplatte, Substrat oder Chip 1, die mit einem oder mehreren Leitern 2 versehen ist. Dieser oder diese sind mit querliegenden geätzten Rillen 3 versehen, die dem Leiter 2 Kanten 7 geben. Die geätzten Rillen 6 weisen eine Tiefe auf, die kleiner ist als die Dicke des Leiters 2. Wegen der Gestaltung des Leiters 2 mit Kanten 7 wird der Leiter 2 eine größere Kühloberfläche aufweisen. Luft oder ein anderes Kühlmedium kann die geätzten Rillen 7 in dem Leiter 2 passieren.
  • 4 zeigt Leiter 12, die mit Leiterplatteninseln oder Verbindungsbereichen 8, 9, 10, 11 verbunden sind, die mit einem Muster oder einer Oberflächenstruktur versehen sind, um die Festigkeit der Verbindung zu erhöhen, die sich ausbildet, wenn Komponenten, wie zum Beispiel Widerstände, Kondensatoren, Spulen, Halbleiter usw. verbunden worden sind durch Löten oder Ankleben mit einem elektrisch leitenden Klebstoff. Die Muster auf den Leiterplatteninseln 8, 9, 10, 11 können auf verschiedene Weise gestaltet werden. Die Leiterplatteninsel 8 zeigt, dass Rillen 14 in Querrichtung der Montageinsel 8 geätzt worden sind. Die Leiterplatteninsel 9 zeigt, dass Rillen 13 in diagonaler Richtung der Montageinsel 9 geätzt worden sind. Die Leiterplatteninsel 10 zeigt, dass Rillen 15 in doppelt diagonaler Richtung der Montageinsel 10 geätzt worden sind, so dass das Muster ein Waffelmuster ausbildet. Die Leiterplatteninsel 10 zeigt, dass Rillen 16 in Längsrichtung der Montageinsel 11 geätzt worden sind. Die geätzten Rillen weisen eine Dicke auf, die kleiner ist als die Dicke der Leiterplatteninsel. Die Ausdehnung der Rillen kann alternativ lediglich in einem Teil der Ausdehnung der Montageinsel gefunden werden. Die Rillen können eine Tiefe aufweisen, die gleich der Dicke der Leiterplatteninsel ist, wenn dadurch keine Teile elektrisch von der Leiterplatteninsel getrennt werden. Wegen der Gestaltung wird die Kleb- oder Lötverbindung eine größere mechanische Festigkeit aufweisen, dadurch dass die Kleb- oder Lötverbindung mit einer größeren Oberfläche zusammenwirkt.
  • Die oben beschriebenen Ausführungsbeispiele sind lediglich als Beispiele zu betrachten. Ein Fachmann erkennt, dass die obigen Ausführungsbeispiele vielfältig variiert werden können ohne vom Umfang der Ansprüche abzuweichen.

Claims (6)

  1. Elektronikbauelement, umfassend einen flachen Träger wie eine Leiterplatte, ein Substrat oder ein Chip, und einen elektrischen Leiter auf einer Oberfläche des Trägers, dadurch gekennzeichnet, dass die Oberfläche des Leiters (2), die von dem Träger wegweist, eine Oberflächenstruktur (3, 4; 6, 7) in Form von Kanten aufweist, die durch geätzte Rillen definiert sind, umfassend mindestens eine Kante (7, 5), die sich in Querrichtung des Leiters erstreckt.
  2. Elektronikbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Leiter auf einer nichtmetallischen Oberfläche des Trägers angeordnet ist.
  3. Elektronikbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Rillen (3; 6) eine Tiefe aufweisen, die kleiner als die Dicke des Leiters (2) ist.
  4. Elektronikbauelement nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass sich mindestens eine zweite Kante (4), anders als die mindestens eine Kante (5), im Wesentlichen in Längsrichtung des Leiters (2) erstreckt.
  5. Elektronikbauelement nach Anspruch 4, dadurch gekennzeichnet, dass Rillen (3), die sich in Längsrichtung des Leiters erstrecken, entlang die Dicke des Leiters (2) durchgehend sind, um separate Teilleiter auszubilden, wobei die mindestens eine Kante (5), die sich in Querrichtung des Leiters erstreckt, die Teilleiter als mindestens ein Leiterabschnitt verbindet.
  6. Elektronikbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es auch einen Verbindungsbereich (8, 9, 10, 11) umfasst, der eine Oberflächenstruktur einschließlich einer geätzten Rille (13, 14, 15, 16) aufweist.
DE69936189T 1998-03-05 1999-03-05 Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur Expired - Lifetime DE69936189T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9800709A SE514520C2 (sv) 1998-03-05 1998-03-05 Mönsterkort, substrat eller halvledarbricka med en ledare med etsad ytstruktur
SE9800709 1998-03-05
PCT/SE1999/000326 WO1999045752A1 (en) 1998-03-05 1999-03-05 Electric conductor with a surface structure in the form of flanges and etched grooves

Publications (2)

Publication Number Publication Date
DE69936189D1 DE69936189D1 (de) 2007-07-12
DE69936189T2 true DE69936189T2 (de) 2008-01-24

Family

ID=20410425

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69936189T Expired - Lifetime DE69936189T2 (de) 1998-03-05 1999-03-05 Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur

Country Status (8)

Country Link
US (1) US6407340B1 (de)
EP (1) EP1060645B1 (de)
JP (1) JP2002506292A (de)
AT (1) ATE363820T1 (de)
AU (1) AU2966399A (de)
DE (1) DE69936189T2 (de)
SE (1) SE514520C2 (de)
WO (1) WO1999045752A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100504598C (zh) * 2000-07-16 2009-06-24 得克萨斯州大学系统董事会 用于平版印刷工艺中的高分辨率重叠对齐方法和系统
AUPR864501A0 (en) * 2001-11-05 2001-11-29 Cochlear Limited Thin flexible conductors
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US6916584B2 (en) * 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US6867132B2 (en) * 2002-09-17 2005-03-15 Hewlett-Packard Development Company, L.P. Large line conductive pads for interconnection of stackable circuitry
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US20110036617A1 (en) * 2007-08-03 2011-02-17 Leonid Kokurin Compensating Conductive Circuit
JP5415858B2 (ja) * 2009-07-23 2014-02-12 古河電気工業株式会社 厚導体基板及びその製造方法
SE537793C2 (sv) * 2012-08-29 2015-10-20 Jan Berglund Med Inco Innovation F Kraftledare monterad på ett mönsterkort
ITTO20121051A1 (it) * 2012-12-06 2014-06-07 Alenia Aermacchi Spa Circuito elettronico ridondante.
KR102059610B1 (ko) * 2015-12-18 2019-12-26 주식회사 엘지화학 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE788117A (fr) * 1971-08-30 1973-02-28 Perstorp Ab Procede de production d'elements pour circuits imprimes
US3806841A (en) * 1973-01-29 1974-04-23 Allis Chalmers Frequency-sensitive resistor and electrical transmission system embodying such resistor
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
US5268064A (en) * 1992-02-04 1993-12-07 Trimble Navigation Limited Copper clad epoxy printed circuit board suitable for microwave frequencies encountered in GPS receivers
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5426266A (en) * 1993-11-08 1995-06-20 Planar Systems, Inc. Die bonding connector and method
DE19519582A1 (de) * 1995-05-29 1996-12-12 Daetwyler Ag Ader für einen sich ändernden elektrischen Strom, sowie Verfahren zu deren Herstellung
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly

Also Published As

Publication number Publication date
ATE363820T1 (de) 2007-06-15
EP1060645B1 (de) 2007-05-30
SE514520C2 (sv) 2001-03-05
SE9800709L (sv) 1999-09-06
AU2966399A (en) 1999-09-20
US6407340B1 (en) 2002-06-18
SE9800709D0 (sv) 1998-03-05
EP1060645A1 (de) 2000-12-20
WO1999045752A1 (en) 1999-09-10
DE69936189D1 (de) 2007-07-12
JP2002506292A (ja) 2002-02-26

Similar Documents

Publication Publication Date Title
DE60131677T2 (de) I-kanal-oberflächenmontage-verbinder
DE60029962T2 (de) Anordnung für die montage von chips auf leiterplatten
EP0920055A2 (de) Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement
DE69936189T2 (de) Elektrischer leiter mit als flanschen und geätzte rillen geformter oberflächenstruktur
EP0588793A1 (de) Gehäuse für kfz-elektronik.
DE2355471A1 (de) Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen
EP1450404A2 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE4140010A1 (de) Leiterplatte und verfahren zu ihrer herstellung
DE4305793A1 (de) Leistungsmodul
DE60038526T2 (de) Elektronische Baugruppe
EP2198484B1 (de) Elektrische schaltanordnung mit einem mid-schaltungsträger und einer damit verbundenen verbindungsschnittstelle
EP1445799A2 (de) Kühleinrichtung für Halbleiter auf Leiterplatte
EP0844808B1 (de) Leiterplattenanordnung
EP0376100B1 (de) Verfahren und Leiterplatte zum Montieren eines Halbleiter-Bauelements
DE102009018834A1 (de) Antennenvorrichtung
DE60013659T2 (de) Schaltungsplatte mit seitlichen Verbindungen
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE102015115819A1 (de) Leiterbrückenelement sowie Bestückungsgurt und Leiterplatten mit einem solchen
DE19805492C2 (de) Leiterplatte
WO2021115710A1 (de) Elektronik-baugruppe
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung
EP0651598B1 (de) Elektronisches Schaltungsmodul
EP0139973B1 (de) Anordnung zur Wärmeabführung bei Schichtschaltungen
DE60201537T2 (de) Elektrische verbindungsanordnung für elektronische bauteile

Legal Events

Date Code Title Description
8364 No opposition during term of opposition