JP4278326B2 - 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移 - Google Patents

空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移 Download PDF

Info

Publication number
JP4278326B2
JP4278326B2 JP2001504731A JP2001504731A JP4278326B2 JP 4278326 B2 JP4278326 B2 JP 4278326B2 JP 2001504731 A JP2001504731 A JP 2001504731A JP 2001504731 A JP2001504731 A JP 2001504731A JP 4278326 B2 JP4278326 B2 JP 4278326B2
Authority
JP
Japan
Prior art keywords
stripline
microstrip
ground plane
transition
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001504731A
Other languages
English (en)
Other versions
JP2003502969A5 (ja
JP2003502969A (ja
Inventor
アルビンソン、ビヨルン
ハルユ、トーマス
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エル エム エリクソン（パブル）
Publication of JP2003502969A publication Critical patent/JP2003502969A/ja
Publication of JP2003502969A5 publication Critical patent/JP2003502969A5/ja
Application granted granted Critical
Publication of JP4278326B2 publication Critical patent/JP4278326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Description

【０００１】
（発明の分野）
本発明は、多層プリント基板に関し、より詳細には多層プリント基板の空洞内の非対称型ストリップライン及びマイクロストリップ間の遷移に関する。
【０００２】
（発明の背景）
業界では、多数の異なる型式の多層プリント基板が知られている。一例として、これからはLTCC（Low Temperature Co-fired Ceramic：低温同時焼成されたセラミック基板）が使用されるであろうが、本発明は他の型式の多層プリント基板にも適用可能であることが理解されるであろう。
【０００３】
簡単に言えば、多層プリント基板は次の方法で製造される。プリント基板設計に基づいて、例えば、層の数、各種層のパターンの形状と寸法、さらには各種層が相互に連絡していなくてはならない位置などの必要な情報を含む図面が入手される。
【０００４】
各層自体は、ロールを用いてセラミックの塊からプラスティックフィルム上に所定の厚さの、いわゆるテープに伸ばされる。設計通り、これらのテープに基板の外側のエッジ、各層を一緒に揃えるために後で使用されるマスク、および各種層を一緒に結びつけるホール、いわゆるバイアを含む各種パターンが押し抜き（パンチ）される。
【０００５】
各層の配置が終わると、バイアホールを適当な導電性材料で充填する。各層のそれぞれにパターンが印刷される。これに関する一般的な方法は、導線を正しく位置づけするスクリーン印刷を使用することである。これらの導線は、金、銀または何らかの適当な導電性材料で構成される。パターンが所定の位置に置かれると、全ての層が所定の位置になるまで、各層がつぎつぎに重ねて置かれる。
【０００６】
プリント基板の全体に圧力がかけられ、炉の中に挿入され、摂氏700〜800度（低温）の比較的低温で急速に焼かれ（同時焼成され）ると（Co-fired）、セラミックの塊は焼結されてセラミックに変わる。このキュアリング（curing）すなわち硬化処理が終わると、それはテープではなく層と呼ぶのが慣例である。
【０００７】
高周波信号の用途、特にマイクロ波の分野の場合、従来の導線を使用することができるとは限らない。何故ならば、従来の導線では許容できない損失や妨害が生じるからである。マイクロ波信号の場合の通常の条件は、導線の上方または下方にアース・プレーン（以下、アース面と記す）が存在することであり、このアース面は導線に続く。アース面が導線の片側だけにある場合、その導線はマイクロストリップと呼ばれる。通常、これらのストリップは、１つの側にプリント基板があり、他の側に空気または他の誘電体があるように配置される。他の場合、導線が上方と下方の両アース面で囲まれていることが望ましく、この導線はストリップラインと呼ばれる。ストリップラインとアース面の間の距離が導線の両側で同じである場合、そのストリップラインは対称型であると云う。これらの距離が異なる場合、非対称型のストリップラインが得られる。対称型のストリップラインが最も普通であるが、非対称型のストリップラインが望ましい場合がある。ストリップラインによって得られる１つの利点は、例えば、いわゆるストリップライン・モードでマイクロ波領域の信号を送信する場合に導線からの放射が小さいことであり、この方法でマイクロ波信号が送信されることが多い１つの理由である。マイクロストリップとストリップラインは、多層プリント基板に容易に設けることができるので、この目的に使用されることが多い。導線をアース面で囲むことを可能にするために、通常、プリント基板の中で導線面とアース面を交互に堆積させる。
【０００８】
例えば、MMIC（モノリシックマイクロ波集積回路：Monolithic Microwave Integrated Circuit）のチップを多層プリント基板に直接装着することが可能である。これは、チップを空洞内のアース面に配置し、いわゆるボンディングワイヤを使用して、チップを最寄りの信号を運ぶ層に接続することによって達成される。これが図１に示されており、チップは公知の方法で１対のマイクロストリップに接続されている。しかし、対称型ストリップラインからマイクロストリップへの遷移は、必ずしも満足できるものではない。何故ならば、ストリップラインの電界が、下方のアース面に対する強さと丁度同じ強さで上方のアース面に結合されるからである。このことは、上方のアース面が突然消滅すると、導線の「伝搬速度が遅く（heavy going）」なり、整合がなくなることを意味している。
【０００９】
この整合の問題は、十分に低い周波数の信号には該当しない。反対に、高周波信号、例えばRF信号の場合にはこの問題が発生する。それにも関わらず、これらの信号が、いわゆるストリップライン・モードで送信されている理由は、ストリップライン・モードが導線からの放射を特に小さくするからである。
【００１０】
（発明の要約）
本発明は、望ましくはチップが装着された多層プリント回路基板における、空洞内におけるストリップラインとマイクロストリップとの間の遷移の整合を改善する問題に対処する。
【００１１】
本発明の１つの目的は、良好な整合が得られるように、空洞内のストリップラインからマイクロストリップへの遷移を与えることである。
【００１２】
要約すると、本発明は、マイクロストリップとストリップラインが対称型ではなく、非対称型である配置若しくは構成に関する。ストリップラインの電界は、マイクロストリップへの遷移の下流では本質的に妨害されない。何故ならば、電界は最寄りのアース面に結合するからである。
【００１３】
本発明の配置構成は、添付の特許請求の範囲の請求項１に記載されている機能を特徴とする。
【００１４】
前記問題の解決によって得られる１つの利点は、空洞内のストリップラインからマイクロストリップへの遷移をより簡単につくることができ、かつ良好な整合が伴うことである。これにより、構成部品が装着されている多層プリント回路基板がより効果的に作られることが可能になる。
【００１５】
以下、本発明の好適実施例を参照し、かつ添付の図面を参照して本発明をより詳細に説明する。
【００１６】
（好適実施例の説明）
図１は、カットして中が見えるようにした多層プリント回路基板の側面図である。参照番号１は、通常、ある種の導線２、３、１０が装着されているいくつかの層を特定しているが、これらの層は各種の異なる厚さを必ずしも必要としない。これらの導線２、３、１０は、例えば、アース面２、１０または、この場合は対象型のストリップラインであるストリップライン３を形成する。空洞６は、上方アース面２といくつかの層１を通って下方の基本アース面１０に向かって下って延びている。空洞６は、ストリップライン３の少なくとも１つの側で狭くなっているが、このことはストリップライン３が、（１つの側に層１（テープ）があるだけの）マイクロストリップ４に変化（トランジット）することを意味している。マイクロストリップ４が配置されている領域は、ボンディングシェルフ５と呼ばれる。空洞６の最深部にはチップ７があり、チップは通常アース面１０に直接接続される。このチップ７は、いくつかのいわゆるボンディングワイヤ８によって、ボンディングシェルフ５の上のマイクロストリップ４に接続される。
【００１７】
対称型ストリップライン３の電界は、両アース層２、１０に等しく疎（ｈａｒｓｈｌｙ）結合される。何故ならば、ストリップライン３と図１のそれぞれのアース面２、１０との間の縦方向距離が本質的に相互に等しいからである。空洞６の中のマイクロストリップ４は上方のアース面２が欠落しているので、その電界は底部のアース面１０に結合する。このことは、ストリップライン３からマイクロストリップ４への遷移の不整合になり、このため、ストリップライン３が上方のアース面２と関係がほとんどなかった場合の全基板の性能は、それ以外の場合よりも低下する。
【００１８】
図２は図１の側面図と同様な図であり、本発明の遷移を示している。図１と同様、いくつかの層１、２つのアース面２、１０、ボンディングシェルフ５の上にマイクロストリップ４がある空洞６、およびボンディングワイヤ８によってマイクロストリップ４に接続されているチップ７が示されている。図示した本発明の構成の場合、導線は非対称型ストリップラインを含む。このことは、前記ストリップラインと上方のアース面２の間の層１が、ストリップライン９と下方のアース面１０の間の層１よりも厚くなるように、ストリップライン９を配置することによって達成される。したがって、図２の距離d1は、距離d2よりも大きい。空洞６内のマイクロストリップ４に対する整合は、この場合、電界が本質的に下方のアース面１０に結合するという長所によって改善される。何故ならば、マイクロストリップの電界も下方のアース面１０に結合するからである。
【００１９】
整合の質は、ストリップライン９から上方のアース面２までの距離をd1、アース面１０からストリップライン９までの距離をd2として、距離d1とd2の間の商、q = d2/d1によって決定される。距離d1とd2が同じである図１に示す対称型遷移の場合、前述の商はq = 1である。反対に、距離d1とd2が相互に異なる図２に示す非対称型遷移の場合、前述の商はq＜1である。一般的に云うと、商qが小さいほど、すなわち、それぞれのアース面への距離の間の差が大きいほど、遷移における整合がより良好になる。しかし、商qを一方的に小さくすることはできない。第１に、ストリップライン９は層１上に配置されなければならない。所望の商qが小さいほど、より多くの層が要求されるか、層を厚く作らなければならない。通常、層の数は、設計の理由からプリント基板の厚さによって制限され、また経済上の理由から所定の値を超過してはならない。何故ならば、コストはテープ（層）の数によって増加するからである。第２に非対称性が大きくなると、ストリップライン９による伝送損失が大きくなり、下向き方向で（in a downward sense）制限される商qになることが多い。このように商qは、経済性、基板の厚さ、ストリップラインの損失および遷移の整合の間の妥協になるのが普通である。したがって、商qに一般的な最適値を与えることは不可能である。
【００２０】
本発明の構成においては、前記遷移におけるストリップライン９とマイクロストリップ４の間の整合が改善されるので、信号はストリップラインとマイクロストリップの間を更に容易に通過する。これによって、全プリント回路基板の有効性が向上する。
【００２１】
前述し、かつ例示した本発明の実施例に本発明が限定されないことと、特許請求の範囲内で各種の修正ができることは理解されるであろう。
【図面の簡単な説明】
【図１】 ストリップラインとマイクロストリップとの間の既知の遷移をもつ多層プリント回路の側面図をカットして中が見えるようにした図。
【図２】 図１と同様な図であって、本発明の構成によって実施される遷移を示す図。

Claims (1)

  1. 多層プリント回路基板上のストリップライン（９）とマイクロストリップ（４）との間の遷移構造であって、前記基板は少なくとも２つの層（１）と少なくとも２つのアース面（それぞれ２と１０）とを含み、前記基板は少なくとも２つの層（１）を通って延びる空洞（６）を含み、前記ストリップライン（９）は、１つのアース面（２）への距離（d1）が、他のアース面（１０）への対応する距離（d2）よりも大きくなるように、前記２つのアース面（２および１０）の間で非対称に配置され、
    前記マイクロストリップ（４）は、前記マイクロストリップ（４）が前記他のアース面（１０）からは前記対応する距離（ d 2 ）だけ分離されるように、前記ストリップライン（９）と同じ面に配置されることを特徴とする遷移構造。
JP2001504731A 1999-06-17 2000-06-13 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移 Expired - Fee Related JP4278326B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9902301-2 1999-06-17
SE9902301A SE514425C2 (sv) 1999-06-17 1999-06-17 Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort
PCT/SE2000/001021 WO2000079847A1 (en) 1999-06-17 2000-06-13 Transition between asymmetric stripline and microstrip in cavity

Publications (3)

Publication Number Publication Date
JP2003502969A JP2003502969A (ja) 2003-01-21
JP2003502969A5 JP2003502969A5 (ja) 2007-08-02
JP4278326B2 true JP4278326B2 (ja) 2009-06-10

Family

ID=20416130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001504731A Expired - Fee Related JP4278326B2 (ja) 1999-06-17 2000-06-13 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移

Country Status (8)

Country Link
US (1) US6417744B1 (ja)
EP (1) EP1195081B1 (ja)
JP (1) JP4278326B2 (ja)
AU (1) AU5857000A (ja)
DE (1) DE60030979T2 (ja)
IL (1) IL146909A (ja)
SE (1) SE514425C2 (ja)
WO (1) WO2000079847A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872962B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6881895B1 (en) 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6873228B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
US7411279B2 (en) * 2004-06-30 2008-08-12 Endwave Corporation Component interconnect with substrate shielding
US7348666B2 (en) * 2004-06-30 2008-03-25 Endwave Corporation Chip-to-chip trench circuit structure
WO2007127348A2 (en) * 2006-04-26 2007-11-08 Ems Technologies, Inc. Planar mixed-signal circuit board
DE102006025098B4 (de) * 2006-05-19 2008-06-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensor zur Ermittlung der elektrischen Leitfähigkeit flüssiger Medien und ein Verfahren zu seiner Herstellung
JP4570607B2 (ja) * 2006-11-30 2010-10-27 株式会社住友金属エレクトロデバイス 高周波モジュール用パッケージ
KR100922576B1 (ko) 2007-12-06 2009-10-21 한국전자통신연구원 밀리미터파 대역에서의 전송 특성을 향상시키기 위한초고주파 전송 장치
US8536954B2 (en) * 2010-06-02 2013-09-17 Siklu Communication ltd. Millimeter wave multi-layer packaging including an RFIC cavity and a radiating cavity therein
US9583836B2 (en) * 2013-11-12 2017-02-28 Murata Manufacturing Co., Ltd. High-frequency transmission line and antenna device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
JPH04180401A (ja) * 1990-11-15 1992-06-26 Hitachi Ltd 高周波伝送線路
EP0563873B1 (en) * 1992-04-03 1998-06-03 Matsushita Electric Industrial Co., Ltd. High frequency ceramic multi-layer substrate
JP3023265B2 (ja) * 1992-09-26 2000-03-21 日本特殊陶業株式会社 集積回路用パッケージ本体
US5982250A (en) * 1997-11-26 1999-11-09 Twr Inc. Millimeter-wave LTCC package

Also Published As

Publication number Publication date
WO2000079847A1 (en) 2000-12-28
IL146909A (en) 2005-11-20
SE9902301D0 (sv) 1999-06-17
SE9902301L (sv) 2000-12-18
US6417744B1 (en) 2002-07-09
EP1195081A1 (en) 2002-04-10
SE514425C2 (sv) 2001-02-19
EP1195081B1 (en) 2006-09-27
IL146909A0 (en) 2002-08-14
JP2003502969A (ja) 2003-01-21
DE60030979T2 (de) 2007-06-14
AU5857000A (en) 2001-01-09
DE60030979D1 (de) 2006-11-09

Similar Documents

Publication Publication Date Title
US6700076B2 (en) Multi-layer interconnect module and method of interconnection
JP3732927B2 (ja) 多層配線基板
US6819202B2 (en) Power splitter having counter rotating circuit lines
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
US5982256A (en) Wiring board equipped with a line for transmitting a high frequency signal
US4821007A (en) Strip line circuit component and method of manufacture
JP2003502852A (ja) 多層プリント回路板へチップを装着するための構成
JPH05235612A (ja) 異なる寸法の伝送構造間の一定インピーダンス転移部
US6263198B1 (en) Multi-layer printed wiring board having integrated broadside microwave coupled baluns
JP4278326B2 (ja) 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移
EP1081989B1 (en) High frequency wiring board and its connecting structure
JP4198912B2 (ja) 対称ストリップラインと非対称ストリップラインの間の遷移構造
US6917265B2 (en) Microwave frequency surface mount components and methods of forming same
JP3659284B2 (ja) 高周波用多層配線基板およびその製造方法
JP2002252505A (ja) 高周波用配線基板
JPH10135713A (ja) 積層型導波管線路
JP3935638B2 (ja) 多層配線基板
JP3158031B2 (ja) マイクロストリップ線路の結合構造
JP3638479B2 (ja) 高周波用配線基板およびその接続構造
JP3619398B2 (ja) 高周波用配線基板および接続構造
JP2002325004A (ja) 高周波用配線基板
JP2003198213A (ja) 高周波用配線基板
JP2004259959A (ja) 配線基板
JP2004259960A (ja) 配線基板
JP2005012559A (ja) カプラ及びカプラアレー

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060411

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080822

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4278326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees