JP2002325004A - 高周波用配線基板 - Google Patents

高周波用配線基板

Info

Publication number
JP2002325004A
JP2002325004A JP2001129801A JP2001129801A JP2002325004A JP 2002325004 A JP2002325004 A JP 2002325004A JP 2001129801 A JP2001129801 A JP 2001129801A JP 2001129801 A JP2001129801 A JP 2001129801A JP 2002325004 A JP2002325004 A JP 2002325004A
Authority
JP
Japan
Prior art keywords
conductor
line
line conductor
frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001129801A
Other languages
English (en)
Other versions
JP4462782B2 (ja
Inventor
Hisayoshi Wada
久義 和田
Takayuki Shirasaki
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001129801A priority Critical patent/JP4462782B2/ja
Publication of JP2002325004A publication Critical patent/JP2002325004A/ja
Application granted granted Critical
Publication of JP4462782B2 publication Critical patent/JP4462782B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 貫通導体の長さおよび貫通導体間の距離によ
る高周波信号の共振により、特性インピーダンスの不整
合が生じ、反射損失および伝送損失が増大して高周波信
号の伝送特性が劣化するという問題点があった。 【解決手段】 第1の線路導体3の貫通導体5との接続
部のうち最も第2の線路導体4の一端側にある接続部A
と第2の線路導体4の貫通導体5との接続部のうち最も
第1の線路導体3の一端側にある接続部Bとの信号伝送
経路における距離をL、第1の線路導体3と貫通導体5
および第2の線路導体4を伝送する高周波信号の波長を
λとしたとき、L<λ/2である。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、高周波帯域で使用
されるIC,LSI等の高周波集積回路素子または高周
波回路装置を接続し搭載するための高周波用配線基板に
関し、特に高周波信号の伝送特性を改善した信号伝送用
の貫通導体を有する高周波用配線基板に関する。
【0002】
【従来の技術】従来、高性能で高集積のIC,LSI等
の高周波集積回路素子を搭載するための高周波用配線基
板には、絶縁性および放熱性に優れ、高周波信号を高速
に伝送でき、かつ入出力端子を多端子化および狭ピッチ
化することが可能であることが要求されてきている。こ
のような要求特性を満足する高周波用配線基板として、
例えばセラミック配線基板が知られている。
【0003】このセラミック配線基板は、一般に、多層
セラミック基板との同時焼結により形成された内部導体
層を用いた信号線路が設けられている。この内部導体層
を同時焼結法で形成するには、まずセラミックグリーン
シートに配線パターン間を上下方向で接続するための貫
通導体に応じてスルーホールを形成し、このスルーホー
ル内にタングステン(W)やモリブデン(Mo)等の高
融点金属を含む導電性ペーストを充填すると共に、セラ
ミックグリーンシート上にも配線パターンに応じて導電
性ペーストを印刷する。このセラミックグリーンシート
を必要枚数重ね、一定の圧力で圧着し積層した後、セラ
ミックグリーンシートと導体ペーストの同時焼成および
脱脂を行う。このようにしてセラミックス配線基板から
成る高周波用配線基板が得られる。
【0004】ところで、近年、高周波集積回路素子の高
性能化や高集積化に伴って、入出力信号数が増加する傾
向にある。そこで、高周波集積回路素子を搭載する高周
波用配線基板には、入出力信号数の増加に対応するため
に、内部信号配線となる内部導体層の配線密度を高密度
化することが求められている。さらに、高周波集積回路
素子の動作周波数は、動作速度の高速化を図るために漸
次高周波化しており、このためセラミック配線基板には
高周波信号の伝送特性の向上が求められている。
【0005】しかしながら、上記の同時焼結による内部
導体層を信号線路として用いたセラミック配線基板から
成る高周波用配線基板の場合、WやMoから成る内部導
体層自体の電気抵抗が比較的大きいことから、配線密度
の増大を図るために配線幅を狭くすると、信号線路の電
気抵抗がさらに増大し伝送損失が増大するという問題を
招いてしまう。即ち、配線密度を高めるために信号線路
の幅を狭くした場合、一般的に厚さも薄くなるため、信
号線路の断面積が大幅に減少してしまい、配線抵抗が急
増することとなる。そこで、信号線路の断面積を確保す
る構成として、信号線路を厚く形成して断面の縦横比
(アスペクト比)を増大させることが考えられるが、ス
クリーン印刷法等の印刷法による場合単純に縦横比を増
大させることは困難であり、また信号線路が厚くなると
セラミック層が層間で剥離し易くなり、高周波用配線基
板の積層信頼性も低下してしまう。
【0006】さらに、動作周波数を高周波化していく
と、信号線路表面のみを高周波信号が伝送する表皮効果
により信号線路の抵抗が増大することから、抵抗増大に
よる問題が顕著になる。また、表皮効果による信号線路
の抵抗およびインダクタンスの増加は、伝送特性の劣化
のみならず、高周波集積回路素子の誤動作等の発生原因
となる。
【0007】このようなことから、従来の高周波用配線
基板においては、信号線路の高密度化を行なったうえ
で、抵抗やインダクタンスの増大を抑制することが課題
とされてきた。
【0008】そこで、上記の課題を解決する高周波用配
線基板として、例えば図11に示す高周波用配線基板2
1が提案されている(特許2822811号公報参
照)。これは、複数の誘電体層が積層された誘電体基板
22の内部信号線路23は、隣接する少なくとも2本以
上で形成され、それぞれの内部信号線路23を信号用貫
通導体25で電気的に接続するものである。これによ
り、並列接続された信号線路となり、信号線路のトータ
ルの抵抗およびインダクタンスが低減される。また図1
2に示すような構成とすることもでき、この場合、隣接
する内部信号線路23を複数の信号用貫通導体25で接
続することにより、さらに信号線路のトータルの抵抗お
よびインダクタンスが低減される。このようにして高周
波信号の伝送特性が改善できる。
【0009】また、図13に示すような、高周波集積回
路素子を搭載した高周波用パッケージ31が提案されて
おり、この高周波用パッケージ31においては、誘電体
基板22の上面と下面に信号線路23が形成され、側面
と内部に2つの信号用貫通導体25が形成されており、
上下面の信号線路23は信号用貫通導体25を介して電
気的に接続されている。この構成によれば、信号用貫通
導体25を2つ形成し、それぞれ信号線路23に対して
並列接続した構造となり、高周波信号を伝送する信号線
路のトータルの抵抗およびインダクタンスを低減でき
る。この構成により、さらに伝送特性が改善できる(特
開平7−50362号公報参照)。
【0010】
【発明が解決しようとする課題】しかしながら、図13
に示した上記従来の高周波用配線基板31においては、
高周波化されるにつれて、信号用貫通導体25の長さと
信号用貫通導体25間の間隔による共振により、電磁波
の漏洩が生じてしまう。その結果、高周波信号の伝送特
性が劣化するという問題点があった。
【0011】また、図11,図12の高周波用配線基板
21においては、信号線路のトータルの抵抗およびイン
ダクタンスは低減されるが、高周波化するにつれて2本
以上の内部信号線路23間の間隔による共振及び信号用
貫通導体25の間隔による共振により、電磁波の漏洩が
生じてしまう。その結果、高周波信号の伝送特性が劣化
するという問題点があった。
【0012】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、信号用貫通導体の長さと
信号用貫通導体間の間隔による共振をなくし、また高周
波信号を伝送する信号用の貫通導体の抵抗およびインダ
クタンスを低減させて特性インピーダンスを整合させる
ことにより、電磁波の漏洩を抑制することである。その
結果、マイクロ波帯からミリ波帯にわたって高周波信号
の伝送特性を良好なものとした高周波用配線基板を提供
することにある。
【0013】
【課題を解決するための手段】本発明の高周波用配線基
板は、複数の誘電体層を積層して成る誘電体基板の一つ
の誘電体層の主面に一端が前記一つの誘電体層の主面内
に存在するように形成された第1の線路導体と、他の誘
電体層の主面に一端を前記第1の線路導体の一端と上下
方向で重ねて前記第1の線路導体と略平行に一直線上に
形成された第2の線路導体と、前記第1の線路導体の一
端および前記第2の線路導体の一端を電気的に接続する
とともに線路方向にずらせて配置された複数の貫通導体
と、異なる誘電体層の主面にそれぞれ形成された接地導
体層と、該接地導体層同士を電気的に接続する接地貫通
導体とを具備した高周波用配線基板において、前記第1
の線路導体の前記貫通導体との接続部のうち最も前記第
2の線路導体の一端側にある接続部と前記第2の線路導
体の前記貫通導体との接続部のうち最も前記第1の線路
導体の一端側にある接続部との信号伝送経路における距
離をL、前記第1の線路導体と前記貫通導体および前記
第2の線路導体を伝送する高周波信号の波長をλとした
とき、L<λ/2であることを特徴とする。
【0014】本発明は、第1の線路導体の貫通導体との
接続部のうち最も第2の線路導体の一端側にある接続部
と第2の線路導体の貫通導体との接続部のうち最も第1
の線路導体の一端側にある接続部との信号伝送経路にお
ける距離LをL<λ/2とすることにより、貫通導体間
での高周波信号の共振の発生を防ぎ、また高周波信号を
伝送する信号用の貫通導体の抵抗およびインダクタンス
を低減させて特性インピーダンスを整合させことで電磁
波の放射を抑制することができる。その結果、広帯域に
わたって伝送特性の良好な高周波用配線基板となる。
【0015】
【発明の実施の形態】本発明の高周波用配線基板につい
て以下に詳細に説明する。図1、図2は、本発明の高周
波用配線基板について実施の形態の一例を示す断面図お
よび平面図である。これらの図において、1は高周波用
配線基板、2は複数の誘電体層を積層して成るセラミッ
クス等から成る誘電体基板であり、例えば誘電体基板2
の上下の主面に接地導体層6が形成され、上下の主面の
接地導体層6は複数の接地貫通導体7で電気的に接続さ
れる。また、3は第1の線路導体、4は第2の線路導体
であり、第1の線路導体3および第2の線路導体4間
が、線路方向でずらせて配置された2本の信号用の貫通
導体5で電気的に接続される。これにより、第1の線路
導体3、第2の線路導体4および接地導体層6とによっ
て、2本の貫通導体5で一端同士が接続されたストリッ
プ線路を構成する。
【0016】そして、本発明の高周波用配線基板1の基
本構成は、誘電体基板2の一つの誘電体層の主面に一端
がその主面内に存在するように形成された第1の線路導
体3と、他の誘電体層の主面に一端を第1の線路導体3
の一端と上下方向で重ねて第1の線路導体3と略平行に
上方からみて一直線上に形成された第2の線路導体4
と、第1の線路導体3の一端および第2の線路導体4の
一端を電気的に接続するとともに線路方向にずらせて配
置された複数の貫通導体5と、異なる誘電体層の主面に
それぞれ形成された接地導体層6と、接地導体層6同士
を電気的に接続する接地貫通導体7とを具備したもので
ある。
【0017】そして、本発明の高周波用配線基板1にお
いては、図1、図2に示すように、第1の線路導体3の
貫通導体5との接続部のうち最も第2の線路導体4の一
端側にある接続部Aと第2の線路導体4の貫通導体5と
の接続部のうち最も第1の線路導体3の一端側にある接
続部Bとの信号伝送経路における距離をL、第1の線路
導体3と貫通導体5および第2の線路導体4を伝送する
高周波信号の波長をλとしたとき、L<λ/2である。
なお、距離Lは、貫通導体5の長さL1と2本の貫通導
体5間の距離L2の和になる。
【0018】そして、上記の構成により、マイクロ波帯
さらにはミリ波帯という高い周波数帯域で問題になる貫
通導体5の抵抗およびインダクタンスを低減することが
でき、特性インピーダンスの整合がとれ、かつ、貫通導
体5の長さと貫通導体5間の距離によって生じる高周波
信号の共振をなくすことができる。その結果、貫通導体
5を有する線路部での良好な高周波信号の伝送特性が実
現できる。
【0019】次に、図3〜図8に、本発明の高周波用配
線基板1について実施の形態の他の例を断面図および平
面図で示す。なお、図3〜図8において、図1および図
2と同様の箇所には同じ符号を付してある。これらの図
において、1は高周波用配線基板、2は誘電体基板、3
は第1の線路導体、4は第2の線路導体、5は第1の線
路導体3と第2の線路導体4を電気的に接続する貫通導
体、6は誘電体基板2の上下の主面や内部に形成される
接地導体層、7は接地導体層6間を電気的に接続する接
地貫通導体である。
【0020】図3、図4の高周波配線基板1は、第1の
線路導体3が誘電体基板2の層間に、第2の線路導体4
が誘電体基板2の下側主面にそれぞれ形成され、また誘
電体基板2の上下の主面および内部に接地導体層6が形
成され、誘電体基板2の下側主面では第2の線路導体4
の周囲を取り囲むように接地導体層6が形成されてい
る。接地導体層6間を電気的に接続する接地貫通導体7
も接地導体層6と同様に第2の線路導体4の周囲を取り
囲むように形成されている。2本の貫通導体5は、誘電
体基板2の内部と下面にそれぞれ形成された第1の線路
導体3と第2の線路導体4を電気的に接続する。
【0021】そして、上記の構成により、第1の線路導
体3と第2の線路導体4を貫通導体5で電気的に接続す
る貫通導体5の長さL1と貫通導体5間の距離L2によ
る高周波信号の共振をなくし、高周波信号が伝送する貫
通導体5の抵抗およびインダクタンスを低減させ、特性
インピーダンスの整合がとれる。また、第2の線路導体
4を接地導体層6と接地貫通導体7とで取り囲むように
形成することによりコプレーナ線路を構成しており、こ
れにより電磁波の放射が抑制される。従って、貫通導体
5で接続されたストリップ線路部とコプレーナ線路部に
よって、良好な高周波信号の伝送特性が実現できる。
【0022】図5、図6の高周波配線基板1は、第1の
線路導体3が誘電体基板2の上側主面に、第2の線路導
体4が誘電体基板2の下側主面にそれぞれ形成され、ま
た誘電体基板2の上下の主面の接地導体層6が第1,第
2の線路導体3,4の周囲を取り囲むように形成され、
接地導体層6間を電気的に接続する接地貫通導体7も接
地導体層6と同様に第1の線路導体3および第2の線路
導体4の周囲を取り囲むように形成されている。第1の
線路導体3と第2の線路導体4を接続する2本の貫通導
体5は、誘電体基板2の上下の主面に形成された第1の
線路導体3と第2の線路導体4を電気的に接続する。
【0023】そして、上記の構成により、第1の線路導
体3と第2の線路導体4を接続する貫通導体5の長さL
1と貫通導体5間の距離L2によって生じる高周波信号
の共振をなくし、高周波信号を伝送する貫通導体5の抵
抗およびインダクタンスを低減させ、特性インピーダン
スの整合がとれる。また、第1の線路導体3および第2
の線路導体4を接地導体層6と接地貫通導体7で取り囲
むように形成することによりコプレーナ線路を構成して
おり、これにより電磁波の放射が抑制される。従って、
貫通導体5で接続されたコプレーナ線路部によって、良
好な高周波信号の伝送特性が実現できる。
【0024】図7、図8の高周波配線基板1は、第1の
線路導体3が誘電体基板2の層間に、第2の線路導体4
が誘電体基板2の下側主面にそれぞれ形成され、また接
地導体層6が第2の線路導体4の周囲を取り囲むように
形成され、接地導体層6間を接続する接地貫通導体7も
接地導体層6と同様に第1,第2の線路導体3,4の周
囲を取り囲むように形成されている。2本の貫通導体5
は、第1の線路導体3と第2の線路導体4を電気的に接
続する。第1の線路導体3の上層側には誘電体層が積層
されている。
【0025】そして、上記の構成により、第1の線路導
体3と第2の線路導体4を接続する貫通導体5の長さL
1と貫通導体5間の距離L2によって生じる高周波信号
の共振をなくし、高周波信号を伝送する貫通導体5の抵
抗およびインダクタンスを低減させ、特性インピーダン
スの整合がとれる。また、第1の線路導体3および第2
の線路導体4を接地導体層6と接地貫通導体7で取り囲
むように形成することによりコプレーナ線路を構成して
おり、かつ第1の線路導体3の上層側に誘電体層が積層
されているので、さらに電磁波の放射が抑制される。従
って、貫通導体5で接続されたコプレーナ線路部によっ
て、良好な高周波信号の伝送特性が実現できる。
【0026】このように、第1の線路導体3、第2の線
路導体4、貫通導体5、誘電体基板2、接地導体層6お
よび接地貫通導体7の配置、形状は様々に形成すること
ができる。
【0027】本発明の高周波用配線基板における誘電体
基板2の材料としては、アルミナ(Al23)セラミッ
クスやムライト(3Al23・2SiO2)セラミック
ス等のセラミックス材料やガラスセラミックス等の無機
系材料、四ふっ化エチレン樹脂(ポリテトラフルオロエ
チレン;PTFE),四ふっ化エチレン−エチレン共重
合樹脂(テトラフルオロエチレン−エチレン共重合樹
脂;ETFE),四ふっ化エチレン−パーフルオロアル
コキシエチレン共重合樹脂(テトラフルオロエチレン−
パーフルオロアルキルビニルエーテル共重合樹脂;PF
A)等のフッ素樹脂,ガラスエポキシ樹脂,ポリフェニ
レンエーテル樹脂,液晶ポリエステル,ポリイミド等の
樹脂系材料などが用いられる。また、誘電体基板2の形
状、寸法(厚み、幅、長さ)は、使用される高周波信号
の周波数や特性インピーダンスなどに応じて設定され
る。
【0028】本発明の第1の線路導体3および第2の線
路導体4は、高周波信号伝送用として適した金属材料の
導体層から成り、例えばCu層、Mo−Mn層、W層、
Mo−Mnメタライズ層上にNiメッキ層およびAuメ
ッキ層を被着させたもの、Wメタライズ層上にNiメッ
キ層およびAuメッキ層を被着させたもの、Cr−Cu
合金層、Cr−Cu合金層上にNiメッキ層およびAu
メッキ層を被着させたもの、Ta2N層上にNi−Cr
合金層およびAuメッキ層を被着させたもの、Ti層上
にPt層およびAuメッキ層を被着させたもの、または
Ni−Cr合金層上にPt層およびAuメッキ層を被着
させたものから成り、厚膜印刷法あるいは各種の薄膜形
成法やメッキ処理法などにより形成される。その厚みや
幅も伝送される高周波信号の周波数や特性インピーダン
スなどに応じて設定される。
【0029】また、接地導体層6は第1の線路導体3お
よび第2の線路導体4と同様の材料で同様の方法により
形成すればよく、第1の線路導体3および第2の線路導
体4と接地導体層6との上下方向での間隔は、伝送され
る高周波信号の周波数や特性インピーダンスなどに応じ
て設定される。また、接地貫通導体7は接地導体層6同
士を接続するように形成され、例えばスルーホール導体
やビアホール導体を形成することにより、あるいは金属
板、金属棒または金属パイプ等を埋設することにより設
けることができる。また、複数の貫通導体5は、第1の
線路導体3と第2の線路導体4とを電気的に接続するよ
うに形成され、例えばスルーホール導体やビアホール導
体を形成することにより、あるいは金属板、金属棒また
は金属パイプ等を埋設することにより設けることができ
る。
【0030】なお、複数の貫通導体5の本数は2〜4本
が好ましい。4本より多くなると、貫通導体5の形成領
域である第1の線路導体3と第2の線路導体との接続部
の面積が大きくなり、誘電体基板2の面積も大きくな
り、その結果高周波集積回路素子や高周波回路装置の小
型化が困難になる。1本では、貫通導体5の導体抵抗お
よびインダクタンスが大きくなるため、インピーダンス
の不整合が生じる。
【0031】本発明の高周波用配線基板1の作製は以下
のように行なう。例えば誘電体基板2がアルミナセラミ
ックスからなる場合、まず誘電体基板2となるアルミナ
セラミックスのグリーンシートを準備し、これに所定の
打ち抜き加工を施して貫通導体5および接地貫通導体7
となる貫通孔を形成する。その後、スクリーン印刷法に
よりWやMoなどの導体ペーストを貫通孔に充填すると
ともに、第1の線路導体3と第2の線路導体4となる導
体パターン、およびその他の導体層の導体パターンを印
刷塗布する。次に、1600℃で焼成を行い、最後に各
導体層上にNiメッキおよびAuメッキを施す。
【0032】本発明において、高周波信号の周波数は3
0GHz程度以上がよく、その場合に上記本発明の効果
が得られ易いものとなる。
【0033】
【実施例】本発明の高周波用配線基板の実施例を以下に
説明する。
【0034】(実施例)図1、図2に示した本発明の高
周波用配線基板1として、比誘電率が8.6のアルミナ
セラミックスからなり、厚みが0.8mmの誘電体基板
2の上下の主面のほぼ全面に、Wメタライズ層上にNi
メッキ層およびAuメッキ層を被着させて成る接地導体
層6を形成した。誘電体基板2の異なる誘電体層の主
面、即ち内部の異なる層間に、第1の線路導体3および
第2の線路導体4として0.1mmの線幅のWメタライ
ズから成る線路導体をそれぞれ形成した。
【0035】第1の線路導体3の一端と第2の線路導体
4の一端とを接続する2本の貫通導体5は、Wメタライ
ズから成り、横断面形状が直径0.1mmの略円形であ
り、長さL1は0.4mmであった。また、2本の貫通
導体5間の距離L2は0.3mmとした。即ち、第1の
線路導体3の接続部のうち最も第2の線路導体4の一端
側にある接続部Aと第2の線路導体4の接続部のうち最
も第1の線路導体3の一端側にある接続部Bとの信号伝
送経路における距離Lは0.7mmであった。これによ
り、本発明の高周波用配線基板1の試料Aを得た。
【0036】一方、比較例として、図10の構成のもの
を、試料Aと同様にして誘電体基板12、第1の線路導
体13、第2の線路導体14、貫通導体15、接地導体
層16を形成した。ただし、2本の貫通導体15間の距
離L2は1.6mmとした。即ち、第1の線路導体3の接
続部Aと第2の線路導体4の接続部Bとの信号伝送経路
における距離Lは2mmであった。これにより、比較例
の高周波用配線基板11である試料Bを得た。
【0037】本発明および比較例の高周波配線基板1,
11の試料A,Bのそれぞれについて、ネットワークア
ナライザを用いて高周波信号に対する伝送損失の測定を
行った。その結果を図9に示す。図9は、試料A,Bに
おける伝送損失を示すグラフであり、横軸は周波数(G
Hz)、縦軸は伝送損失(dB)を表わしている。ま
た、特性曲線のうち実線は試料A、破線は試料Bの伝送
損失の周波数特性を示している。これらの結果より、試
料Bにおいては、25GHz、50GHz付近で伝送損
失が劣化し、その値は−3dBを超えているが、試料A
においては、図示した周波数範囲で上記のような特性劣
化は見られず、良好な特性が得られた。
【0038】これにより、本発明の高周波用配線基板1
によれば、第1の線路導体3の接続部Aと第2の線路導
体4の接続部Bとの信号伝送経路における距離Lと、第
1の線路導体3、第2の線路導体4および貫通導体5を
伝送する高周波信号の波長λとの関係をL<λ/2、例
えばLを30〜80GHzで1.7〜0.64mmに設
定したことにより、マイクロ波帯さらにはミリ波帯とい
う高い周波数帯域で問題になる貫通導体5の抵抗および
インダクタンスを低減することができ、特性インピーダ
ンスの整合がとれる。また、貫通導体5の長さと貫通導
体5間の距離によって生じる高周波信号の共振をなく
し、貫通導体5を有する線路部での良好な高周波信号の
伝送特性が実現できることを確認できた。
【0039】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
変更を行っても差し支えない。例えば、上記実施例では
貫通導体5を2本形成した例を示したが、接続部Aと接
続部Bとの距離LがL<λ/2であれば貫通導体5が3
本以上であっても良い。
【0040】
【発明の効果】本発明は、第1の線路導体の貫通導体と
の接続部のうち最も第2の線路導体の一端側にある接続
部と第2の線路導体の貫通導体との接続部のうち最も第
1の線路導体の一端側にある接続部との信号伝送経路に
おける距離をL、第1の線路導体と貫通導体および第2
の線路導体を伝送する高周波信号の波長をλとしたと
き、L<λ/2であることにより、貫通導体の長さおよ
び貫通導体間の距離によって生じる高周波信号の共振の
発生を防ぎ、また高周波信号を伝送する貫通導体の抵抗
およびインダクタンスを低減させて特性インピーダンス
を整合させることで電磁波の損失を抑制することができ
る。その結果、広帯域にわたって伝送特性の良好な高周
波用配線基板となる。
【図面の簡単な説明】
【図1】本発明の高周波用配線基板について実施の形態
の例を示す断面図である。
【図2】本発明の高周波用配線基板について実施の形態
の例を示す平面図である。
【図3】本発明の高周波用配線基板について実施の形態
の他の例を示す断面図である。
【図4】本発明の高周波用配線基板について実施の形態
の他の例を示す平面図である。
【図5】本発明の高周波用配線基板について実施の形態
の他の例を示す断面図である。
【図6】本発明の高周波用配線基板について実施の形態
の他の例を示す平面図である。
【図7】本発明の高周波用配線基板について実施の形態
の他の例を示す断面図である。
【図8】本発明の高周波用配線基板について実施の形態
の他の例を示す平面図である。
【図9】本発明の実施例および比較例の高周波用配線基
板について高周波信号の伝送損失を示すグラフである。
【図10】従来の高周波用配線基板の例を示す断面図で
ある。
【図11】従来の高周波用配線基板の例を示す断面図で
ある。
【図12】従来の高周波用配線基板の例を示す断面図で
ある。
【図13】従来の高周波用配線基板の例を示す断面図で
ある。
【符号の説明】
1:高周波用配線基板 2:誘電体基板 3:第1の線路導体 4:第2の線路導体 5:貫通導体 6:接地導体層 7:接地貫通導体
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA12 AA15 AA32 AA43 AA51 BB02 BB04 BB06 BB07 BB11 BB16 FF27 HH01 HH06 5J011 DA11 DA12 5J014 CA41 CA42

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の誘電体層を積層して成る誘電体基
    板の一つの誘電体層の主面に一端が前記一つの誘電体層
    の主面内に存在するように形成された第1の線路導体
    と、他の誘電体層の主面に一端を前記第1の線路導体の
    一端と上下方向で重なて前記第1の線路導体と略平行に
    一直線上に形成された第2の線路導体と、前記第1の線
    路導体の一端および前記第2の線路導体の一端を電気的
    に接続するとともに線路方向でずらせて配置された複数
    の貫通導体と、異なる誘電体層の主面にそれぞれ形成さ
    れた接地導体層と、該接地導体層同士を電気的に接続す
    る接地貫通導体とを具備した高周波用配線基板におい
    て、前記第1の線路導体の前記貫通導体との接続部のう
    ち最も前記第2の線路導体の一端側にある接続部と前記
    第2の線路導体の前記貫通導体との接続部のうち最も前
    記第1の線路導体の一端側にある接続部との信号伝送経
    路における距離をL、前記第1の線路導体と前記貫通導
    体および前記第2の線路導体を伝送する高周波信号の波
    長をλとしたとき、L<λ/2であることを特徴とする
    高周波用配線基板。
JP2001129801A 2001-04-26 2001-04-26 高周波用配線基板 Expired - Fee Related JP4462782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001129801A JP4462782B2 (ja) 2001-04-26 2001-04-26 高周波用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001129801A JP4462782B2 (ja) 2001-04-26 2001-04-26 高周波用配線基板

Publications (2)

Publication Number Publication Date
JP2002325004A true JP2002325004A (ja) 2002-11-08
JP4462782B2 JP4462782B2 (ja) 2010-05-12

Family

ID=18978279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001129801A Expired - Fee Related JP4462782B2 (ja) 2001-04-26 2001-04-26 高周波用配線基板

Country Status (1)

Country Link
JP (1) JP4462782B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086554A1 (en) * 2004-03-09 2005-09-15 Nec Corporation Via transmission lines for multilayer printed circuit boards
JP2008283622A (ja) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp 高周波伝送線路
WO2009054201A1 (ja) * 2007-10-25 2009-04-30 Nec Corporation 高周波基板および、これを用いた高周波モジュール
WO2011122311A1 (ja) * 2010-03-31 2011-10-06 古河電気工業株式会社 高周波回路基板
WO2019172336A1 (ja) * 2018-03-08 2019-09-12 京セラ株式会社 発光素子搭載用基板および発光装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086554A1 (en) * 2004-03-09 2005-09-15 Nec Corporation Via transmission lines for multilayer printed circuit boards
JP2007528589A (ja) * 2004-03-09 2007-10-11 日本電気株式会社 多層印刷回路基板用バイア伝送線路
US7868257B2 (en) 2004-03-09 2011-01-11 Nec Corporation Via transmission lines for multilayer printed circuit boards
JP2008283622A (ja) * 2007-05-14 2008-11-20 Mitsubishi Electric Corp 高周波伝送線路
WO2009054201A1 (ja) * 2007-10-25 2009-04-30 Nec Corporation 高周波基板および、これを用いた高周波モジュール
JP2011216957A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 高周波回路基板
WO2011122311A1 (ja) * 2010-03-31 2011-10-06 古河電気工業株式会社 高周波回路基板
CN102804365A (zh) * 2010-03-31 2012-11-28 古河电气工业株式会社 高频电路基板
EP2555236A1 (en) * 2010-03-31 2013-02-06 Furukawa Electric Co., Ltd. High-frequency circuit board
EP2555236A4 (en) * 2010-03-31 2013-12-25 Furukawa Electric Co Ltd HIGH FREQUENCY PRINTED CIRCUIT BOARD
US9082785B2 (en) 2010-03-31 2015-07-14 Furukawa Electric Co., Ltd. High-frequency circuit board
WO2019172336A1 (ja) * 2018-03-08 2019-09-12 京セラ株式会社 発光素子搭載用基板および発光装置
JPWO2019172336A1 (ja) * 2018-03-08 2021-03-25 京セラ株式会社 発光素子搭載用基板および発光装置
JP7136884B2 (ja) 2018-03-08 2022-09-13 京セラ株式会社 発光素子搭載用基板および発光装置

Also Published As

Publication number Publication date
JP4462782B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
JP3366552B2 (ja) 誘電体導波管線路およびそれを具備する多層配線基板
JP2003204209A (ja) 高周波用配線基板
US20030151863A1 (en) Power splitter having counter rotating circuit lines
JP2003224408A (ja) 高周波用配線基板
JP2003133814A (ja) 高周波用配線基板
JP5323435B2 (ja) 差動伝送用多層配線基板
JP3347607B2 (ja) 積層型導波管線路
JP2002252505A (ja) 高周波用配線基板
JP3659284B2 (ja) 高周波用多層配線基板およびその製造方法
JP4462782B2 (ja) 高周波用配線基板
JP2004064174A (ja) 高周波用配線基板
WO2009119849A1 (ja) 複合配線基板
JP2006042098A (ja) 高周波用配線基板
JP2006279199A (ja) 高周波線路−導波管変換器
JP2004259960A (ja) 配線基板
JP4377725B2 (ja) 高周波用配線基板
JP2001016007A (ja) 伝送線路を有する配線基板
JP2004259959A (ja) 配線基板
JP3784185B2 (ja) 電子部品搭載用配線基板
JP2004120291A (ja) バラントランス
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
JP2000077808A (ja) 配線基板
JP3784188B2 (ja) 電子部品搭載用配線基板
JP3921079B2 (ja) 配線基板
JP2001077498A (ja) セラミック基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4462782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees